時(shí)序邏輯電路(20211109153755)

1、數(shù)字電子電路第一章 數(shù)字電路根底1.1 根本要求1. 正確理解以下根本概念：正邏輯、負(fù)邏輯、數(shù)制與碼制、二極管與三極管的開關(guān)作 用和開關(guān)特性、邏輯變量、邏輯函數(shù)、 “與、或、非根本邏輯關(guān)系。2. 掌握不同數(shù)制之間的轉(zhuǎn)換方法。3. 熟練掌握三極管三種工作狀態(tài)的特點(diǎn)及判別方法。4. 熟練掌握邏輯函數(shù)的幾種表示方法真值表、表達(dá)式、邏輯圖 ，并會(huì)相互轉(zhuǎn)換。1.2 習(xí)題1.1 將以下二進(jìn)制數(shù)轉(zhuǎn)換為等值的十進(jìn)制數(shù)。111001011B；2101010.101B；30.0011B1.2將以下十進(jìn)制數(shù)轉(zhuǎn)換為等值的二進(jìn)制數(shù)，轉(zhuǎn)換誤差&小于2一6。1145D；227.325D；30.897D；1.3 將以

2、下二進(jìn)制數(shù)轉(zhuǎn)換為等值的八進(jìn)制數(shù)和十六進(jìn)制數(shù)。11101011.011B；2111001.1101B； 3100001.001B；1.4 將以下十六進(jìn)制數(shù)轉(zhuǎn)換為等值的二進(jìn)制數(shù)、八進(jìn)制數(shù)和十進(jìn)制數(shù)。126EH；24FD.C3H；379B.5A H；1.5 將以下十進(jìn)制數(shù)轉(zhuǎn)換為等值的 842lBCD 碼、 542lBCD 碼和余 3BCD 碼。154D；287.15D；3239.03D1.6 三極管的開關(guān)特性指的是什么？三極管的開通時(shí)間和關(guān)斷時(shí)間分別取決于什么？ 假設(shè)希望提高三極管的開關(guān)速度，可采取哪些措施？1.7試分析圖題1.7中各電路中的三極管工作于什么狀態(tài)，求電路的輸出電壓 V。設(shè)各三極管均為

3、硅管 。第二章 邏輯門電路2.1 根本要求1. 正確理解以下根本概念：推拉式輸出、線與、高阻態(tài)。2. 熟練掌握各種門電路的邏輯功能。3. 熟悉各種門電路的結(jié)構(gòu)、工作原理、主要參數(shù)及應(yīng)用中注意的問(wèn)題。2.2習(xí)題2.1電路如圖題2.1所示，寫出輸出L的表達(dá)式。設(shè)電路中各元件參數(shù)滿足使三極管處 于飽和及截止的條件。2fl +VccRc-L3RbA32T1(C)圖題2.12.2為什么說(shuō)TTL與非門的輸入端在以下4種接法下都屬于邏輯 0: (1)輸入端接地;(2) 輸入端接低于0.8V的電源；(3)輸入端接同類與非門的輸出低電壓0.3V ；(4)輸入圖題2.5端通過(guò)200 Q的電阻接地。2.3為什么說(shuō)T

4、TL與非門的輸入端在以下4種接法下，都屬于邏輯1： (1)輸入端懸空；(2)輸入端接高于2V的電源；(3)輸入端接同類與非 門的輸出高電壓3.6 ； (4)輸入端接10k Q的電阻 到地。2.4某TTL反相器的主要參數(shù)為1舊=20吩, liL=1.4mA； Ioh=400A ; loL=14mA,求它能帶多少個(gè) 同樣的門。2.5電路如圖題2.5所示，寫出輸出L的表達(dá)式。2.6在圖題2.6所示的TTL門電路中，要求實(shí)現(xiàn)以下規(guī)定的邏輯功能時(shí)，其連接有無(wú) 錯(cuò)誤？如有錯(cuò)誤請(qǐng)改正。LAB CDL2 二 ABL3 二 AB C+VCC 亍Rp(a)(b)(c)圖題2.6圖題2.62.7在圖題2.7中Gl為

5、TTL三態(tài)與非門，G?為TTL普通與非門，電壓表內(nèi)阻為100kQ 求以下四種情況下的電壓表讀數(shù)和K翻開；K閉合；K翻開； K閉合；G2輸出電壓V。值:.試(1)(2)(3)(4)B=0.3V ,B=0.3V ,B=3.6V ,B=3.6V ,開關(guān) 開關(guān) 開關(guān) 開關(guān)A=0.3VBVo圖題2.72.8 在圖題2.8中，所有的門電路都為 TTL 所示，試定量畫出各輸出的波形圖。門，設(shè)輸入A、B、C的波形如圖2.8(d)BL3C(c)(d)圖題2.82.9 用OC門實(shí)現(xiàn)邏輯函數(shù) F二AB BC D，畫出邏輯電路圖。2.10 電路如圖題2.10所示，試用表格方式列出各門電路的名稱，輸出邏輯表達(dá)式以 及當(dāng)

6、ABCD=1001時(shí)，各輸出函數(shù)的值。2.112.22.13A B C D圖題2.10寫出圖題2.11所示電路的邏輯表達(dá)式。 寫出圖題2.2所示電路的邏輯表達(dá)式。2圖題2.12列出圖題2.13所示電路的真值表。2.14 試設(shè)計(jì)一個(gè)NMOS異或門，畫出邏輯電路圖。2.15 試設(shè)計(jì)一個(gè) CMOS門電路，實(shí)現(xiàn)邏輯關(guān)系 L=AB+C,畫出邏輯電路圖。2.16 試?yán)肅MOS傳輸門設(shè)計(jì)一個(gè) CMOS三態(tài)輸出的兩輸入端與非門，畫出邏輯電路圖并列出其真值表。2.17 當(dāng)TTL和CMOS兩種門電路相互連接時(shí)，主要考慮哪幾個(gè)電壓和電流參數(shù)？試列出這些參數(shù)，并對(duì)每一參數(shù)進(jìn)行解釋。圖題2.132.18S各種取值下的

7、輸出Y,填入表題2.18中。分析圖題2.18所示電路，求輸入 0、YS1S。輸入輸出YS1S000011011表題2.18圖題2.182.19設(shè)發(fā)光二極管的正向?qū)娏鳛?0mA ;與非門的電源電壓為 5V，輸出低電平為0.3V，輸出低電平電流為15mA，試畫出與非門驅(qū)動(dòng)發(fā)光二極管的電路，并計(jì)算出發(fā)光二極 管支路中的限流電阻阻值。2.20電路如圖題2.20所示， CMOS門電路的輸出電壓 V°h=4.7V，Vol=0.1V，試 計(jì)算接口電路的輸出電壓Vo 三極管的集電極電位。并說(shuō)明接口參數(shù)選擇是否合理。R圖題2.202.3解答例如2.1 解：(a) 此電路由兩級(jí)邏輯門構(gòu)成，第一級(jí)是與

8、門，輸出為AB;第二級(jí)是或門，輸出為：Li=AB+C(b) 此電路是只有一個(gè)輸入端的邏輯電路。當(dāng)輸入端A為低電平時(shí)，Ti發(fā)射結(jié)導(dǎo)通， Vbi<2.1V, D、T2截止，L2輸出高電平；當(dāng)輸入端 A為高電平時(shí)，Ti發(fā)射結(jié)不通，+Vcc足 以使D、T2導(dǎo)通，L2輸出低電平。由以上分析可見：L = A(c) 此電路有兩個(gè)輸入端，可以分幾種情況討論其工作過(guò)程：當(dāng)輸入A、B均為低電平時(shí)，Ti、T2都截止，L3以下局部的支路不通，輸出高電平；當(dāng) 輸入A、B 一高一低時(shí)，Ti、T2中有一個(gè)截止，L3以下局部的支路仍不通，輸出高電平；當(dāng) 輸入A、B均為高電平時(shí)，Ti、T2都飽和導(dǎo)通，L3以下局部的支路導(dǎo)

9、通，輸出低電平。根據(jù) 以上分析可以列出真值表如表解 2.1 o由真值表可得表達(dá)式：L3 = AB AB aB 二 AB(d) 此電路有兩個(gè)輸入端，可以分幾種情況討論其工作過(guò)程：當(dāng)輸入A、B均為低電平時(shí)，Ti、T2都截止，L4以下局部的支路不通，輸出高電平；當(dāng) 輸入A、B 一高一低時(shí)，Ti、T2中有一個(gè)飽和導(dǎo)通，L4以下局部的支路導(dǎo)通，輸出低電平； 當(dāng)輸入A、B均為高電平時(shí)，Ti、T2都飽和導(dǎo)通，L4以下局部的支路導(dǎo)通，輸出低電平。根 據(jù)以上分析可以列出真值表如表解 2.1。由真值表可得表達(dá)式：L4 二A B =A B表解2.1ABL3L400110110101011002.6 解：(a) 有錯(cuò)

10、誤。普通門電路不允許輸出端直接相連，應(yīng)將圖中的邏輯門改為0C門。(b) 正確。圖中第二個(gè)門是同或門，同或表達(dá)式：L =C D C D。當(dāng)同或門一端接Vcc時(shí)，相當(dāng)于輸入1,這時(shí)輸出信號(hào)與另一輸入信號(hào)是相等的。由圖題 2.6 ( b)可見，它 可以實(shí)現(xiàn)L2二AB o(c) 有錯(cuò)誤。正確的連接請(qǐng)見圖解2.6oBC圖角軍2.6圖角軍2.8*討論：異或和同或是數(shù)字電路中常見的邏輯關(guān)系。其邏輯表達(dá)式如下:異或:L =C D C D =C 二 D當(dāng) C=0 時(shí)，L = D。當(dāng) C=1 時(shí)，L 。同或：L =C D C D =C 二 D當(dāng) C=0 時(shí)，L =D。當(dāng) C=1 時(shí)，L=D。2.8 解：分析圖題2

11、.8中各電路的邏輯關(guān)系：圖(a)： Li =A+B 1=A + B=A + B。圖(b): L2=AB+C。圖(c):其中的第- 個(gè)門是低電平有效的三態(tài)與非門。當(dāng)C=0時(shí)，三態(tài)門輸出為 B , l3=AB。當(dāng)c=i時(shí)，態(tài)門處于高阻態(tài)，對(duì)于后一級(jí)與門來(lái)說(shuō)相當(dāng)于輸入1,所以L3=A。根據(jù)以上分析，可以畫出各電路的輸出波形，如圖解2.8所示。*討論：畫組合邏輯電路的工作波形時(shí)要注意：首先分析電路的邏輯關(guān)系，寫出表達(dá)式，不必列真值表。然后依據(jù)表達(dá)式表達(dá)的邏輯關(guān) 系畫出波形。畫波形時(shí)可以根據(jù)輸入信號(hào)的變化分段處理，并要注意將輸入與輸出波形在時(shí)間坐標(biāo)上對(duì)應(yīng)起來(lái)。2.11 解：圖題2.11所示為NMOS邏輯

12、電路。其表達(dá)式：Li =A(B C) AC DL2 =A(B C) D =A(B C) D2.2 解：圖題2.2所示為CMOS邏輯電路。其表達(dá)式：L AA BL2 二 A BC2.16 解：CMOS三態(tài)輸出的兩輸入端與非門電路見圖解2.16，真值表見表解2.16。圖中的與非C為高電平時(shí),C為低電平時(shí)，傳輸門不通，輸出呈現(xiàn)高阻。表解2.16當(dāng)控制端CABL00101111011100X高阻圖解2.162.4答案2.2 TTL與非門的輸入端接地、接低于0.8V的電源、接同類與非門的輸出低電壓0.3V時(shí)，輸入電壓均低于其關(guān)門電平VoffVoff=1.3V，因此門的輸出電壓均高于其輸出高電平的最小值V

13、oh minVohmin=2.4V,都屬于高電平，所以以上三種輸入的接法都屬于邏輯 當(dāng)輸入端通過(guò)20011的電阻接地時(shí)，見圖解2.2。由電路分析得：RVnVCC 心0.25 0.7 ： 0.2V0.24 '可見，輸入電壓小于關(guān)門電平，所以此種輸入的接法也屬于邏輯0。iB1Rb14K圖解2.2iE1R 1 MT1+圖解2.90。L2.3 TTL與非門的輸入端懸空時(shí)， 輸出低電平，所以此時(shí)相當(dāng)于輸入邏輯 與非門的輸出高電壓 3.6V時(shí)，輸入電壓均高于其開門電平 輸出電壓均低于其輸出低電平的最大值 上兩種輸入的接法都屬于邏輯對(duì)應(yīng)Ti管的發(fā)射結(jié)不通，Vcc使T2、T3管飽和導(dǎo)通,1。TTL與非

14、門的輸入端接高于 2V的電源、接同類Von Von略大于1.3V,因此門的Vol max Volmax=0.4 V,都輸出低電平，所以以1。當(dāng)輸入端接10k"的電阻到地時(shí)，見圖解RViRVcc -0.7R Rb12.2。門是典型的CMOS結(jié)構(gòu)的電路，由CMOS傳輸門實(shí)現(xiàn)三態(tài)輸出。當(dāng)控制端 傳輸門導(dǎo)通，電路實(shí)現(xiàn)與非功能；10(5 0.7)削3.1V10 4可見，輸入電壓高于開門電平，所以此種輸入的接法也屬于邏輯1。但要注意的是，在這種輸入的作用下，會(huì)使 T1的集電結(jié)正偏導(dǎo)通、T2、T3管飽和導(dǎo)通，Vb1=2.1V。而R的存 在致使T1的發(fā)射結(jié)也是導(dǎo)通的，所以輸入電壓Vi最終被鉗制在1.

15、4V上。2.4 輸出低電平時(shí)的扇出系數(shù)：Nol=10。輸出高電平時(shí)的扇出系數(shù)：Noh=20。取兩者2.5L=AB A B=A=B中的較小值作為門電路的扇出系數(shù)，用NO表示：NO=10。2.7( 1)B=0.3V，三態(tài)與非門處于工作狀態(tài)，電壓表讀數(shù)：3.6V ;開關(guān)K翻開，G?門輸入端懸空相當(dāng)于輸入高電平，輸出電壓：V°= 0.3V。(2) B=0.3V，三態(tài)與非門處于工作狀態(tài)，電壓表讀數(shù)：3.6V ;開關(guān)K閉合，G?門輸入高電平，輸出電壓：Vo= 0.3V。(3) B=3.6V，三態(tài)與非門處于高阻態(tài)，又知開關(guān)K翻開，可見電壓表讀數(shù)：0V; G2門輸入端懸空相當(dāng)于輸入高電平，輸出電壓：

16、Vo= 0.3V。(4) B=3.6V，三態(tài)與非門處于高阻態(tài)，又知開關(guān)K閉合，此時(shí)G2門輸入端的情況如圖解2.2所示。其輸入電壓：Vi_ 1004100(5 0.7) ： 4.1V顯然G2門輸入高電平，這使得輸出電壓：Vo= 0.3V ;而G2門中T1的集電結(jié)和T2、T3的發(fā)射結(jié)這三個(gè)串聯(lián)的PN結(jié)導(dǎo)通，Vb1=2.1V，而電壓表讀數(shù)為：Vb1 0.7V=1.4V。2.9 用OC門實(shí)現(xiàn)邏輯函數(shù) F =AB BC D的邏輯電路如圖解 2.9所示。2.10 解答見表解2.10。表解2.10門電路的名稱輸岀邏輯表達(dá)式ABCD=1001時(shí)，各輸出函數(shù)值同或門L1 =AC =AC +ACL1=0與或非門L

17、2 =AD +BCL2=0OC門L3 ="AD ACL3=0三態(tài)與非門B=0 時(shí) L4 =ABB=1 時(shí) L4 =ADB=0L4=12.13 圖題2.13 ( a)電路的真值表如表解2.13 (a)所示；圖題2.13 (b)電路的真值表如表解2.13 (b)所示。表解 2.13 (a)表解 2.13 (b)CABL100101011001100X高阻BAL200011高1X阻2.14 NMOS異或門電路的邏輯電路如圖解2.14所示。DD圖解2.14圖解2.152.15 實(shí)現(xiàn)邏輯關(guān)系 L=AB+C的CMOS邏輯電路如圖解 2.15所示。2.17 當(dāng)TTL和CMOS兩種門電路相互連接時(shí)，

18、驅(qū)動(dòng)門必須要為負(fù)載門提供符合要求的上下電平和足夠的輸入電流，即要滿足以下條件：驅(qū)動(dòng)門的Voh min?負(fù)載門的V|h min驅(qū)動(dòng)門的Vol max W負(fù)載門的V|l max驅(qū)動(dòng)門的Iohmax 負(fù)載門的l|H 總驅(qū)動(dòng)門的IoL max 負(fù)載門的I|L 總其中，VoHmin指輸出高電平電壓；Vih min指輸入高電平電壓；Vol max指輸出低電平電壓； ViLmax指輸入低電平電壓；loHmax指輸出高電平電流；l|H總指各負(fù)載門輸入高電平電流l|Hmax的和；lOLmax指輸出低電平電流；l|L 總指各負(fù)載門輸入低電平電流l|Lmax的和。2.18 在輸入S、&各種取值下的輸出 Y見

19、表解2.18。表解2.18輸入輸出YS1S000y=DN01Y =Dp10y=DT11丫五2.19 與非門驅(qū)動(dòng)發(fā)光二極管的電路如圖解2.19所示。發(fā)光二極管支路中的限流電阻阻值:= 270門2.20 當(dāng) V°h=4.7V 時(shí):曲亠0.2映20VCC 50.08mAI BS_ Rc ： _ 2 30因Ib>Ibs，所以三極管飽和：V嚴(yán)0.3V。能夠?yàn)門TL門提供適宜的輸入低電平。當(dāng)V°l=0.1V時(shí)：因電壓達(dá)不到發(fā)射結(jié)的門坎電壓，所以三極管截止：Vo=Vcc-RcX 4Iih=4.6V(取 Iih=50A)Rb0I6V 53k Q1+Vcc ( +12V)Rc1k QR

20、b30k Q+V (+5V )cc、 丿1 Rc3k Q嚴(yán)。(+12V)TCq(a)3=50-;V3O=50Rb0V 20kQVo=50(c)Rb1.115k Q+VCCRC1kQ(+12V )o+Vcc ( +15V) n Rc|2kQ3B =50Rb10-5V15k Q3B =50可見，能夠?yàn)門TL門提供適宜的輸入高電平。由以上分析知，接口參數(shù)選擇合理。Rb251k Q-3V(d)Rb2,51k Q-3V(e)圖題1.71.8試寫出三極管的飽和條件，并說(shuō)明對(duì)于圖題1.7 (a)的電路，以下括號(hào)中所列方法哪些能使未到達(dá)飽和的三極管飽和：(RbJ, RcJ, Bf, Vccf)1.9電路如圖題

21、1.9所示。假設(shè)開關(guān)閉合為 1，斷開為0;燈亮為1,燈滅為0。試列出L 與A、B、C關(guān)系的真值表，寫出L的表達(dá)式。V三1(a)(b)L2圖題1.9在舉重比賽中，有甲、主裁判和一名以上包括一名該邏輯函數(shù)列出真值表。1.10乙、丙三名裁判，其中甲為主裁判，乙、丙為副裁判，當(dāng)副裁判認(rèn)為運(yùn)發(fā)動(dòng)上舉合格后，才可發(fā)出合格信號(hào)。試建立1.3解答例如1.5 解:(1)(2)(54) D =(0101,0100) 8421=(1000,0100) 5421 =(1000,0111)余 3 (87.15) d =(1000,0111.0001,0101) 8421=(1011,1010.0001,1000) 54

22、21=(1011,1010.0100,1000)余 3(239.03)d =(0010,0011,1001.0000,0011) 8421 =(0010,0011,1100.0000,0011) 5421 =(0101,0110,1100.0011,0110)余 3*討論：BCD碼是一種四位二進(jìn)制代碼，當(dāng)最高位，或最低位出現(xiàn)0時(shí)，不允許省略，1.7 解：(3)來(lái)特定地表示十進(jìn)制的十個(gè)數(shù)碼。要注意的是,必須用四位二進(jìn)制代碼表示每一個(gè)十進(jìn)制數(shù)碼。(a)6-0.753:0.1( mA)120.24(mA ) :Rc 50 1/ Ib v Ibs三極管處在放大狀態(tài)。Ic= : X I b=50 X 0

23、.1 5mAVo=Vce=Vcc-IcRc=12-5 X 1=7VI bs(b)Ib =5-0.7 ： 0.143(mA )301 bsT Ib >IbSVcc5CC0.033(mA):Rc 50 3.三極管處在飽和狀態(tài)。心，詈 W 1.67(mA)Vo=Vces 0.3Vc設(shè)三極管截止，那么基極電流Ib 0, Vbe- Vi=0V ,可見：發(fā)射結(jié)電壓v 0.5V，且集電結(jié)反偏。.三極管處在截止?fàn)顟B(tài)，與假設(shè)一致。此時(shí):VCE Vcc=12V(d)設(shè)三極管截止，那么基極電流Vbe 賂X15 = -O.68V，與假設(shè)一致。此時(shí):Ib 0,15 51,可見：發(fā)射結(jié)電壓V 0.5V，且集電結(jié)反偏

24、。.三極管處在截止?fàn)顟B(tài)Ic 0Vce Vcc=12V(e)假設(shè)管子處于放大狀態(tài)，那么:50.71 B150.7 -351:0.214mAIc= ：Ib=50X 0.214 10.7mAVce=Vcc- Ic Rc=15-10.7 X 2= -6.4V由電路知，VCE不可能小于0，上式說(shuō)明管子不可能處于放大狀態(tài)，而只能處于飽和狀I(lǐng) c I cs7.5 mA態(tài)，此時(shí)：Rc 2V°=Vces 0.3V*討論：判別三極管在以上電路中處于何種工作狀態(tài)，可以按以下思路進(jìn)行：首先觀察輸入電壓的大小，再根據(jù)情況進(jìn)行判別。當(dāng)輸入電壓很小時(shí)，三極管有可能處于截止?fàn)顟B(tài)，這時(shí)要區(qū)別管子是截止還是導(dǎo)通?？梢韵?/p>

25、設(shè)管子截止，那么Ib=0, Ic=0 ,在此條件下可以方便地計(jì)算 Vbe，假設(shè)Vbe小于門 坎電壓，那么三極管一定工作在截止?fàn)顟B(tài)(由于Vbe很小，所以集電結(jié)一定反偏)；假設(shè)Vbe大于管子的門坎電壓，那么管子導(dǎo)通，再來(lái)判別是放大導(dǎo)通還是飽和導(dǎo)通。當(dāng)輸入電壓較大時(shí)， 可以認(rèn)為三極管導(dǎo)通， 這時(shí)要區(qū)別管子是放大還是飽和?？梢杂蓛煞N方法來(lái)判別：電流法：計(jì)算Ib, Ibs，然后比擬兩者，假設(shè)Ib<Ibs，三極管處于放大狀態(tài)；假設(shè)Ib>Ibs，三極管處于飽和狀態(tài)。電壓法：設(shè)三極管處于放大狀態(tài)，Vbe=0.7V ,計(jì)算Ib、Ic(Ic=I；-"Ib)、Vce,然后比擬Vbe和Vce,假

26、設(shè)Vbe<Vce，三極管處于放大狀態(tài)；假設(shè)Vbe>Vce，三極管處于飽和狀態(tài)。1.10 解：設(shè)甲、乙、丙三名裁判的裁判意見為邏輯變量A、B、C,裁判結(jié)果為邏輯函數(shù) L。并且對(duì)于A、B、C設(shè)：判上舉合格為邏輯“ 1 ，不合格為邏輯“ 0。對(duì)于L設(shè)：上舉合格為邏 輯“1，不合格為邏輯“ 0。根據(jù)題意及上述假設(shè)列出函數(shù)的真值表如表解1.10所示。列真值表時(shí)要注意：變量取值按自然二進(jìn)制的順序列寫。取值組數(shù)與變量個(gè)數(shù)之間的關(guān)系為2n, (n指變量個(gè)數(shù))。表解1.10ABCL00000010010001101000101111011111根據(jù)真值表可以寫出邏輯表達(dá)式：B C A B C A B

27、A(B C)1.4答案1.1 (1) (11001011)B =(203)d (2) (101010.101) b=(42.625)d (3) (0.0011)b = O1875) d1.2 ( 1) (145)d=(10010001)b (2) (27.325)d=(11011.010100)b ( 3) (0.897)d=(0.111001)b1.3 (1) (1101011.011)b =(153.3)o(1101011.011)b =(6B.6) h(2) (111001.1101)b =(71.64)o(111001.1101)b =(39.D) h(3) (100001.001)

28、b =(41.1) o (100001.001)b =(21.2) h1.4 (1) (26E)h=(1001101110)b(26E)h=(1156)o(26E)h=(622)d(2) (4FD.C3) h b (4FD.C3) h =(2375.606) o (4FD.C3) h =(1277.76171875) d(3) (79B.5A) h b (79B.5A) h =(3633.264) o (79B.5A) h =(1947.3515625) d1.6 在數(shù)字電路中，三極管一般工作在截止和飽和狀態(tài)，這稱之為開關(guān)狀態(tài)。在數(shù)字信號(hào)的作用下，三極管時(shí)常要在截止和飽和狀態(tài)之間快速轉(zhuǎn)換。而在

29、狀態(tài)轉(zhuǎn)換時(shí)，其內(nèi)部電荷有一個(gè)“消散和“建立的過(guò)程，也即，需要一定的轉(zhuǎn)換時(shí)間。由截止到飽和所需的時(shí) 間稱為開通時(shí)間，由飽和到截止所需的時(shí)間稱為關(guān)斷時(shí)間。由此表達(dá)的特性即為三極管的開關(guān)特性。三極管的開通時(shí)間是結(jié)電容和擴(kuò)散電容充電所需要的時(shí)間。它取決于管子的發(fā)射結(jié)反偏電壓和正向基極驅(qū)動(dòng)電流。發(fā)射結(jié)反偏電壓越小，正向基極驅(qū)動(dòng)電流越大，開通時(shí)間越短。三極管的關(guān)斷時(shí)間是消散超量存儲(chǔ)電荷和擴(kuò)散電容放電所需的時(shí)間。它取決于管子基區(qū)中的超量存儲(chǔ)電荷和反向基極電流。超量存儲(chǔ)電荷越少，反向基極電流越大，關(guān)斷時(shí)間越短。要提高三極管的開關(guān)速度可從改良其內(nèi)部結(jié)構(gòu)和外部電路兩方面采取措施。對(duì)內(nèi)可采用特殊材料及工藝減小開關(guān)時(shí)

30、間， 如三極管中的開關(guān)管即具有良好的開關(guān)特性。對(duì)外可通過(guò)限制三極管的飽和深度、增大基極的瞬間電流等方法，來(lái)改善其開關(guān)特性。1.8 三極管飽和的電流條件：Ib > Ibs；電壓條件：發(fā)射結(jié)正偏且結(jié)壓降大于門坎電壓，集電結(jié)正偏。Rb能使未到達(dá)飽和的三極管飽和。1.9 (a) L1與A、B、C關(guān)系的真值表如表解 1.9所示。由真值表可寫出邏輯表達(dá)式：L A B C表解1.9ABCL1L20000000100010010110010001101001101111100b L2與A、B、C關(guān)系的真值表如表解 1.9所示。由真值表可寫出邏輯表達(dá)式:L2 =A B C ABC A B C =A BC第

31、三章組合邏輯電路的分析與設(shè)計(jì)3.1根本要求1. 正確理解以下根本概念：邏輯變量、邏輯函數(shù)、與、或、非根本邏輯關(guān)系、競(jìng)爭(zhēng)冒險(xiǎn)。2. 熟練掌握邏輯函數(shù)的幾種常用的表示方法：真值表、邏輯表達(dá)式、邏輯圖、卡諾圖。 并能熟練的相互轉(zhuǎn)換。3. 熟練掌握邏輯代數(shù)根本定律、根本運(yùn)算規(guī)那么，能夠熟練用其對(duì)邏輯函數(shù)進(jìn)行代數(shù)化簡(jiǎn) 及表達(dá)式轉(zhuǎn)換。4. 熟練掌握卡諾圖化簡(jiǎn)法。5. 熟練掌握組合邏輯電路的分析方法和設(shè)計(jì)方法。3.2習(xí)題3.1用真值表法證明以下恒等式：1A 忑=A B2A 二 B二 C =A 二B 二 C3.2用代數(shù)法化簡(jiǎn)以下各式：1AB BC+A2ABCB C3AB AB Ab AB4A B CA B C

32、5AC ABC BC ABC6ABD ABCD ACDE +AD7A 二 BC ABC AB：8AC 二 D BCD ACD ABCD(9) (A AC)(A CD D)3.3以下邏輯式中，變量 A、B、C取哪些值時(shí)，L的值為1。(1) L= (A+B) C+AB(2) L = AB AC BC(3) (AB AB)C3.4求以下函數(shù)的反函數(shù)并化成最簡(jiǎn)“與一或形式。(1) L=AB+C(2) L =(A BC)CD(3) L =(A B)(A C)AC BC(4) L =AD A C B CD C3.5將以下各函數(shù)式化成最小項(xiàng)表達(dá)式。(1) L =ABC AC BC(2) L = ABCD B

33、CD Ad(3) L =(A B)(A C)AC BC3.6用卡諾圖法化簡(jiǎn)以下各式：(1) L =AC AC BC BC(2) ABC ABD CD ABC ADD ACD(3) L = AC ABC BC ABC(4) L =ABCD D(B CD) (A C)BD A(B C)(5) L (A,B,C,D)=刀m (3,4,5,6,9,10,12,13,14,15)(6) L (A,B,C,D ) =E m (0,2,5,7,8,10,13,15)(7) L (A,B,C,D)=刀m (1,4,6,9,13) +E d (0,3,5,7,11,15)(8) L (A,B,C,D)=刀m (

34、2,4,6,7,12,15) + 刀 d (0,1,3,8,9,11)3.7用與非門實(shí)現(xiàn)以下邏輯函數(shù)，畫出邏輯圖。(1) L=AB+BC(2) L 二D(A C)(3) L = ABC ABC ABC3.8示。3.9試分析如圖題3.9所示邏輯電路。A£ a£圖題3.9L邏輯函數(shù)AC AB BC ,試用真值表、卡諾圖和邏輯圖與非與非表3.10試分析如圖題3.10所示邏輯電路。=1L1L2圖題3.103.11用三個(gè)異或門和三個(gè)與門實(shí)現(xiàn)以下邏輯關(guān)系:X =ABC ABCY = ABC (A B)CZ 二 ABC3.12用一片74LS00 (四2輸入端與非門)實(shí)現(xiàn)異或邏輯關(guān)系丫二A

35、二B，畫出邏輯圖。3.13按以下要求實(shí)現(xiàn)邏輯關(guān)系L (A,B,C,D) =Em( 1,3,4,7,13,14,15 ),分別畫出邏輯圖。(1) 用與非門實(shí)現(xiàn)。(2) 用或非門實(shí)現(xiàn)。(3) 用與或非門實(shí)現(xiàn)。3.14試用與非門設(shè)計(jì)一個(gè)組合邏輯電路，它接收四位二進(jìn)制數(shù)B3、B2、B1、Bo,僅當(dāng)2v B3B2B1B0V 7 時(shí)，輸出 Y 才為 1。3.15試用與非門設(shè)計(jì)一個(gè)組合邏輯電路，它接收一位8421BCD碼B3、B?、BB°,僅當(dāng)2V B3B2B1B0V 7時(shí)，輸出Y才為1。3.16設(shè)計(jì)一個(gè)將8421BCD碼變換成余3碼的組合邏輯電路。3.17設(shè)計(jì)一個(gè)將四位格雷碼變換成四位二進(jìn)制碼的

36、組合邏輯電路。3.18試用2輸入與非門和反相器設(shè)計(jì)一個(gè)4位的奇偶校驗(yàn)器，即當(dāng)4位數(shù)中有奇數(shù)個(gè)1時(shí)輸出為1，否那么輸出為0。3.19試設(shè)計(jì)一個(gè)4輸入、4輸出邏輯電路。當(dāng)控制信號(hào)C = 0時(shí)，輸出狀態(tài)與輸入狀態(tài) 相反；C= 1時(shí)，輸出狀態(tài)與輸入狀態(tài)相同。3.20某實(shí)驗(yàn)室用兩個(gè)燈顯示三臺(tái)設(shè)備的故障情況，當(dāng)一臺(tái)設(shè)備有故障時(shí)黃燈亮；當(dāng)兩臺(tái)設(shè)備同時(shí)有故障時(shí)紅燈亮；當(dāng)三臺(tái)設(shè)備同時(shí)有故障時(shí)黃、紅兩燈都亮。設(shè)計(jì)該邏輯電路。3.21試判斷以下表達(dá)式對(duì)應(yīng)的電路是否存在競(jìng)爭(zhēng)冒險(xiǎn)。(1) L = AB BC(2) L =(B C)(B A)(3) L = AB BC AC3.2 解:5AC ABC BC ABC3.3解

37、答例如=AC ABC -BC -ABC(摩根定律)=A C A B C BC ABC摩根定律=Ab AC AC BC C BC ABC 分配律=Ab c bc 吸收律=Ab c B 吸收律=c B (吸收律)=bc (摩根定律)(7)(A 二 B)C ABC ABC=A 二 BC ' A 二 BC 分配律= A 二 B A 二 BC 分配律=C (互補(bǔ)律)3.6 解：(5) L (A,B,C,D) =Em (3,4,5,6,9,10,12,13,14,15)將邏輯函數(shù)填入卡諾圖并圈“ 1,如圖解13.6 (a)所示。對(duì)應(yīng)寫出最簡(jiǎn)邏輯表達(dá)式:L =BC BD - AB ACD ACD A

38、BCDBDab圖解3.6(7) L (A,B,C,D)=刀m (1,4,6,9,13) +E d (0,3,5,7,11,15)將邏輯函數(shù)填入卡諾圖并圈“1，如圖解3.6 ( b)所示。對(duì)應(yīng)寫出邏輯表達(dá)式:L =AB D*討論：在對(duì)邏輯函數(shù)進(jìn)行卡諾圖化簡(jiǎn)時(shí)，要注意以下幾個(gè)問(wèn)題：1. 在卡諾圖的左上角標(biāo)出函數(shù)及變量，變量的順序是：從左至右對(duì)應(yīng)變量的最高位到 最低位。2. 圈“1時(shí)注意對(duì)邊的格相鄰、四角的格也相鄰。不要漏掉有“1的格，當(dāng)只有一個(gè)獨(dú)立的“ 1時(shí)，也要把它圈起來(lái)。3. 當(dāng)函數(shù)中存在無(wú)關(guān)項(xiàng)時(shí)，無(wú)關(guān)項(xiàng)的值可以任取(用“X表示)?；?jiǎn)時(shí)究竟如何圈是以將函數(shù)化為最簡(jiǎn)為原那么。假設(shè)圈起來(lái)，那么認(rèn)

39、為是“ 1,假設(shè)不圈，那么認(rèn)為是 “ 0；但有“ 1的格,不能漏掉。3.10 解：根據(jù)電路寫出邏輯表達(dá)式：L =(A 二 B)二 CL2 = A 二 BC AB=ABC ABC ABC ABC列出真值表如表解3.10。表解3.10ABCL1L20000000110010100110110010101011100111111可見此電路實(shí)現(xiàn)了考慮低位進(jìn)位的一位二進(jìn)制數(shù)的加法功能，這種電路被稱為全加器。3.15 解：1. 根據(jù)題意知：邏輯變量為B3B2B1B0，邏輯函數(shù)為丫。列出真值表如圖解 3.15 (a)所示，因B3B2B1B0是BCD碼，所以從10101111六組值對(duì)應(yīng)的最小項(xiàng)為無(wú)關(guān)項(xiàng)，它們的

40、函數(shù)值可以任取。2. 將真值表中的函數(shù)值填入卡諾圖，并化簡(jiǎn)(見圖解 3.15 (b)。注意其中無(wú)關(guān)項(xiàng)的處 理。3. 由卡諾圖化簡(jiǎn)可得最簡(jiǎn)式，并轉(zhuǎn)換為與非-與非式：丫 =B2b b2b0 b2b1b0=B2B1B2 B0 B2 B1 B0B3B2 B1B0Y0 0 0 00 0 0 10 0 1 00 0 1 110 1 0 010 1 0 110 1 1 010 1 1 11 0 0 01 0 0 11 0 1 0V1 0 1 1J*x1 1 0 01 1 0 14 W1 1 1 0X1 1 1 1X(a)Bo(a)(b)(c)圖解3.153.20 解：1. 根據(jù)邏輯問(wèn)題找出輸入變量和輸出變量

41、，并設(shè)定邏輯值。在題3.20所述邏輯問(wèn)題中，可確定 A、B、C為輸入變量，它們代表三臺(tái)設(shè)備的故障情 況，并設(shè)定：有故障時(shí)，對(duì)應(yīng)邏輯“ 1；無(wú)故障時(shí)，對(duì)應(yīng)邏輯“0確定Li、L2為輸出變量,它們分別表示黃燈和紅燈的亮、滅情況，我們?cè)O(shè)定：燈亮?xí)r，對(duì)應(yīng)邏輯“ 1;燈滅時(shí)，對(duì)應(yīng)邏輯“0。2. 根據(jù)邏輯問(wèn)題及以上設(shè)定，列出真值表如表解3.10所示。3. 由真值表寫出邏輯表達(dá)式，并化簡(jiǎn)。用公式法化簡(jiǎn)L1：L1 =ABC ABC ABC ABC= A(BC BC) A(BC BC)=A(B 二 C) - A(B 二 C)二 A 二(B 二 C)用卡諾圖法化簡(jiǎn)L2:將真值表中的函數(shù)值填入卡諾圖，并化簡(jiǎn)(參見圖解

42、3.20 (a)?？芍苯拥玫阶詈?jiǎn)表達(dá)式：L2=AB+BC+AC假設(shè)采用與非門實(shí)現(xiàn)，那么應(yīng)將函數(shù)轉(zhuǎn)換為與非-與非式:L2 =AB BC AC4. 根據(jù)表達(dá)式畫出邏輯電路如圖解3.20 b所示。由圖可見，該電路要用三片集成器件構(gòu)成：一片四異或門 7486、一片四2輸入與非門7400、一片三3輸入與非門7410。雖然邏輯表達(dá)式是最簡(jiǎn)的，但實(shí)際實(shí)現(xiàn)起來(lái)所用的集成器件的個(gè)數(shù)和種類都不是最少。00100111BAC7400(a)LiB C Ac圖解3.20L2：5. 假設(shè)以集成器件為根本單元來(lái)考慮問(wèn)題，可重新化簡(jiǎn)邏輯函數(shù)L2 二AbC ABC ABC ABC= ABO BC BC=AB 二 C BC=AB

43、 二 C BC對(duì)應(yīng)的邏輯電路如圖解 3.20 c所示。可見此電路只需兩片集成器件即可完成。*討論：通過(guò)題3.20的分析，使我們認(rèn)識(shí)到：設(shè)計(jì)邏輯電路時(shí)，不能單純考慮邏輯表達(dá) 式是否最簡(jiǎn)，所用邏輯門是否最少，而要從實(shí)際出發(fā)，以集成器件為根本單元來(lái)考慮問(wèn)題， 看是否所用集成器件的個(gè)數(shù)及種類最少。另外，從題3.20的分析中可見：進(jìn)行多個(gè)輸出端的邏輯函數(shù)的化簡(jiǎn)時(shí)，讓不同的輸出 邏輯函數(shù)中包含相同項(xiàng)，可以減少門的個(gè)數(shù)，有利于整個(gè)邏輯電路的化簡(jiǎn)。3.4答案3.2 (1) AB ( BC+A) = AB (2) ABC(B C) = AB+C (3) AB AB AB AB =0(4) (A B C)(A B

44、C) = a+B (6)ABDABCD ACDE AD=AD ABC(8)A(C 二 D) BCDACD AbCd=CDCD (9) (A AC)(ACD D) =A+CD3.3 (1) ABC 分別取 011, 101, 110, 111 時(shí)，L=(A+B)C+AB 的值為 1。(2) ABC 分別取 001, 011, 101 , 110, 111 時(shí)，L=AB AC BC 的值為 1。(3) ABC 分別取 011, 101 時(shí)，(AB AB)C 的值為 1。3.4 (1) L =AC +BC ( 2) L =A+C +D (3) L=B+C (4) L = ABCD3.5 (1) L

45、= ABC AC BC =E m (1,3,5,7)(2) L = ABCD BCD AD =Em (1,3,5,7,9,15)(3) L =(A B)(A C)AC BC =刀m (3,7)3.6 (1) L=AC+BC+AB (2) L=A+D (3) L=C(4) L = ACD+BD+ABD(6) L (A, B, C, D) = BD B D (8) L (A, B, C, D) = AC CD C D3.7先將邏輯函數(shù)轉(zhuǎn)換為對(duì)應(yīng)的與非與非式：(1) l=ab+bc=ABBC(2) L =D(A C) =AD CD( 3) L =AbC ABC <AbC =AbC ABC AB

46、C根據(jù)以上表達(dá)式畫出邏輯圖(略)。3.8邏輯函數(shù)AC AB BC的真值表如表解3.8所示?？ㄖZ圖和邏輯圖如圖解 3.8所示。表解3.8ABCL00000011010101111001101111011110Lbc01111101AB/C(b)(a)圖解3.83.9a同或關(guān)系 b同或關(guān)系3.11=Abc aBc =C(A 二 B) Y =AbC (A B)C =(AB)二 CZ=ABC，根據(jù)以上表達(dá)式可畫出邏輯電路略3.12 邏輯電路見圖解 3.12圖解3.12L3.13 ( 1)用與非門實(shí)現(xiàn)：L = ABD ABC BCD ABD A BD C=ABD ABC BCD ABD ABDC(2)用

47、或非門實(shí)現(xiàn)：L=B D A B A C D A C D A B C D 3用與或非門實(shí)現(xiàn)：L二BD AB ADC ACD ABCD根據(jù)以上表達(dá)式可畫出邏輯電路略。3.14 Y二B3B2B B3B2B0 B3B2b1B0，根據(jù)以上表達(dá)式可畫出邏輯電路略。3.16 設(shè) 8421BCD 碼為 A3A2A1A0，余 3 碼為 B3B2B1B0。有：B3=A3+A2A 1+A2A0 ，B2 =A2Ao A2A1 ' A2 Ai A0 , B1二A二Ao , Bo =Ao，根據(jù)以上表達(dá)式可畫出邏輯電路略。3.17 設(shè)四位格雷碼為A3A2A1A0,四位二進(jìn)制碼為B3B2B1B0。有:B3=A3,B2

48、二A3二A2，B1 =A3二A2二A1，B0 = A3二A2二A1二A0，根據(jù)以上表達(dá)式可畫出邏輯電路略。3.18 實(shí)現(xiàn)要求的邏輯關(guān)系可有多種不同的方案，圖解3.18是最簡(jiǎn)單的一種。它對(duì)應(yīng)的邏輯表達(dá)式為：L=A二B二C二D3.19 邏輯表達(dá)式：B3 = A3 CB2 = A © CB=AC B° = A° C? ? ?&圖解3.18可見由四個(gè)同或門即可實(shí)現(xiàn)要求的邏輯關(guān)系圖略。3.21 1當(dāng)A=1，C=0時(shí)，會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)。2當(dāng)A=C=O時(shí)，會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)。3 不存在競(jìng)爭(zhēng)冒險(xiǎn)。第四章組合邏輯模塊及其應(yīng)用4.1根本要求1. 熟練掌握譯碼器、編碼器、數(shù)據(jù)選擇器、

49、數(shù)值比擬器的邏輯功能及常用中規(guī)模集成 電路的應(yīng)用。2. 熟練掌握半加器、全加器的邏輯功能，設(shè)計(jì)方法。3. 正確理解以下根本概念：編碼、譯碼、組合邏輯電路、時(shí)序邏輯電路。4.2習(xí)題4.1 試用與非門設(shè)計(jì)一個(gè)譯碼器。譯碼器的輸入是5進(jìn)制計(jì)數(shù)器的輸出 Q3、Q2、Q1,譯碼器的輸出為 WoW3,其真值表如表題 4.1所示。表題4.1輸 入輸 出Q3Q2Q1WWiW2W3W400010000001010000100010001100010100000014.2 試用與非門設(shè)計(jì)一個(gè)譯碼器，譯出對(duì)應(yīng)ABCD=OO11、0111、1111狀態(tài)的三個(gè)信號(hào)其余13個(gè)狀態(tài)為無(wú)效狀態(tài)。4.3 圖題4.3是一個(gè)三態(tài)門

50、接成的總線電路，試用與非門設(shè)計(jì)一個(gè)最簡(jiǎn)的譯碼器，要求譯碼器輸出端 Li、L2、L3輪流輸出高電平以控制三態(tài)門，把三組數(shù)據(jù)Di、D2、D3反相后依次送到總線上。4.4 為了使74138譯碼器的第10腳輸出為低電平，請(qǐng)標(biāo)出各輸入端應(yīng)置的邏輯電平。4.5 由譯碼器74138和門電路組成的電路如圖題4.5所示，試寫出Li、L2的最簡(jiǎn)表達(dá)式。4.6 試用譯碼器74138和適當(dāng)?shù)拈T電路實(shí)現(xiàn)邏輯函數(shù)：L= ABC ABC ABC ABC4.7 試用譯碼器74138和適當(dāng)?shù)拈T電路實(shí)現(xiàn)下面多輸出邏輯函數(shù)：總線&、丫6 丫5 丫4 丫3 丫2 丫1 Y074138G1 G2A G2BA2 A1 Ao100 ABC(1)L1=AB(2)L2二 ABC AB(3)L3=B C4.8試用譯碼器7442和適當(dāng)?shù)拈T電路實(shí)現(xiàn)下面多輸出邏輯函數(shù)(1)L1=E m (0, 2,4, 6, 7)(2)L2=E m (1, 3,4, 5, 9)圖題4.3圖題4.54.9 應(yīng)用譯碼器74138設(shè)計(jì)一個(gè)能對(duì)32個(gè)地址進(jìn)行譯碼的譯碼系統(tǒng)。4.10 應(yīng)用74138和其他邏輯門設(shè)計(jì)一地址譯碼器，要求地址范圍是十六進(jìn)制003F。4.11 使用七段集成顯示譯碼器74