微機(jī)原理第二章4

1、12022-2-19 存儲(chǔ)器地址分段存儲(chǔ)器地址分段 由于由于8086的地址總線是的地址總線是20位位的，而的，而CPU中的寄存器是中的寄存器是16位的，位的，這樣這樣20位地址無(wú)法用位地址無(wú)法用16位寄存器位寄存器（只能尋址（只能尋址64KB）表示，因此采）表示，因此采用地址分段方法，擴(kuò)大尋址范圍用地址分段方法，擴(kuò)大尋址范圍到到1MB。程序員在編制程序時(shí)把。程序員在編制程序時(shí)把存儲(chǔ)器劃分成段存儲(chǔ)器劃分成段。段內(nèi)地址段內(nèi)地址16位位,每個(gè)段的大小最大可達(dá)每個(gè)段的大小最大可達(dá)64KB； 實(shí)際可以根據(jù)需要來(lái)確定段大實(shí)際可以根據(jù)需要來(lái)確定段大小，可以是小，可以是1，100，1000，在，在64K范圍內(nèi)

2、的任意字節(jié)數(shù)。范圍內(nèi)的任意字節(jié)數(shù)。 IBM PC機(jī)對(duì)段的起始地址有機(jī)對(duì)段的起始地址有限制，即段不能從任意地址開(kāi)始：限制，即段不能從任意地址開(kāi)始：各段起始地址的低各段起始地址的低4位二進(jìn)制碼必位二進(jìn)制碼必須為須為0，（能被，（能被16整除）。整除）。 2.1.4 8086的存儲(chǔ)器編址和的存儲(chǔ)器編址和I/O編址編址第二章第二章 16位和位和32位微處理器位微處理器22022-2-198086系統(tǒng)中存儲(chǔ)器物理地址的計(jì)算方法系統(tǒng)中存儲(chǔ)器物理地址的計(jì)算方法 第二章第二章 16位和位和32位微處理器位微處理器32022-2-19物理地址物理地址： 就是存儲(chǔ)單元的實(shí)際地址編碼，就是存儲(chǔ)單元的實(shí)際地址編碼，

3、在在1M字節(jié)存儲(chǔ)器里，字節(jié)存儲(chǔ)器里，每個(gè)每個(gè)存儲(chǔ)單元都有一個(gè)唯一的存儲(chǔ)單元都有一個(gè)唯一的20位地址作為該存儲(chǔ)單元的物理地址。位地址作為該存儲(chǔ)單元的物理地址。 CPU訪問(wèn)存儲(chǔ)器時(shí)，必須先確定所要訪問(wèn)的存儲(chǔ)單元的物訪問(wèn)存儲(chǔ)器時(shí)，必須先確定所要訪問(wèn)的存儲(chǔ)單元的物理地址才能取出（或存入）該單元中的內(nèi)容。理地址才能取出（或存入）該單元中的內(nèi)容。段地址段地址：邏輯分段在主內(nèi)存中的起始地址。：邏輯分段在主內(nèi)存中的起始地址。偏移地址偏移地址：就是指段內(nèi)任意一個(gè)存儲(chǔ)單元，其相對(duì)于段起始地：就是指段內(nèi)任意一個(gè)存儲(chǔ)單元，其相對(duì)于段起始地址的偏移量，也稱為有效地址址的偏移量，也稱為有效地址EA，這是一個(gè)，這是一個(gè)16

4、位的地址。位的地址。邏輯地址邏輯地址: 在處理器內(nèi)部、程序員編程時(shí)采用的地址在處理器內(nèi)部、程序員編程時(shí)采用的地址 邏輯地址段地址邏輯地址段地址 偏移地址偏移地址 20位物理地址形成：位物理地址形成：由由16位段地址和位段地址和16位偏移地址組成。位偏移地址組成。某個(gè)存儲(chǔ)單元可以有多個(gè)邏輯地址，但只有一個(gè)唯一的物理地址某個(gè)存儲(chǔ)單元可以有多個(gè)邏輯地址，但只有一個(gè)唯一的物理地址20位物理地址形成位物理地址形成第二章第二章 16位和位和32位微處理器位微處理器42022-2-19代碼段代碼段數(shù)據(jù)段數(shù)據(jù)段堆棧段堆棧段CSCSIPIPDSDSSI,DI或BXSI,DI或BXSSSSSP或BPSP或BP段寄

5、存器和其他寄存器組合指向存儲(chǔ)單元示意圖段寄存器和其他寄存器組合指向存儲(chǔ)單元示意圖歸納段寄存器和其他寄存器組合指向存儲(chǔ)單元示意圖如下：歸納段寄存器和其他寄存器組合指向存儲(chǔ)單元示意圖如下：第二章第二章 16位和位和32位微處理器位微處理器52022-2-19存儲(chǔ)單元的存儲(chǔ)單元的內(nèi)容：內(nèi)容：一個(gè)存儲(chǔ)單元有效的信一個(gè)存儲(chǔ)單元有效的信息。息。一個(gè)字存入存儲(chǔ)器占有相繼的二個(gè)單元：一個(gè)字存入存儲(chǔ)器占有相繼的二個(gè)單元： 低位字節(jié)存入低地址，高位字節(jié)存入高地址低位字節(jié)存入低地址，高位字節(jié)存入高地址。 字單元的地址采用它的低地址來(lái)表示字單元的地址采用它的低地址來(lái)表示。 例：字單元例：字單元 :（0004H）=12

6、34H, 字節(jié)單元字節(jié)單元 :（0004H）=34H 同一個(gè)地址既可以看作同一個(gè)地址既可以看作字節(jié)單元地址字節(jié)單元地址， 又可看作又可看作字單元地址字單元地址，需要根據(jù)使用情況確定。，需要根據(jù)使用情況確定。字單元地址：可以是偶數(shù)也可以是奇數(shù)，字單元地址：可以是偶數(shù)也可以是奇數(shù)，34H34H12H12H1EH1EH2FH2FH0000H0000H0001H0001H0002H0002H0003H0003H0004H0004H0005H0005H0006H0006H.1234H1234H1235H1235H1236H1236H.第二章第二章 16位和位和32位微處理器位微處理器62022-2-19

7、 字字操作數(shù)存放在操作數(shù)存放在偶地址偶地址開(kāi)始兩個(gè)存儲(chǔ)單元或兩個(gè)開(kāi)始兩個(gè)存儲(chǔ)單元或兩個(gè) I/O端口中端口中： 即操作數(shù)字即操作數(shù)字的低的低8位位 在偶地址單元或在偶地址端口在偶地址單元或在偶地址端口； 操作數(shù)字操作數(shù)字的高的高8位位 在奇地址單元或在奇地址端口在奇地址單元或在奇地址端口。 在一個(gè)總線周期內(nèi)完成在一個(gè)總線周期內(nèi)完成16位數(shù)據(jù)傳送位數(shù)據(jù)傳送（通常通常4個(gè)時(shí)鐘周期個(gè)時(shí)鐘周期）討論討論CPU和存儲(chǔ)器或和存儲(chǔ)器或I/O端口之間傳送數(shù)據(jù)方式：端口之間傳送數(shù)據(jù)方式：讀讀/寫(xiě)寫(xiě)偶地址字偶地址字CPUCPU低低8 8位數(shù)據(jù)位數(shù)據(jù)高高8 8位數(shù)據(jù)位數(shù)據(jù)高高8 8位數(shù)據(jù)線位數(shù)據(jù)線低地址低地址高地址高

8、地址奇地址奇地址偶地址偶地址內(nèi)存內(nèi)存低低8 8位數(shù)據(jù)線位數(shù)據(jù)線對(duì)應(yīng)的對(duì)應(yīng)的偶地址單元偶地址單元/偶地址端口偶地址端口數(shù)據(jù)通過(guò)數(shù)據(jù)總線數(shù)據(jù)通過(guò)數(shù)據(jù)總線低低8位位傳輸傳輸。對(duì)應(yīng)的對(duì)應(yīng)的奇地址單元奇地址單元/奇地址端口奇地址端口數(shù)據(jù)通過(guò)數(shù)據(jù)總線數(shù)據(jù)通過(guò)數(shù)據(jù)總線高高8位位傳輸傳輸。需要一需要一 個(gè)個(gè)總線周期總線周期第二章第二章 16位和位和32位微處理器位微處理器72022-2-19字操作數(shù)存放在奇地址開(kāi)始兩個(gè)存儲(chǔ)單元或兩個(gè)字操作數(shù)存放在奇地址開(kāi)始兩個(gè)存儲(chǔ)單元或兩個(gè) I/O端口中端口中讀讀/寫(xiě)奇地址字寫(xiě)奇地址字?jǐn)?shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)CPUCPU空閑空閑奇地址奇地址偶地址偶地址高地址高地址低地址低地址內(nèi)存內(nèi)存

9、第一個(gè)總線周期第一個(gè)總線周期數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)CPUCPU奇地址奇地址偶地址偶地址高地址高地址低地址低地址內(nèi)存內(nèi)存第二個(gè)總線周期第二個(gè)總線周期空閑空閑需要二個(gè)需要二個(gè)總線周期總線周期第二章第二章 16位和位和32位微處理器位微處理器82022-2-19存儲(chǔ)器中，有幾個(gè)部分的用處是固定的：存儲(chǔ)器中，有幾個(gè)部分的用處是固定的：00000003FFH中斷向量表中斷向量表B0000HB0F9FH單色顯示緩沖區(qū)單色顯示緩沖區(qū)B8000HBBF3FH彩色顯示緩沖區(qū)彩色顯示緩沖區(qū)FFFF0HFFFFFH無(wú)條件轉(zhuǎn)移指令無(wú)條件轉(zhuǎn)移指令系統(tǒng)加電復(fù)位時(shí)，會(huì)自動(dòng)轉(zhuǎn)到系統(tǒng)加電復(fù)位時(shí)，會(huì)自動(dòng)轉(zhuǎn)到FFFF0H單元執(zhí)行單元執(zhí)行

10、第二章第二章 16位和位和32位微處理器位微處理器92022-2-198086的的I/O編址編址 CPU要為每個(gè)要為每個(gè)I/O端口分配一個(gè)地址，它與端口分配一個(gè)地址，它與存儲(chǔ)器地址一樣，具有唯一性。存儲(chǔ)器地址一樣，具有唯一性。有兩種編址方法：有兩種編址方法： 1.存儲(chǔ)器映象：存儲(chǔ)器映象： 將將I/O端口地址置于端口地址置于1MB的存儲(chǔ)器空間中，把它們的存儲(chǔ)器空間中，把它們看成是存儲(chǔ)單元對(duì)待，端口操作靈活，但因其占用一看成是存儲(chǔ)單元對(duì)待，端口操作靈活，但因其占用一些存儲(chǔ)空間，影響速度。些存儲(chǔ)空間，影響速度。 2.獨(dú)立編址：獨(dú)立編址： 有專門(mén)輸入輸出指令對(duì)其操作，將地址總線的有專門(mén)輸入輸出指令對(duì)其

11、操作，將地址總線的低低16位作端口地址，高位作端口地址，高4位為位為0 。第二章第二章 16位和位和32位微處理器位微處理器102022-2-191. 8086CPU工作在總線請(qǐng)求方式時(shí)，會(huì)讓出工作在總線請(qǐng)求方式時(shí)，會(huì)讓出 d 。A）地址總線）地址總線 B）數(shù)據(jù)總線）數(shù)據(jù)總線 C）地址和數(shù)據(jù)總線）地址和數(shù)據(jù)總線 D）地址、）地址、數(shù)據(jù)和控制總線數(shù)據(jù)和控制總線中斷向量就是中斷服務(wù)子程序的中斷向量就是中斷服務(wù)子程序的 入口地址入口地址 ，在內(nèi)存中占，在內(nèi)存中占有（有（4） 個(gè)存儲(chǔ)單元，其中低地址存儲(chǔ)單元存放的是個(gè)存儲(chǔ)單元，其中低地址存儲(chǔ)單元存放的是偏移偏移地址地址 ，高地址存儲(chǔ)單元存放的是，高地址

12、存儲(chǔ)單元存放的是 段地址段地址。若某數(shù)據(jù)區(qū)的起始地址為若某數(shù)據(jù)區(qū)的起始地址為70A0H：DDF6H，則該數(shù)據(jù)區(qū)的首字，則該數(shù)據(jù)區(qū)的首字單元和單元和16個(gè)字的末字單元的物理地址分別為多少？首個(gè)字的末字單元的物理地址分別為多少？首 70A0H*10H+DDF6H 尾尾 ：首：首+（字?jǐn)?shù)（字?jǐn)?shù)-1）*2有兩個(gè)有兩個(gè)16位的字位的字31DAH，5E7FH，它們?cè)?，它們?cè)?086系統(tǒng)存儲(chǔ)器中的系統(tǒng)存儲(chǔ)器中的地址分別為地址分別為00130H和和00134H，試畫(huà)出它們的存儲(chǔ)示意圖。，試畫(huà)出它們的存儲(chǔ)示意圖。DAH 00130H31H 00131H 00132H 00133H7FH 00134H5EH 00

13、135H當(dāng)當(dāng)MIO 0，RDo，WR1時(shí)，時(shí)，CPU完成的操作是完成的操作是b。A存儲(chǔ)器讀存儲(chǔ)器讀 B. IO讀讀 C. 存儲(chǔ)器寫(xiě)存儲(chǔ)器寫(xiě) DIO寫(xiě)寫(xiě)=o執(zhí)行執(zhí)行習(xí)習(xí) 題題:第二章第二章 16位和位和32位微處理器位微處理器112022-2-19.70A00H70A00H7E7F6H7E7F6H7E7F7H7E7F7H7E7F8H7E7F8H7E7F9H7E7F9H70A0H70A0H段基址段基址邏邏輯輯地地址址段內(nèi)偏移地址段內(nèi)偏移地址DDF6HDDF6H邏輯地址與物理地址邏輯地址與物理地址內(nèi)存.首字單元首字單元末字單元末字單元7E814H7E814H16字?jǐn)?shù)據(jù)區(qū)字?jǐn)?shù)據(jù)區(qū)第二章第二章 16位和

14、位和32位微處理器位微處理器122022-2-19 2.2 32 位微處理器位微處理器Pentium的先進(jìn)技術(shù)的先進(jìn)技術(shù)v Intel32位結(jié)構(gòu)位結(jié)構(gòu):IA-32（IntelArchitecture-32）v IA-32處理器處理器 Intel80386 Intel80486 Pentium PentiumPro、PentiumII、PentiumIII Pentium4 Celeron、Xeon、PentiumM第二章第二章 16位和位和32位微處理器位微處理器132022-2-191.先進(jìn)的體系結(jié)構(gòu)先進(jìn)的體系結(jié)構(gòu)2CISC和和RISC相結(jié)合的技術(shù)相結(jié)合的技術(shù)3.超標(biāo)量流水線技術(shù)超標(biāo)量流水線

15、技術(shù)4.先進(jìn)的分支預(yù)測(cè)技術(shù)先進(jìn)的分支預(yù)測(cè)技術(shù) Pentium特點(diǎn)：特點(diǎn)：1.內(nèi)部數(shù)據(jù)總線內(nèi)部數(shù)據(jù)總線32位，連接位，連接主內(nèi)存的外部數(shù)據(jù)總線是主內(nèi)存的外部數(shù)據(jù)總線是64位，支持成組傳輸數(shù)據(jù)位，支持成組傳輸數(shù)據(jù)2.相互獨(dú)立的片內(nèi)代碼相互獨(dú)立的片內(nèi)代碼Cache和數(shù)據(jù)和數(shù)據(jù)Cache3.指令流水線技術(shù)指令流水線技術(shù)4.FPU.5.分段和分頁(yè)存儲(chǔ)管理分段和分頁(yè)存儲(chǔ)管理1.CISC:程序的各條指令是按程序的各條指令是按順序串行執(zhí)行的，每條指令中順序串行執(zhí)行的，每條指令中的各個(gè)操作也是按順序串行執(zhí)的各個(gè)操作也是按順序串行執(zhí)行的。順序執(zhí)行的優(yōu)點(diǎn)是控制行的。順序執(zhí)行的優(yōu)點(diǎn)是控制簡(jiǎn)單，但計(jì)算機(jī)各部分的利用簡(jiǎn)單

16、，但計(jì)算機(jī)各部分的利用率不高，執(zhí)行速度慢。復(fù)雜的率不高，執(zhí)行速度慢。復(fù)雜的指令系統(tǒng)必然增加微處理器的指令系統(tǒng)必然增加微處理器的復(fù)雜性，使處理器的研制時(shí)間復(fù)雜性，使處理器的研制時(shí)間長(zhǎng)，成本高。長(zhǎng)，成本高。2. RISC:精簡(jiǎn)了指令系統(tǒng)精簡(jiǎn)了指令系統(tǒng) 1.超標(biāo)量超標(biāo)量:一個(gè)處理器中有多一個(gè)處理器中有多條指令流水線條指令流水線, 其實(shí)質(zhì)是以空其實(shí)質(zhì)是以空間換取時(shí)間。間換取時(shí)間。2.流水線流水線(pipeline):經(jīng)典奔騰經(jīng)典奔騰每條流水線分為指令預(yù)取、譯每條流水線分為指令預(yù)取、譯碼、執(zhí)行、寫(xiě)回結(jié)果。超流水碼、執(zhí)行、寫(xiě)回結(jié)果。超流水線是通過(guò)細(xì)化流水、提高主頻，線是通過(guò)細(xì)化流水、提高主頻，使得在一個(gè)機(jī)

17、器周期內(nèi)完成一使得在一個(gè)機(jī)器周期內(nèi)完成一個(gè)甚至多個(gè)操作，其實(shí)質(zhì)是以個(gè)甚至多個(gè)操作，其實(shí)質(zhì)是以時(shí)間換取空間。時(shí)間換取空間。 BTB :分支目標(biāo)緩沖器分支目標(biāo)緩沖器(Branch Target Buffer),用來(lái)預(yù)測(cè)分支指用來(lái)預(yù)測(cè)分支指令。令。 BTB實(shí)際是一個(gè)能存若干實(shí)際是一個(gè)能存若干(通常為通常為256或或512)條目的地址存條目的地址存儲(chǔ)部件。當(dāng)一條分支指令導(dǎo)致程儲(chǔ)部件。當(dāng)一條分支指令導(dǎo)致程序分支時(shí)，序分支時(shí)，BTB就記下這條指令就記下這條指令的目標(biāo)地址，并用這條信息預(yù)測(cè)的目標(biāo)地址，并用這條信息預(yù)測(cè)這一指令再次引起分支時(shí)的路徑，這一指令再次引起分支時(shí)的路徑，預(yù)先從該處預(yù)取。預(yù)先從該處預(yù)取。

18、第二章第二章 16位和位和32位微處理器位微處理器142022-2-192.3 Pentium 的指令流水線技術(shù)的指令流水線技術(shù)v 總線接口部件、總線接口部件、v 指令預(yù)取部件、指令預(yù)取部件、v 指令譯碼部件、指令譯碼部件、v 執(zhí)行部件執(zhí)行部件。指令流水線技術(shù)的組成指令流水線技術(shù)的組成并行處理技術(shù)并行處理技術(shù) 第二章第二章 16位和位和32位微處理器位微處理器152022-2-19流水線技術(shù)的原理流水線技術(shù)的原理取指令取指令指令譯碼指令譯碼指令執(zhí)行指令執(zhí)行預(yù)取預(yù)取 首次譯碼首次譯碼 二次譯碼二次譯碼回寫(xiě)結(jié)果回寫(xiě)結(jié)果指令執(zhí)行指令執(zhí)行傳統(tǒng)傳統(tǒng)CPUPentium CPU五級(jí)整數(shù)運(yùn)算流水第二章第二章 16位和位和32位微處理器位微處理器指令流水線指令流水線取指取指執(zhí)行執(zhí)行取指取指譯碼譯碼執(zhí)行執(zhí)行取指取指譯碼譯碼地址地址執(zhí)行執(zhí)行回寫(xiě)回寫(xiě)S1S2S3S4S5指令讀取指令讀取指令譯碼指令譯碼地址計(jì)算地址計(jì)算指令執(zhí)行指令執(zhí)行結(jié)果回寫(xiě)結(jié)果回寫(xiě)第二章第二章 16位和位和32位微處理器位微處理器172022-2-19V流水線流水線只能執(zhí)行與只能執(zhí)行與U流水線當(dāng)流水線當(dāng)前指令配對(duì)的指令前指令配對(duì)的指令U流水線流水線可以執(zhí)行任何指令可以執(zhí)行任何指令地址生成地址生成D2地址生成地址生成D2指令預(yù)取指令預(yù)取PF指令譯碼指令譯碼D1執(zhí)行執(zhí)行EX執(zhí)行執(zhí)行EX回寫(xiě)回寫(xiě)WB回寫(xiě)回寫(xiě)WBPentium的超標(biāo)量指令