組合邏輯電路設(shè)計與測試

1、組合邏輯電路的設(shè)計與測試組合邏輯電路的設(shè)計與測試哈爾濱信息工程學(xué)院哈爾濱信息工程學(xué)院教師：宿文玲教師：宿文玲 日期日期：2016-10一一實驗?zāi)康膶嶒災(zāi)康亩嶒炘韺嶒炘砣龑嶒炘O(shè)備與器件實驗設(shè)備與器件四四實驗內(nèi)容實驗內(nèi)容五五實驗預(yù)習(xí)要求實驗預(yù)習(xí)要求六六實驗報告實驗報告掌握組合邏輯電路的設(shè)計與測試方法1.1.組合邏輯電路設(shè)計流程組合邏輯電路設(shè)計流程 使用中，小規(guī)模集成電路來設(shè)計組合電路是最常見的邏輯電路，設(shè)計組合電路的一般步驟如圖3-1所示。 根據(jù)設(shè)計任務(wù)的要求建立輸入、輸出變量，并列出真值表。然后用邏輯代數(shù)或卡諾圖化法求出簡化的邏輯表達(dá)式。并按實際選用邏輯門的類型修改邏輯表達(dá)式。根據(jù)簡化

2、后的邏輯表達(dá)式，畫出邏輯圖，用標(biāo)準(zhǔn)器件構(gòu)成邏輯電路。最后，用實驗來驗證設(shè)計的正確性。1.1.組合邏輯電路設(shè)計舉例組合邏輯電路設(shè)計舉例 （1）用“與非”門設(shè)計一個表決電路。當(dāng)4個輸入端中有3個或4個位“1”時，輸出端才為“1”。 設(shè)計步驟：根據(jù)題意列出如表3-1所示的真值表，再填入卡諾圖表3-2中。 表3-1 表3-2 由此卡諾圖得出邏輯表達(dá)式，并演化成“與非”的形式，即 根據(jù)邏輯表達(dá)式畫出用“與非門”構(gòu)成的邏輯電路，如圖3-2所示。 （2）用實驗驗證邏輯功能：在實驗裝置的適當(dāng)位置選定3個14P插座，按照集成芯片定位標(biāo)記插好集成塊CC4012。ABDACDBCDABCABDACDBCDABCZ按

3、照圖3-2接線，輸入端A、B、C和D接至邏輯開關(guān)輸出插口，輸出端Z接邏輯電平顯示輸入插口，按真值表（自擬）要求，主粗改變輸入變量，測量相應(yīng)的輸出值，驗證邏輯功能，與表3-1比較，驗證所設(shè)計的邏輯電路是否符合要求。 圖3-2 表決電路邏輯圖（1）5V直流電源； （2）邏輯電平開關(guān)；（3）邏輯電平顯示器； （4）直流數(shù)字電壓表； （5）集成芯片74LS002（74LS00）、CC40013（74LS20）、CC4030(74LS86)、CC4081(74LS08)、74LS542（CC4085）和CC4001（74LS02）。（1）設(shè)計用與非門組成半加器電路。要求按本文所述的設(shè)計步驟進(jìn)行，直到測試

4、電路邏輯功能符合設(shè)計要求為止。（2）用兩輸入“與非”門設(shè)計一個三輸入（I0 I1 I2 ）和三輸入（L0 L1 L2）的信號排隊電路。它的功能是：當(dāng)輸入I0為1時，無論是I1和I2為0還是為1，輸出I0為1，I1和I2為0；當(dāng)I0為0且I1 為1，無論I2為0還是為1，輸出L1為1,其余輸出為0；當(dāng)I2 為1，且I0 和I1 均為0時，輸出L2為1，其余兩輸出為0。（3）旅客列車分特快、直快和普快，并以此為優(yōu)先通行次序。某站臺在同一時間只有一趟列車從車站開出，即可只能給出一個開車信號，試畫出滿足上述要求的邏輯電路。要求用與非門實現(xiàn)。（4）設(shè)計以為全加器，要求用與非門實現(xiàn)。（5）設(shè)計一個對兩個兩位無符號的二進(jìn)制數(shù)進(jìn)行比較的電路，根據(jù)第一個數(shù)是否大于、等于和小于第二個數(shù)，使相應(yīng)的三個輸出端的一個輸出為1，要求用與門、與非門及或非門實現(xiàn)。（1）根據(jù)實驗任務(wù)要求設(shè)計組合電路，并根據(jù)所給的標(biāo)準(zhǔn)器件畫出邏輯圖。（2）如何用最簡單的方法驗證與非門的邏輯功能是否完好？（3）與或非門中，當(dāng)某一組與端不用時，應(yīng)做如何處理？（1）列出實驗任務(wù)的設(shè)計過程，畫出設(shè)計的電路圖。（2）對所設(shè)計的電路進(jìn)行實驗檢測，并記錄測試結(jié)果。（3）組合電路