數(shù)字邏輯設(shè)計(jì)第七章(2)

1、1 1第第7 7章章 時(shí)序邏輯設(shè)計(jì)原理時(shí)序邏輯設(shè)計(jì)原理 鎖存器和觸發(fā)器鎖存器和觸發(fā)器 同步時(shí)序分析同步時(shí)序分析 同步時(shí)序設(shè)計(jì)同步時(shí)序設(shè)計(jì)數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用2 2內(nèi)容回顧內(nèi)容回顧時(shí)序邏輯電路時(shí)序邏輯電路輸出取決于輸入和過(guò)去狀態(tài)輸出取決于輸入和過(guò)去狀態(tài)電路特點(diǎn)：有反饋回路、有記憶元件電路特點(diǎn)：有反饋回路、有記憶元件雙穩(wěn)態(tài)元件雙穩(wěn)態(tài)元件QQ_L0態(tài)態(tài) 和和 1態(tài)態(tài)穩(wěn)態(tài)穩(wěn)態(tài)穩(wěn)態(tài)穩(wěn)態(tài)亞穩(wěn)態(tài)亞穩(wěn)態(tài)注意：亞穩(wěn)態(tài)特性注意：亞穩(wěn)態(tài)特性3 3內(nèi)容回顧內(nèi)容回顧時(shí)序邏輯電路時(shí)序邏輯電路輸出取決于輸入和過(guò)去狀態(tài)輸出取決于輸入和過(guò)去狀態(tài)電路特點(diǎn)：有反饋回路、有記憶元件電路特點(diǎn)：有反饋回路、有記憶元件雙穩(wěn)

2、態(tài)元件雙穩(wěn)態(tài)元件QQ_L0態(tài)態(tài) 和和 1態(tài)態(tài)如何加入控制信號(hào)？如何加入控制信號(hào)？QQLRS4 4內(nèi)容回顧內(nèi)容回顧鎖存器與觸發(fā)器鎖存器與觸發(fā)器QQLRSQQLS_LR_LSRCDC具有使能端的具有使能端的S-R鎖存器鎖存器S-R鎖存器鎖存器D鎖存器鎖存器S-R鎖存器鎖存器有約束條件有約束條件5 5利用利用COMSCOMS傳輸門(mén)的傳輸門(mén)的D D鎖存器鎖存器QLQTGTGDCENEN_LABCMOSCMOS傳輸門(mén)傳輸門(mén)TG6 6利用利用COMSCOMS傳輸門(mén)的傳輸門(mén)的D D鎖存器鎖存器QLQTG1TG2DCC = 0 TG1 斷開(kāi)斷開(kāi) TG2 連通連通保持原態(tài)保持原態(tài)Q_LQ7 7利用利用COMSC

3、OMS傳輸門(mén)的傳輸門(mén)的D D鎖存器鎖存器QLQTG1TG2DCC = 1 TG1 連通連通 TG2 斷開(kāi)斷開(kāi) QL = D Q = DC D Q QL1 0 0 11 1 1 00 X 保保 持持功能表功能表8 8鎖存器的應(yīng)用鎖存器的應(yīng)用D QC QD QC QD QC QD QC QDIN3:0 WRDOUT3:0RD9 9鎖存器的應(yīng)用鎖存器的應(yīng)用Q DQ CXYCISiCi+1XiYiCiSCOCLK暫存暫存X YCI COSCi+1SiXi YiCi時(shí)鐘控制時(shí)鐘控制串行輸入、串行輸出串行輸入、串行輸出注意：注意：時(shí)鐘同步時(shí)鐘同步再談串行輸入再談串行輸入加法器的實(shí)現(xiàn)加法器的實(shí)現(xiàn)1010觸發(fā)

4、器觸發(fā)器只在時(shí)鐘信號(hào)的邊沿改變其輸出狀態(tài)只在時(shí)鐘信號(hào)的邊沿改變其輸出狀態(tài)CLK正邊沿正邊沿上升沿上升沿負(fù)邊沿負(fù)邊沿下降沿下降沿11 11D D觸發(fā)器觸發(fā)器D QC QD QC QQQLDCLKCLK=0時(shí)，時(shí)，CLK=1時(shí)，時(shí)，主鎖存器工作，接收輸入信號(hào)主鎖存器工作，接收輸入信號(hào) Qm = D從鎖存器不工作，輸出從鎖存器不工作，輸出 Q 保持不變保持不變主鎖存器不工作，主鎖存器不工作，Qm 保持不變保持不變從鎖存器工作，將從鎖存器工作，將 Qm 傳送到輸出端傳送到輸出端主主 master從從 slaveQm 主從結(jié)構(gòu)主從結(jié)構(gòu)1212DCLKQQmD QC QD QC QQQLDCLKQm131

5、3DCLKQD CLK Q QL0 0 11 1 0X 0 保保 持持X 1 保保 持持功功能能表表D Q CLK Q邏輯符號(hào)邏輯符號(hào)表示邊沿觸發(fā)特性表示邊沿觸發(fā)特性1414DCLKQDCLKQD D鎖存器鎖存器D D觸發(fā)器觸發(fā)器 邊沿有效邊沿有效電平有效電平有效1515D D觸發(fā)器的定時(shí)參數(shù)觸發(fā)器的定時(shí)參數(shù)傳播延遲（傳播延遲（CLKQ）tpLH(CQ) tpHL(CQ) tsetup建立時(shí)間建立時(shí)間 thold 保持時(shí)間保持時(shí)間建立時(shí)間（輸入信號(hào)先于時(shí)鐘到達(dá)的時(shí)間）建立時(shí)間（輸入信號(hào)先于時(shí)鐘到達(dá)的時(shí)間）保持時(shí)間（有效時(shí)鐘沿后輸入信號(hào)保持的時(shí)間）保持時(shí)間（有效時(shí)鐘沿后輸入信號(hào)保持的時(shí)間）D C

6、LKQ1616利用利用CMOS傳輸門(mén)實(shí)現(xiàn)傳輸門(mén)實(shí)現(xiàn) 主從結(jié)構(gòu)主從結(jié)構(gòu)從觸發(fā)器從觸發(fā)器主觸發(fā)器主觸發(fā)器回顧：利用回顧：利用COMSCOMS傳輸門(mén)的傳輸門(mén)的D D鎖存器鎖存器1717CLKQQLD利用與非門(mén)傳輸門(mén)實(shí)現(xiàn)利用與非門(mén)傳輸門(mén)實(shí)現(xiàn) 主從結(jié)構(gòu)主從結(jié)構(gòu)具有預(yù)置和清零端的正邊沿具有預(yù)置和清零端的正邊沿D D觸發(fā)器觸發(fā)器PR_LCLR_LPRD Q CLK QCLR PR（preset）、）、CLR（clear）相當(dāng)于：相當(dāng)于： S（set） 、 R（reset）通常用于初始化電路狀態(tài)、測(cè)試等通常用于初始化電路狀態(tài)、測(cè)試等1818具有預(yù)置和清零端的正邊沿具有預(yù)置和清零端的正邊沿D D觸發(fā)器時(shí)序圖觸發(fā)

7、器時(shí)序圖CLKPR_LCLR_LQL1919維持阻塞結(jié)構(gòu)維持阻塞結(jié)構(gòu)D D觸發(fā)器觸發(fā)器2020負(fù)邊沿觸發(fā)的負(fù)邊沿觸發(fā)的D D觸發(fā)器觸發(fā)器D QC QD QC QQQNDCLKD Q CLK QD QC QD QC QQQLDCLK正邊沿觸發(fā)正邊沿觸發(fā)21212 2選選1 1多路復(fù)用器多路復(fù)用器具有使能端的具有使能端的D D觸發(fā)器觸發(fā)器D Q CLK QDENCLKQQLEN有效（有效（=1） 選擇外部選擇外部D輸入輸入EN無(wú)效（無(wú)效（=0） 選擇觸發(fā)器當(dāng)前的狀態(tài)選擇觸發(fā)器當(dāng)前的狀態(tài)D QEN CLK Q邏輯符號(hào)邏輯符號(hào)2222掃描觸發(fā)器掃描觸發(fā)器功能表：功能表：P392圖圖7-22(b)D Q

8、 CLK QDTECLKQQLTI TE = 0 正常操作正常操作 Q=D TE = 1 進(jìn)入測(cè)試模式進(jìn)入測(cè)試模式測(cè)試使能端測(cè)試使能端 測(cè)試輸入端測(cè)試輸入端 D TETI CLK QQ邏輯符號(hào)邏輯符號(hào)2323TE = 0 正常操作正常操作TE = 1 進(jìn)行測(cè)試進(jìn)行測(cè)試每個(gè)觸發(fā)器的輸出端每個(gè)觸發(fā)器的輸出端Q都與后一個(gè)觸發(fā)器的都與后一個(gè)觸發(fā)器的TI端連接端連接TIN 端掃入一組測(cè)試向量（需若干個(gè)時(shí)鐘觸發(fā)沿）端掃入一組測(cè)試向量（需若干個(gè)時(shí)鐘觸發(fā)沿）再經(jīng)過(guò)若干個(gè)時(shí)鐘的正常操作（再經(jīng)過(guò)若干個(gè)時(shí)鐘的正常操作（TE=0）可以在可以在TO端觀察（掃出）電路的新?tīng)顟B(tài)端觀察（掃出）電路的新?tīng)顟B(tài)TINCLKTETO

9、2424主從式主從式S-RS-R觸發(fā)器觸發(fā)器S QCR QS QCR QCSRQQNSCRQQ回顧：有使能端的回顧：有使能端的S-R鎖存器鎖存器 C的有效電平期間，輸入直接改變觸發(fā)器的狀態(tài)的有效電平期間，輸入直接改變觸發(fā)器的狀態(tài) 輸入信號(hào)需要遵守約束條件輸入信號(hào)需要遵守約束條件希望輸出在一個(gè)時(shí)鐘周期內(nèi)只變化一次希望輸出在一個(gè)時(shí)鐘周期內(nèi)只變化一次 采用主從結(jié)構(gòu)采用主從結(jié)構(gòu)2525亞亞 穩(wěn)穩(wěn) 態(tài)態(tài)主鎖存主鎖存器輸出器輸出主從式主從式S-RS-R觸發(fā)器的內(nèi)部時(shí)序觸發(fā)器的內(nèi)部時(shí)序暫時(shí)忽略延遲時(shí)間等動(dòng)態(tài)特性暫時(shí)忽略延遲時(shí)間等動(dòng)態(tài)特性C 亞亞 穩(wěn)穩(wěn) 態(tài)態(tài)2626亞亞 穩(wěn)穩(wěn) 態(tài)態(tài)是不是邊沿觸發(fā)？是不是邊沿觸

10、發(fā)？C 亞亞 穩(wěn)穩(wěn) 態(tài)態(tài)雖然輸出在一個(gè)時(shí)鐘周期只可能變化一次雖然輸出在一個(gè)時(shí)鐘周期只可能變化一次但不能算是邊沿觸發(fā)但不能算是邊沿觸發(fā)2727SCRQQD QC QD QC QQQNDCLKD Q CLK Q思考：同樣是主從結(jié)構(gòu)，思考：同樣是主從結(jié)構(gòu)， 為什么由為什么由D D鎖存器構(gòu)成的可以稱為邊沿鎖存器構(gòu)成的可以稱為邊沿D D觸發(fā)器，觸發(fā)器， 而由而由S-RS-R鎖存器構(gòu)成的不能稱為邊沿鎖存器構(gòu)成的不能稱為邊沿S-RS-R觸發(fā)器？觸發(fā)器？S QCR QCSRQQLS QCR Q延遲輸出延遲輸出C C無(wú)效時(shí)輸出變化無(wú)效時(shí)輸出變化動(dòng)態(tài)輸入指示動(dòng)態(tài)輸入指示邊沿觸發(fā)邊沿觸發(fā)2828主從式主從式J-KJ

11、-K觸發(fā)器觸發(fā)器消除主從消除主從S-RS-R觸發(fā)器存在的約束條件觸發(fā)器存在的約束條件利用反饋消除主從利用反饋消除主從S-RS-R觸發(fā)器存在的約束條件觸發(fā)器存在的約束條件Qn+1 = S + RQSR = 0（約束條件約束條件）主從主從S-R觸發(fā)器特征方程觸發(fā)器特征方程S QCR QCSRQQLS QCR QS = JQR = KQ總滿足總滿足 SR=0JKC2929主從式主從式J-KJ-K觸發(fā)器觸發(fā)器消除主從消除主從S-RS-R觸發(fā)器存在的約束條件觸發(fā)器存在的約束條件利用反饋消除主從利用反饋消除主從S-RS-R觸發(fā)器存在的約束條件觸發(fā)器存在的約束條件Qn+1 = S + RQSR = 0（約束

12、條件約束條件）主從主從S-R觸發(fā)器特征方程觸發(fā)器特征方程S = JQR = KQ總滿足總滿足 SR=0Qn+1 = S + RQ = JQ + (KQ)Q = JQ + (K+Q)Q = JQ + KQ主從主從J-K觸發(fā)器特征方程觸發(fā)器特征方程Q 當(dāng)前狀態(tài)（原態(tài)、現(xiàn)態(tài)）當(dāng)前狀態(tài)（原態(tài)、現(xiàn)態(tài)）Q* 下一狀態(tài)（新態(tài)、次態(tài)）下一狀態(tài)（新態(tài)、次態(tài)）Q* = JQ + KQ Q* = S + RQ 3030J K Q0 0 0 11 01 1保持保持清清0置置1翻轉(zhuǎn)翻轉(zhuǎn)功能表功能表JCKQQ邏輯符號(hào)邏輯符號(hào)CJQmQK01C=1期間，期間，J的變化只引起的變化只引起Qm改變一次改變一次1 箝位箝位S Q

13、CR QQQLS QCR QJKC主主 從從Qm3131J K Q0 0 0 11 01 1保持保持清清0置置1翻轉(zhuǎn)翻轉(zhuǎn)功能表功能表JCKQQ邏輯符號(hào)邏輯符號(hào)CKQmQJ10C=1期間期間J,K的變化可的變化可能引起能引起Qm的的變化，但只變化，但只能改變一次能改變一次0 箝位箝位S QCR QQQLS QCR QJKC主主 從從Qm3232J和和K輸入在輸入在C=1期間保持不變期間保持不變每個(gè)每個(gè)C C周期的高電平階段關(guān)心輸入端周期的高電平階段關(guān)心輸入端J J、K K的變化；的變化；每個(gè)每個(gè)C C周期的低電平階段關(guān)心觸發(fā)器狀態(tài)周期的低電平階段關(guān)心觸發(fā)器狀態(tài)Q Q的變化。的變化。0101000111103333具有多輸入端的具有多輸入端的J-KJ-K觸發(fā)器觸發(fā)器S QCR QQQLS QCR QJ2K1C主主 從從QmJ1K2J = J1J2K = K1K23434邊沿邊沿J-KJ