數(shù)電復習大綱

1、數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)復習大綱復習大綱高等教育出版社 康華光1.研究對象：輸入研究對象：輸入-輸出間的邏輯關(guān)系。輸出間的邏輯關(guān)系。2.采用二進制：二元函數(shù)，兩種狀態(tài)，用采用二進制：二元函數(shù)，兩種狀態(tài)，用0、1表示表示3.分析工具：邏輯代數(shù)分析工具：邏輯代數(shù)4.表達方式：真值表、邏輯表達式、邏輯圖、卡諾表達方式：真值表、邏輯表達式、邏輯圖、卡諾圖、時序圖（波形圖）、狀態(tài)圖等。圖、時序圖（波形圖）、狀態(tài)圖等。5.分類：分類：組合邏輯電路組合邏輯電路- -邏輯門電路邏輯門電路 時序邏輯電路時序邏輯電路- -觸發(fā)器觸發(fā)器數(shù)字電路特點：數(shù)字電路特點：一、數(shù)字邏輯基礎(chǔ)一、數(shù)字邏輯基礎(chǔ)1、數(shù)制與碼

2、、數(shù)制與碼數(shù)制：以數(shù)制：以R為基數(shù)的計數(shù)體制為基數(shù)的計數(shù)體制 R=2、8、10、16 位權(quán)：位權(quán)：Rn-1R2R1R0.R-1R-2R-m 一般表達式：一般表達式：1nmiiiDRKNn- 整數(shù)位數(shù)整數(shù)位數(shù)m- 小數(shù)位數(shù)小數(shù)位數(shù)Ki- 各位系數(shù)各位系數(shù)R- 基數(shù)基數(shù) 處于不同位置的數(shù)碼處于不同位置的數(shù)碼 Ki 所代表的數(shù)值是不同的，每所代表的數(shù)值是不同的，每一位的權(quán)數(shù)（位權(quán)）是一位的權(quán)數(shù)（位權(quán)）是 Ri 。數(shù)制間的轉(zhuǎn)換數(shù)制間的轉(zhuǎn)換二進制與十六進制數(shù)、八進制數(shù)之間的轉(zhuǎn)換二進制與十六進制數(shù)、八進制數(shù)之間的轉(zhuǎn)換24=16，四位二進制數(shù)對應(yīng)一位十六進制數(shù)，四位二進制數(shù)對應(yīng)一位十六進制數(shù)。 23=8，

3、三位二進制數(shù)對應(yīng)一位八進制數(shù)。三位二進制數(shù)對應(yīng)一位八進制數(shù)。舉例舉例：3 3AF.2AF.2H H = = 00110011 10101010 11111111. .00100010 = 1110101111.001 = 1110101111.001B B 3 A F 2 3 A F 21111101.111111101.11B B = = 01110111 11011101. .11001100 = 7D.C = 7D.CH H 7 D C7 D C 十六進制和八進制是二進制的另一種表達形式，一十六進制和八進制是二進制的另一種表達形式，一一對應(yīng)，能簡單互換。一對應(yīng)，能簡單互換。二進制數(shù)（二進

4、制數(shù)（B、O、H）取不同取不同R按展開式展開，然后按照十進制運算法則求和。按展開式展開，然后按照十進制運算法則求和。1011.10101011.1010B B= =（1 12 23 3+1+12 21 1+ +1 12 20 0+1+12 2-1-1+1+12 2-3-3）D D=11.625=11.625D DDFC.8DFC.8H H = =（131316162 2+15+1516161 1+ +121216160 0+8+81616-1-1）D D = 3580.5= 3580.5D D十進制數(shù)（十進制數(shù)（D）十進制數(shù)（十進制數(shù)（D）二進制數(shù)（二進制數(shù)（B、O、H）整數(shù)轉(zhuǎn)換法：整數(shù)轉(zhuǎn)換法

5、：小數(shù)轉(zhuǎn)換法：乘小數(shù)轉(zhuǎn)換法：乘2取整，直至取整，直至，高位到低位高位到低位碼碼編碼編碼：把若干個：把若干個0和和1按一定規(guī)律編排在一起，組成不同的按一定規(guī)律編排在一起，組成不同的代碼，并且賦予每個代碼以固定的含義（代碼，并且賦予每個代碼以固定的含義（十進制數(shù)值、字十進制數(shù)值、字母、符號等母、符號等）。）。編碼器編碼器能自動實現(xiàn)能自動實現(xiàn)編碼編碼操作。操作。 用用n位二進制代碼可以表達位二進制代碼可以表達2n個不同的信號個不同的信號 需要編碼的信息有需要編碼的信息有N項，則項，則2n NA.每一組代碼都可以看作是一個包含特定含義的符號，各每一組代碼都可以看作是一個包含特定含義的符號，各組代碼之間

6、以及每組代碼內(nèi)部各位之間沒有一定的數(shù)值進組代碼之間以及每組代碼內(nèi)部各位之間沒有一定的數(shù)值進位關(guān)系。位關(guān)系。B.信息與代碼間的對應(yīng)關(guān)系完全是人為規(guī)定的，可以任意信息與代碼間的對應(yīng)關(guān)系完全是人為規(guī)定的，可以任意編，但在制定編碼時，應(yīng)該使編碼順序有一定的規(guī)律可循。編，但在制定編碼時，應(yīng)該使編碼順序有一定的規(guī)律可循。幾種常見編碼幾種常見編碼A.自然二進制碼（自然二進制碼（8421碼）碼）：在數(shù)值上與對應(yīng)的十進制：在數(shù)值上與對應(yīng)的十進制 恰好相等位數(shù)恰好相等位數(shù)n由由N決定。決定。B.二二-十進制碼（十進制碼（BCD碼）碼） 固定固定4位二進制編碼位二進制編碼表示十進制的表示十進制的0-9十個數(shù)碼。十個

7、數(shù)碼。 由于由于4位二進制碼可以表示位二進制碼可以表示24=16種信號，所以在表示種信號，所以在表示0-9這十個數(shù)碼時就有不同的組合，即不同的編碼方式：這十個數(shù)碼時就有不同的組合，即不同的編碼方式： 8421BCD碼碼 2421BCD碼碼 5421BCD碼碼 余余3碼：碼：8421BCD碼碼+0011判斷及填空：判斷及填空：1.四位二進制代碼有四位二進制代碼有16種組合，表示種組合，表示0-9十個十進制數(shù)十個十進制數(shù)時要去掉其中時要去掉其中6種。種。 2. （1001 1101 1111 0001）B=（9DF1）H3. 10.10B=（ ）D4. 16D=（ ）8421=（ ）8421BCD

8、5. FFH=（ ）B=（ ）O=（ ）D =（ ）8421BCD2.51000000010110111111113772550010010101012、基本邏輯運算及表達方式、基本邏輯運算及表達方式 邏輯代數(shù)邏輯代數(shù)是研究數(shù)字邏輯電路的數(shù)學工具。是研究數(shù)字邏輯電路的數(shù)學工具。邏輯代數(shù)是按一定邏輯規(guī)律進行運算的代數(shù)，與普通代數(shù)一樣邏輯代數(shù)是按一定邏輯規(guī)律進行運算的代數(shù)，與普通代數(shù)一樣也是用字母表示變量，區(qū)別在于：也是用字母表示變量，區(qū)別在于：.變量值只有變量值只有0和和1，且只表示兩種對立的邏輯狀態(tài)，不表示，且只表示兩種對立的邏輯狀態(tài)，不表示數(shù)量的大小。數(shù)量的大小。.表達方式表達方式：真值表真

9、值表-將輸入變量的各種可能取值和相應(yīng)函數(shù)將輸入變量的各種可能取值和相應(yīng)函數(shù) 值排列在一起而組成的表格。值排列在一起而組成的表格。 邏輯符號邏輯符號-規(guī)定的圖形符號。規(guī)定的圖形符號。 邏輯函數(shù)表達式邏輯函數(shù)表達式-L=f（A、B） 時序圖時序圖等等。3 邏輯關(guān)系表達方式間的轉(zhuǎn)換邏輯關(guān)系表達方式間的轉(zhuǎn)換：真值表真值表 表達式表達式 邏輯圖邏輯圖真值表真值表 表達式：表達式：把真值表中函數(shù)值等于把真值表中函數(shù)值等于1的變量組合挑出來；變量組合中的變量組合挑出來；變量組合中變量是變量是1的寫成原變量，是的寫成原變量，是0的寫成反變量；把組合中各的寫成反變量；把組合中各個變量相乘個變量相乘，這樣對應(yīng)于函

10、數(shù)值為，這樣對應(yīng)于函數(shù)值為1的每個變量組合就可的每個變量組合就可以寫成一個乘積項，然后把這些以寫成一個乘積項，然后把這些就的得到相就的得到相應(yīng)的邏輯表達式。應(yīng)的邏輯表達式。表達式表達式 真值表真值表 邏輯運算邏輯運算4 邏輯函數(shù)的變換和化簡邏輯函數(shù)的變換和化簡公式法公式法圖形法圖形法變換變換化簡化簡化簡：變量數(shù)在化簡：變量數(shù)在5以內(nèi)以內(nèi)與非與非-與非與非或非或非-或非或非3.3.邏輯變量有原變量和反變量兩類，普通代數(shù)中沒邏輯變量有原變量和反變量兩類，普通代數(shù)中沒有反變量。有反變量。4.4.邏輯代數(shù)中的基本運算有邏輯乘、邏輯加、邏輯邏輯代數(shù)中的基本運算有邏輯乘、邏輯加、邏輯非，而普通代數(shù)有加、減

11、、乘、除四種運算。非，而普通代數(shù)有加、減、乘、除四種運算。異或：異或：同或：同或：L=A B=BABABAL+=ABBA+基本邏輯運算：與、或、非基本邏輯運算：與、或、非門電路門電路小結(jié)小結(jié)門電路門電路 符號符號 表示式表示式與門與門A AB BY YA AB BY Y 1 1或門或門非門非門1 1 Y YA AY=ABY=ABY=A+BY=A+BY= AY= A與非門與非門 A AB BY YY= ABY= AB或非門或非門A AB BY Y Y= A+BY= A+B異或門異或門=1=1A AB BY YY= AY= A B B 1 1BABAAAABAABAAB吸收律CAABBCCAAB

12、注意公式的擴展應(yīng)用如：注意公式的擴展應(yīng)用如：BAABA+=+反演律（摩根定律）：BABABABA .常用公式：常用公式：公式法變換和化簡邏輯函數(shù)公式法變換和化簡邏輯函數(shù)最大項最大項的應(yīng)用的應(yīng)用基本規(guī)則基本規(guī)則 代入規(guī)則代入規(guī)則 在包含變量在包含變量A邏輯等式中，如果邏輯等式中，如果用另一個函數(shù)式代入式中所有用另一個函數(shù)式代入式中所有A的位置，則等式仍然成立。的位置，則等式仍然成立。例例：B (A + C) = BA+BC用用A + D代替代替A，得得B (A +D) +C = B(A +D) + BC = BA + BD + BC2. 2. 反演規(guī)則：反演規(guī)則： 對于任意一個邏輯表達式對于任意

13、一個邏輯表達式L L，若將其中，若將其中所有的與（所有的與（ ）換成或（）換成或（+ +），或（），或（+ +）換成）換成與（與（）；原變量換為反變量，反變量換為原）；原變量換為反變量，反變量換為原變量；將變量；將1 1換成換成0 0，0 0換成換成1 1；則得到的結(jié)果就；則得到的結(jié)果就是原函數(shù)的反函數(shù)。是原函數(shù)的反函數(shù)。保持原來的運算優(yōu)先順序保持原來的運算優(yōu)先順序，即如果在原函數(shù)表達，即如果在原函數(shù)表達式中，式中，AB之間先運算，再和其它變量進行運算，之間先運算，再和其它變量進行運算，那么非函數(shù)的表達式中，仍然是那么非函數(shù)的表達式中，仍然是AB之之 間先運算。間先運算。EDCBAYEDCBA

14、Y對于反變量以外的非號應(yīng)保留不變對于反變量以外的非號應(yīng)保留不變對于任何邏輯函數(shù)式，若將其中的與對于任何邏輯函數(shù)式，若將其中的與( () )換換成或（成或（+ +），或（），或（+ +）換成與（）換成與（）；并將）；并將1 1換換成成0 0，0 0換成換成1 1；那么，所得的新的函數(shù)式就；那么，所得的新的函數(shù)式就是是L L的對偶式，記作的對偶式，記作L3. 3. 對偶規(guī)則：對偶規(guī)則：當某個邏輯恒等式成立時，則當某個邏輯恒等式成立時，則該恒等式兩側(cè)的對偶式也相等該恒等式兩側(cè)的對偶式也相等 邏輯函數(shù)的變換邏輯函數(shù)的變換 根據(jù)邏輯表達式，可以畫出相應(yīng)的邏輯圖，表達式的形根據(jù)邏輯表達式，可以畫出相應(yīng)的邏

15、輯圖，表達式的形式?jīng)Q定門電路的個數(shù)和種類，因此實際中需要對表達式進行式?jīng)Q定門電路的個數(shù)和種類，因此實際中需要對表達式進行變換。變換。 常用的表達方式：常用的表達方式：與或、與非與或、與非-與非與非 常見變換：常見變換：與或與或 與非與非-與非與非 與或與或 或非或非-或非或非 方法：方法： 與或表達式與或表達式摩根定律（摩根定律（ 用與非門實現(xiàn)）用與非門實現(xiàn)）與或表達式與或表達式或與表達式或與表達式摩根定律（用或非門實現(xiàn)）摩根定律（用或非門實現(xiàn)）BABABAL&AB&AB1L用與非門實現(xiàn)用與非門實現(xiàn)BABABABABABALAB&BLA=1BAL無反變量輸入BABALBBAABABABABBA

16、AABBABAABBABAL&AB邏輯函數(shù)的化簡邏輯函數(shù)的化簡邏輯函數(shù)化簡的意義：邏輯表達式越簡單，實現(xiàn)它邏輯函數(shù)化簡的意義：邏輯表達式越簡單，實現(xiàn)它的電路越簡單，電路工作越穩(wěn)定可靠。的電路越簡單，電路工作越穩(wěn)定可靠。最簡與或表達式最簡與或表達式乘積項最少、并且每個乘積項中的變量也最少的與乘積項最少、并且每個乘積項中的變量也最少的與或表達式。或表達式。（1）卡諾圖：由最小項構(gòu)成的按相鄰性規(guī)律排列的方格圖。）卡諾圖：由最小項構(gòu)成的按相鄰性規(guī)律排列的方格圖。（2）卡諾圖化簡邏輯函數(shù)的依據(jù)：）卡諾圖化簡邏輯函數(shù)的依據(jù)：任何任何2n個標個標1的相鄰最小項，可以合并為一項，并消的相鄰最小項，可以合并為一

17、項，并消去去n個變量（消去互為反變量的因子，保留公因子）。個變量（消去互為反變量的因子，保留公因子）。 AB C000111100100110110CBACBAABCBCACBBC卡諾圖化簡邏輯函數(shù)卡諾圖化簡邏輯函數(shù)（3）卡諾圖化簡邏輯函數(shù)的步驟：）卡諾圖化簡邏輯函數(shù)的步驟：1.用卡諾圖用卡諾圖 表示邏輯函數(shù)。表示邏輯函數(shù)。2.合并最小項。合并最小項。 包含包含2n個方格：個方格：2、4、8 包圍的方格為矩形塊包圍的方格為矩形塊 包圍圈越大越好，越少越好包圍圈越大越好，越少越好 方格可以被重復包圍，但每個包圍圈內(nèi)必需有新的方格方格可以被重復包圍，但每個包圍圈內(nèi)必需有新的方格 所有的所有的1都要

18、被包圍住都要被包圍住 充分考慮隨意項充分考慮隨意項3.合并后的最小項之和即為最簡與或表達式。合并后的最小項之和即為最簡與或表達式。4、約束項、約束項組合電路組合電路：輸出僅由輸入決定，與電路當前狀態(tài)：輸出僅由輸入決定，與電路當前狀態(tài)無關(guān)；電路結(jié)構(gòu)中無關(guān)；電路結(jié)構(gòu)中無無反饋環(huán)路，不含記憶元件反饋環(huán)路，不含記憶元件組合邏輯電路I0I1In-1Y0Y1Ym-1輸入輸出),( ),(),(110111101111000nmmnnIIIfYIIIfYIIIfY二、組合邏輯電路二、組合邏輯電路TTL和和CMOS邏輯門電路邏輯門電路邏輯功能邏輯功能性能特點性能特點工作速度工作速度帶負載能力帶負載能力灌電流負

19、載灌電流負載拉電流負載拉電流負載半導體器件的開關(guān)特性半導體器件的開關(guān)特性 1、邏輯門電路、邏輯門電路門電路負載電流計算參數(shù)：門電路負載電流計算參數(shù)：IOL、IOH、IIL、IIH CMOS和和TTL性能比較性能比較（1）CMOS電路的工作速度比電路的工作速度比TTL電路的低。電路的低。（2）CMOS帶負載的能力比帶負載的能力比TTL電路強。電路強。（3）CMOS電路的電源電壓允許范圍較大，約在電路的電源電壓允許范圍較大，約在318V，抗干抗干擾能力比擾能力比TTL電路強。電路強。（4）CMOS電路的功耗比電路的功耗比TTL電路小得多。門電路的功耗只有電路小得多。門電路的功耗只有幾個幾個W，中規(guī)

20、模集成電路的功耗也不會超過中規(guī)模集成電路的功耗也不會超過100W。（5）CMOS集成電路的集成度比集成電路的集成度比TTL電路高。電路高。（6）CMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時應(yīng)注電路容易受靜電感應(yīng)而擊穿，在使用和存放時應(yīng)注意靜電屏蔽，焊接時電烙鐵應(yīng)接地良好，尤其是意靜電屏蔽，焊接時電烙鐵應(yīng)接地良好，尤其是CMOS電路多電路多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。其他邏輯門電路：其他邏輯門電路：OC門、門、TSL門、門、TG門門線與：靠線的連接實現(xiàn)線與：靠線的連接實現(xiàn)與與的邏輯功能。普通的邏輯功能。普通TTL輸出端不

21、允許直接相連。輸出端不允許直接相連。CDABYYY21集電極開路門（集電極開路門（OC門）門）三態(tài)與非門（三態(tài)與非門（TSL門）門）電路的輸出有高阻態(tài)、高電平和低電平電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。種狀態(tài)。=0,1,EEABY傳輸門傳輸門TG：傳送模擬信號的模擬開關(guān)傳送模擬信號的模擬開關(guān)2、組合邏輯電路的分析和設(shè)計、組合邏輯電路的分析和設(shè)計分析：分析：已知邏輯電路，通過數(shù)字邏輯的方法，推斷電路的已知邏輯電路，通過數(shù)字邏輯的方法，推斷電路的邏輯功能。邏輯功能。邏輯圖邏輯圖邏輯表邏輯表達式達式（最簡）與（最簡）與或表達式或表達式真值表真值表電路的邏電路的邏輯功能輯功能P192 習題習題

22、4.1.1設(shè)計：設(shè)計：根據(jù)實際邏輯問題（控制要求），設(shè)計出滿足要求根據(jù)實際邏輯問題（控制要求），設(shè)計出滿足要求的最簡的邏輯電路圖。的最簡的邏輯電路圖。真值表真值表電路功電路功能描述能描述邏輯表達式邏輯表達式或卡諾圖或卡諾圖最簡與或最簡與或表達式表達式邏輯變換邏輯變換邏輯電路圖邏輯電路圖P194 習題習題4.2.3 競爭和冒險產(chǎn)生的原因競爭和冒險產(chǎn)生的原因半加器和全加器的設(shè)計半加器和全加器的設(shè)計 3、常用組合邏輯功能器件、常用組合邏輯功能器件實現(xiàn)編碼操作的電路稱為編碼器。實現(xiàn)編碼操作的電路稱為編碼器。編編碼碼器器N個需編碼的信息個需編碼的信息n位二進制碼（位二進制碼（2nN）編碼器編碼器優(yōu)先編碼

23、器優(yōu)先編碼器譯碼器譯碼器把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實現(xiàn)譯碼操作的電路稱為譯碼器。現(xiàn)譯碼操作的電路稱為譯碼器。譯譯碼碼器器n位二進制碼位二進制碼N個譯碼出的信息個譯碼出的信息N 2n二進制譯碼器：二進制譯碼器：74LS138（3/8譯碼器）譯碼器）二二-十進制譯碼器：十進制譯碼器：4/10線線顯示譯碼器：驅(qū)動顯示器件如數(shù)碼管顯示譯碼器：驅(qū)動顯示器件如數(shù)碼管共陰、共陽？共陰、共陽？應(yīng)用：應(yīng)用：實現(xiàn)邏輯函數(shù)（例實現(xiàn)邏輯函數(shù)（例5）、作數(shù)據(jù)分配器、作數(shù)據(jù)分配器3/8譯碼器譯碼器 74LS138 iimY=數(shù)據(jù)選擇器數(shù)據(jù)選擇器按要求從多路輸

24、入中選擇一路輸出。按要求從多路輸入中選擇一路輸出。D0D1D2D2n-1Yn位通道選擇信號位通道選擇信號數(shù)據(jù)選擇器數(shù)據(jù)選擇器用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)集成數(shù)據(jù)選擇器集成數(shù)據(jù)選擇器74151：八選一數(shù)據(jù)選擇器：八選一數(shù)據(jù)選擇器將函數(shù)變換成最小項表達式將函數(shù)變換成最小項表達式根據(jù)最小項表達式確定各根據(jù)最小項表達式確定各數(shù)據(jù)輸入的二元常量數(shù)據(jù)輸入的二元常量70012701210120iiimDAAADAAADAAADY比較器比較器算術(shù)運算電路：加法器算術(shù)運算電路：加法器(數(shù)字電子電路中最基數(shù)字電子電路中最基本的運算電路）本的運算電路）三、時序邏輯電路三、時序邏輯電路時序電路的特

25、點時序電路的特點組合電路存儲電路X1XpY1YmQ1QtW1Wr輸入輸出時序電路在任何時刻的穩(wěn)定輸出，不僅與該時刻的時序電路在任何時刻的穩(wěn)定輸出，不僅與該時刻的輸入信號有關(guān)，而且還與電路原來的狀態(tài)有關(guān)。輸入信號有關(guān)，而且還與電路原來的狀態(tài)有關(guān)。觸發(fā)器是構(gòu)成時序邏輯電路的基本單元。觸發(fā)器是構(gòu)成時序邏輯電路的基本單元。1、鎖存器和觸發(fā)器、鎖存器和觸發(fā)器邏輯功能、觸發(fā)方式邏輯功能、觸發(fā)方式鎖存器：電平觸發(fā)鎖存器：電平觸發(fā)觸發(fā)器：脈沖沿觸發(fā)觸發(fā)器：脈沖沿觸發(fā)觸發(fā)方式：觸發(fā)方式：邊沿觸發(fā)邊沿觸發(fā)主從主從CQQCQQCP上升沿翻轉(zhuǎn)CP下降沿翻轉(zhuǎn)QQCQQCP上升沿翻轉(zhuǎn)CP下降沿翻轉(zhuǎn) 邏輯功能：邏輯功能：R

26、S觸發(fā)器：Qn+1=S+RQn，其約束條件為：RS0JK觸發(fā)器： Qn+1=JQn+KQnD觸發(fā)器： Qn+1=DT觸發(fā)器： Qn+1=TQn+TQnT觸發(fā)器： Qn+1=Qn 觸發(fā)器的邏輯功能可以用真值表、卡諾圖、觸發(fā)器的邏輯功能可以用真值表、卡諾圖、特性方程、狀態(tài)圖和波形圖等特性方程、狀態(tài)圖和波形圖等5種方式來描述。其種方式來描述。其邏輯功能可以相互轉(zhuǎn)換。邏輯功能可以相互轉(zhuǎn)換。置0、置1和保持置0、置1、保持、翻轉(zhuǎn)置0、置1P241 習題習題5.4.6；5.4.8 5.4.9 5.4.10 時序電路邏輯功能的表示方法時序電路邏輯功能的表示方法時序電路的邏輯功能可用邏輯表達式、狀態(tài)表、卡諾圖

27、、狀態(tài)時序電路的邏輯功能可用邏輯表達式、狀態(tài)表、卡諾圖、狀態(tài)圖、時序圖和邏輯圖圖、時序圖和邏輯圖6種方式表示，這些表示方法在本質(zhì)上是相種方式表示，這些表示方法在本質(zhì)上是相同的，可以互相轉(zhuǎn)換。同的，可以互相轉(zhuǎn)換。1）邏輯方程組：）邏輯方程組：特性方程：描述觸發(fā)器邏輯功能的邏輯表達式。特性方程：描述觸發(fā)器邏輯功能的邏輯表達式。驅(qū)動方程驅(qū)動方程：（激勵方程）觸發(fā)器輸入信號的邏輯表達式。：（激勵方程）觸發(fā)器輸入信號的邏輯表達式。時鐘方程：控制時鐘時鐘方程：控制時鐘CP的邏輯表達式。的邏輯表達式。狀態(tài)方程：（次態(tài)方程）次態(tài)輸出的邏輯表達式。狀態(tài)方程：（次態(tài)方程）次態(tài)輸出的邏輯表達式。 驅(qū)動方程代入特性方

28、程得狀態(tài)方程。驅(qū)動方程代入特性方程得狀態(tài)方程。輸出方程：輸出變量的邏輯表達式。輸出方程：輸出變量的邏輯表達式。2、時序電路的分析和設(shè)計方法、時序電路的分析和設(shè)計方法2）狀態(tài)（真值）表：）狀態(tài)（真值）表：表明輸出表明輸出Y、次態(tài)次態(tài)Qn+1與輸入與輸入X、現(xiàn)態(tài)現(xiàn)態(tài)Qn邏輯關(guān)系的表格。邏輯關(guān)系的表格。3）狀態(tài)圖：）狀態(tài)圖：4）時序（波形）圖）時序（波形）圖表明狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的圖形。表明狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的圖形。 時序電路邏輯功能的分類時序電路邏輯功能的分類同步時序同步時序電路中，各個觸發(fā)器的時鐘脈沖電路中，各個觸發(fā)器的時鐘脈沖相同，即電路中有一個統(tǒng)一的時鐘脈

29、沖，相同，即電路中有一個統(tǒng)一的時鐘脈沖，每來一個時鐘脈沖，電路的狀態(tài)只改變一每來一個時鐘脈沖，電路的狀態(tài)只改變一次。次。異步時序異步時序電路中，各個觸發(fā)器的時鐘脈沖電路中，各個觸發(fā)器的時鐘脈沖不同，即電路中沒有統(tǒng)一的時鐘脈沖來控不同，即電路中沒有統(tǒng)一的時鐘脈沖來控制電路狀態(tài)的變化，電路狀態(tài)改變時，電制電路狀態(tài)的變化，電路狀態(tài)改變時，電路中要更新狀態(tài)的觸發(fā)器的翻轉(zhuǎn)有先有后，路中要更新狀態(tài)的觸發(fā)器的翻轉(zhuǎn)有先有后，是異步進行的。在分析時必須注意，觸發(fā)是異步進行的。在分析時必須注意，觸發(fā)器只有在其器只有在其CP端的信號有效時，狀態(tài)才端的信號有效時，狀態(tài)才可能改變，否則狀態(tài)保持不變，因此必須可能改變，否

30、則狀態(tài)保持不變，因此必須確定各確定各CP端是否有觸發(fā)信號作用。端是否有觸發(fā)信號作用。 同步、異步時序邏輯電路的分析方法同步、異步時序邏輯電路的分析方法電路圖電路圖特性方程、特性方程、時鐘方程、時鐘方程、驅(qū)動方程、驅(qū)動方程、輸出方程。輸出方程。狀態(tài)方程狀態(tài)方程狀態(tài)圖狀態(tài)圖判斷電路判斷電路邏輯功能邏輯功能12354狀態(tài)表狀態(tài)表或或時序圖時序圖P319 習題習題6.1.5 6.2.2；6.2.3 6.2.4 6.4.3同步時序電路邏輯電路的設(shè)計方法同步時序電路邏輯電路的設(shè)計方法設(shè)計設(shè)計要求要求原始狀原始狀態(tài)圖態(tài)圖最簡狀最簡狀態(tài)圖態(tài)圖畫電畫電路圖路圖檢查電檢查電路能否路能否自啟動自啟動1246列狀態(tài)真

31、值表、列狀態(tài)真值表、選觸發(fā)器，求時選觸發(fā)器，求時鐘、輸出、狀態(tài)、鐘、輸出、狀態(tài)、驅(qū)動方程驅(qū)動方程5狀態(tài)狀態(tài)分配分配3化簡P319 習題習題6.3.2 6.3.5 存在無效狀態(tài)時存在無效狀態(tài)時3、常用時序邏輯功能器件、常用時序邏輯功能器件計數(shù)器在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。二進制計數(shù)器、非二進制計數(shù)器二進制計數(shù)器、非二進制計數(shù)器加法計數(shù)器、減法計數(shù)器、可逆計數(shù)器加法計數(shù)器、減法計數(shù)器、可逆計數(shù)器同步計數(shù)器、異步計數(shù)器同步計數(shù)器、異步計數(shù)器按按CP脈沖輸入方式：脈沖輸入方式：按計數(shù)規(guī)律：按計數(shù)規(guī)律：按計數(shù)的進制：按計數(shù)的進制

32、：集成計數(shù)器集成計數(shù)器1.集成計數(shù)器：74161、743902.集成計數(shù)器構(gòu)成N進制計數(shù)器CP脈沖引入方式：同步、異步脈沖引入方式：同步、異步計數(shù)模式：計數(shù)模式：清零方式：異步、同步清零方式：異步、同步預置數(shù)方式：異步、同步預置數(shù)方式：異步、同步反饋清零法反饋清零法反饋置數(shù)法反饋置數(shù)法M = S- S+ 1末初用用74LVC161構(gòu)成九進制加計數(shù)器。構(gòu)成九進制加計數(shù)器。 (1) 反饋清零法（異步清零）反饋清零法（異步清零） CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 & CP 74LVC161 1 1 1 0010 0110 0000 0101 01

33、00 0011 0001 1000 0111 1001 Q3Q2Q1Q0 9M= S- S+ 1-1 = 9S異步末初末 (2) 反饋置數(shù)法（同步置數(shù)）反饋置數(shù)法（同步置數(shù)） CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 CP 74LVC161 1 1 1 0010 0110 0000 0101 0100 0011 0001 1000 0111 Q3Q2Q1Q0 8M= S- S+ 1 = 9S同步末初末 CP1 Q0 Q1 Q2 Q3 CP1 CP CP0 74HCT390(個位) Q0 Q1 Q2 Q3 CP0 74HCT390(十位) CR

34、CR & CP1 Q0 Q1 Q2 Q3 CP1 CP CP0 74HCT390(個位) Q0 Q1 Q2 Q3 CP0 74HCT390(十位) CR CR & 寄存器在數(shù)字電路中，用來存放二進制數(shù)據(jù)或代碼的電路稱在數(shù)字電路中，用來存放二進制數(shù)據(jù)或代碼的電路稱為寄存器。為寄存器。寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。一個觸發(fā)器可以存儲一個觸發(fā)器可以存儲1位二進制代碼，存放位二進制代碼，存放n位二進制位二進制代碼的寄存器，需用代碼的寄存器，需用n個觸發(fā)器來構(gòu)成。個觸發(fā)器來構(gòu)成。按照功能的不同，可將寄存器分為基本寄存器和移位按照功能的不同，可

35、將寄存器分為基本寄存器和移位寄存器兩大類?；炯拇嫫髦荒懿⑿兴腿霐?shù)據(jù)，需要寄存器兩大類?；炯拇嫫髦荒懿⑿兴腿霐?shù)據(jù)，需要時也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位時也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣?；?，用途也很廣。單向移位寄存器具有以下主要特點：單向移位寄存器具有以下主要特點：（1）單向移位寄

36、存器中的數(shù)碼，在）單向移位寄存器中的數(shù)碼，在CP脈沖操作下，可以脈沖操作下，可以依次右移或左移。依次右移或左移。（2）n位單向移位寄存器可以寄存位單向移位寄存器可以寄存n位二進制代碼。位二進制代碼。n個個CP脈沖即可完成串行輸入工作，此后可從脈沖即可完成串行輸入工作，此后可從Q0Qn-1端獲得端獲得并行的并行的n位二進制數(shù)碼，再用位二進制數(shù)碼，再用n個個CP脈沖又可實現(xiàn)串行輸脈沖又可實現(xiàn)串行輸出操作。出操作。（3）若串行輸入端狀態(tài)為）若串行輸入端狀態(tài)為0，則，則n個個CP脈沖后，寄存器便脈沖后，寄存器便被清零。被清零。集成雙集成雙向移位向移位寄存器寄存器7474LS194LS194 CPSSR

37、D 01 工作狀態(tài) 0 1 0 0 1 0 1 1 1 0 1 1 1 異步清零 保 持 右 移 左 移 并行輸入 (a) 引腳排列圖 16 15 14 13 12 11 10 9 74LS194 1 2 3 4 5 6 7 8 VCC Q0 Q1 Q2 Q3 CP S1 S0 RD DSR D0 D1 D2 D3 DSL GND S1 S0 DSL 74LS194 Q0 Q1 Q2 Q3 (b) 邏輯功能示意圖 D0 D1 D2 D3 RD CP DSR 四、存儲器和可編程邏輯器件四、存儲器和可編程邏輯器件用來存放數(shù)據(jù)、資料、程序等二進制信息的器件。用來存放數(shù)據(jù)、資料、程序等二進制信息的器件

38、。存取速度：反映存儲器的工作速度。存取速度：反映存儲器的工作速度。存儲容量：字數(shù)位數(shù)（字位）存儲容量：字數(shù)位數(shù)（字位）1024=1K 1024K=1M 1024M=1G存儲器存儲器容量的擴展容量的擴展存儲矩陣地址譯碼器讀/寫控制電路地址碼輸入片選讀/寫控制輸入/輸出由大量存儲單元構(gòu)成的矩陣用以決定訪問哪個字單元用以決定芯片是否工作用以決定對被選中的單元是讀還是寫讀出及寫入數(shù)據(jù)的通道可編程邏輯器件可編程邏輯器件PLD由與陣列和或陣列構(gòu)成，用戶定義和設(shè)置邏輯功能的器件。由與陣列和或陣列構(gòu)成，用戶定義和設(shè)置邏輯功能的器件。PLD器件主要有器件主要有PLA、PAL、GAL 脈沖波形的獲取有兩種方法：利

39、用脈沖信號產(chǎn)生器脈沖波形的獲取有兩種方法：利用脈沖信號產(chǎn)生器直接產(chǎn)生、對已有信號進行變換直接產(chǎn)生、對已有信號進行變換五、脈沖產(chǎn)生與變換電路五、脈沖產(chǎn)生與變換電路基本單元電路：多諧振蕩器基本單元電路：多諧振蕩器 單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器 施密特觸發(fā)器施密特觸發(fā)器 555定時器定時器1、 多諧振蕩器（無穩(wěn)電路）多諧振蕩器（無穩(wěn)電路）能產(chǎn)生矩形脈沖的自激振蕩電路叫做多諧振蕩器。用于產(chǎn)生方波或時鐘信號。Q 石英晶體振蕩電路，頻率穩(wěn)定性高，振蕩頻率石英晶體振蕩電路，頻率穩(wěn)定性高，振蕩頻率由晶體頻率決定由晶體頻率決定單穩(wěn)態(tài)觸發(fā)器具有下列特點：（1）電路有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)。（2）在外來觸發(fā)脈沖作用下，電路由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)。（3）暫穩(wěn)態(tài)是一個不能長久保持的狀態(tài)，經(jīng)過一段時間