模數(shù)轉(zhuǎn)換技術(shù)的分析與應(yīng)用_圖文

1、第7卷,第3期 V01.7.No 3電子與封裝ELECTRONICS&PACKAGING總第47期 2007年3月產(chǎn) 品 應(yīng) 用 與¨l市:;場(chǎng)模數(shù)轉(zhuǎn)換技術(shù)的分析與應(yīng)用蔣 臻1,2(1.上海交通大學(xué)微電子學(xué)院,上海200030;2.聯(lián)合汽車電子有限公司,上海201206摘要:從市場(chǎng)角度入手分析了ADc在電子技術(shù)發(fā)展中的重要性及其特殊性;然后分析ADc不同的 算法組合,如并行比較型、逐次逼近型、積分型、一型、流水線型ADc,詳細(xì)比較各種算法的優(yōu) 缺點(diǎn)及主要用途;最后結(jié)合工藝的發(fā)展,展望了ADC的發(fā)展趨勢(shì)和存在困難。并指出在選用ADC時(shí), 不僅要考慮應(yīng)用的精度、速度等主要指標(biāo),還

2、要考慮輸入信號(hào)的形式、輸入信號(hào)范圍、輸入通道類型和 數(shù)量、工作電源等多種具體功能上的差異。關(guān)鍵詞:ADC;流水線型ADC;逐次逼近型ADc;并行比較ADC中圖分類號(hào):TN79。2文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào):16811070(200703003805Analyzes and Application ofADC 1chnologyANG Zhen(1.7現(xiàn)P coZZege o,Mic,.ogkcf,.onfcs,S.fzang矗af J缸。而ng己協(xié)fV已,百打y,S忍口,29口f 200030,(境f,l以;2.E,nffPdA“fD,nDffvP.酣Pcf,D,zfc-5:yJfP,”s C匆

3、.,L耐.,.妨口ng元di 201206,(玩fn以Abstract:This paper analyzes the importance and particularity of ADC from the market perspectiVe in the development of electronic technology;then a11alyzes the combinations of dif!ferent ADC algorimm,such as nash ADC,SAR ADC,一ADC and pipeline ADC,compares me adVantages and

4、 disadVantages of the alg嘶mm and their uses;finany giVes the prospects of the deVelopment trend and ADC difficulties according to me technical deVelopment.And also coach us consider the key factors not only including precision and rate but also some dif艷rence of signal modality,the input range,input

5、 channeltypes and qualltity,power etc.Key words:一ADC;pipeline ADC;SAR ADC;FLASH ADC1引言隨著電子技術(shù)的迅速發(fā)展以及計(jì)算機(jī)在自動(dòng)檢測(cè)和自動(dòng)控制系統(tǒng)中的廣泛應(yīng)用,利用電子系統(tǒng)處理模擬信號(hào)的情況變得更加普遍。數(shù)字電子計(jì)算機(jī)所處理的都是不連續(xù)的數(shù)字信號(hào),而實(shí)際遇到的大都是連續(xù)的模擬量,模擬量經(jīng)過傳感器轉(zhuǎn)換成電信號(hào)的模擬量后,需經(jīng)過模/數(shù)轉(zhuǎn)換變成數(shù)字信號(hào)后才可輸入到數(shù)字系統(tǒng)中進(jìn)行處理和控制,因而把模擬電量轉(zhuǎn)換成數(shù)字量輸出的接口電路AD轉(zhuǎn)換器是現(xiàn)實(shí)世界中模擬信一38一 收稿日期:20070119號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的橋梁,是電

6、子技術(shù)發(fā)展的關(guān)鍵和 瓶頸所在。目前,ADC正在朝著低功耗、高速、高分 辨率方向發(fā)展。ADC的算法結(jié)構(gòu)有并行、逐次逼近型、 積分型、一型和流水線型ADC,多種類型的ADc 各有其優(yōu)缺點(diǎn)并能滿足不同的具體應(yīng)用要求。低功 耗、高速、高分辨率是新型ADc的發(fā)展方向,同時(shí)ADc 的這一發(fā)展方向?qū)⑦m應(yīng)現(xiàn)代電子技術(shù)的發(fā)展。2ADC的算法分析及比較任何ADc都包括三個(gè)基本功能:抽樣、量化和第7器第3鞠 蔣臻:模數(shù)轉(zhuǎn)換拄術(shù)蒔勢(shì)據(jù)%應(yīng)用編碼。如何實(shí)現(xiàn)選三個(gè)功能,決定了ADc的形式和 性毖。霞時(shí)+A艇的分辯率越高,需要鰉轉(zhuǎn)換時(shí)閹越 長,轉(zhuǎn)換速度就越低,故ADc的分辯率和轉(zhuǎn)換速率兩 者是相互制約的。還墨考慮功耗、體積

7、、便捷縫、多功 麓與計(jì)算橇及通訊闞絡(luò)的兼容性以蝴領(lǐng)域的特殊要 求等問韙,這樣也使得ADlC的結(jié)構(gòu)和分類錯(cuò)綜復(fù)雜。 目前,ADc集成電路主要有以下幾種類型。2.1并行兜較ADe臥SH并行比較ADc是現(xiàn)今速度最快的模,數(shù)轉(zhuǎn)換囂, 采櫸速率在10SPS以上,通常稱為“閃爍式”ADcll川。 它由電阻分垂器、攏較器、緩沖器及編碼器班郭分綴 成。這種結(jié)構(gòu)的AD(:所有位的轉(zhuǎn)換是同時(shí)完成的,其 轉(zhuǎn)換時(shí)間主取決于比較器的開關(guān)速度、編碼器的傳輸 時(shí)聞延遲等。增加輸出代碼對(duì)轉(zhuǎn)換對(duì)闡的影響鞍小, 倦隨著分辨率的提高。需簧高密度的模擬設(shè)計(jì)以實(shí)現(xiàn) 轉(zhuǎn)換所磐需的數(shù)剽疆太的精密分壓電醣積北較器電路。 輸出數(shù)字增加一位,精

8、密電阻數(shù)量就要增加一倍,比 較器也近似增加一倍。例如,辟位的ADC需要2櫛個(gè) 精密電阻和2(掉-1巾并聯(lián)比較器。分壓電阻弼絡(luò) 彼此褶差1個(gè)最低有效位,2n.如雕1所示。耐立數(shù)字輸如圖1FLASHADC的原理框圖閃爍式ADc的分辨率受管芯足虧、過天豹輸A電 容、大整比較器所產(chǎn)生的功率消耗等限制。綞果重復(fù)的 并聯(lián)比較器如糶精度不匹配,還會(huì)造成靜態(tài)誤差,從蕊 艇輸入失漏電篷增大。RASHAc由于托菝器的巫穩(wěn) 壓、編碼氣泡,還會(huì)產(chǎn)生離散的、不精確的輸出,即所 謂的“滅艷碼”。FLAsH A軸0的優(yōu)點(diǎn)跫模,數(shù)轉(zhuǎn)換速 度最離,缺點(diǎn)是分辨率不高、功耗大、戚本高。蠼代發(fā)展的高速ADc電路結(jié)構(gòu)主要采用這種全并

9、行式的ADC,織南寸二功率翱體積的限制,采用此方法 翹造高分辨率FLASH ADc是不現(xiàn)實(shí)的。由兩個(gè)較低分辨率的閼爍式ADc構(gòu)成較高分辨率的半閃爍式ADc 或分級(jí)燮ADC是警今世界制造高速ADC的主要方 式。圖2所示是一個(gè)8位的兩級(jí)并行半閃爍斌ADc的 原理框圖。其轉(zhuǎn)換過程分為兩攝第一步是耀化量袍。 先用并行方式進(jìn)行嵩4位的轉(zhuǎn)換,作為轉(zhuǎn)換后的高4位輸出,同時(shí)再把數(shù)字輸出進(jìn)行D,A轉(zhuǎn)換?；謴?fù)成 模擬電攫。圈2半閃爍型ADC豹框圖第二步是進(jìn)一步細(xì)化量化。把原輸入電壓與D, A轉(zhuǎn)換囂輸出的模擬電壓捆減,其差值再進(jìn)輯低4位 的A,D轉(zhuǎn)換。然焉將上述兩級(jí)A,D轉(zhuǎn)換器的數(shù)字輸 出并聯(lián)后攆為總的輸出。犧牲轉(zhuǎn)

10、換速度,健解決了分 辨章程高和元件數(shù)耳捌增的矛鏖?，F(xiàn)代高速ADc與 普通ADc襁比的主要特點(diǎn)是:單電源性撓;將基準(zhǔn) 電源、采樣保持器翱增益放大器集成在一塊芯片上, 集成度菇采用標(biāo)準(zhǔn)的cMOs工藝開發(fā)各種價(jià)格的低 功耗ADC。2.2逐次逼近型(SARADCsAR艇c是瘟用非常廣泛韻樓,數(shù)轉(zhuǎn)換方法,它 庸比較器、D,A轉(zhuǎn)換器、比較寄存器SAR、時(shí)鐘發(fā) 生器以及控錨邏輯電路組成,將采樣輸人信號(hào)與已知 電攥不斷進(jìn)行比較,然后轉(zhuǎn)換戚二進(jìn)剌數(shù)瞪一】。其原 理圖如圖3所示,首先將DAc的最高有效靛MsB保 存到sAR,接著將該值對(duì)應(yīng)的電廉與輸入電壓進(jìn)行比 較。比較囂輸出被艇饋到DAc,辯在一次比較前對(duì)其 進(jìn)

11、行修正。在邏輯控制電路和時(shí)鐘驅(qū)動(dòng)下,SAR不斷 進(jìn)行比較和移位操作,直到完成LsB的轉(zhuǎn)換,此時(shí)所 產(chǎn)生豹妃輸出遙避輸A電壓的±l堪§B。當(dāng)每一位 都確定后,轉(zhuǎn)換結(jié)果被鎖存到sAR并作為ADc輸出。模擬轅凡黼3逐次逼近型ADC的原理框罔,39。第7卷第3期 電子與封裝積分型ADC又稱為雙斜率或多斜率ADC,是應(yīng) 用比較廣泛的一類轉(zhuǎn)換器。它是通過兩次積分將輸入 的模擬電壓轉(zhuǎn)換成與其平均值成正比的時(shí)間間隔哺】。 在此時(shí)間間隔內(nèi)利用計(jì)數(shù)器對(duì)時(shí)鐘脈沖進(jìn)行計(jì)數(shù),從 而實(shí)現(xiàn)A/D轉(zhuǎn)換。其原理圖如圖4所示。其工作分為 兩個(gè)階段,第一階段為采樣期;第二階段為比較期。通 過兩次積分和計(jì)數(shù)器的計(jì)

12、數(shù)可以得到模擬信號(hào)的數(shù)字值 D=2ny,/K,其中n為計(jì)數(shù)器的位數(shù),y。為輸入電壓 在固定時(shí)問間隔內(nèi)的平均值。積分型ADc兩次積分的時(shí)間都是利用同一個(gè)時(shí)鐘 發(fā)生器和計(jì)數(shù)器來確定,因此所得到的D表達(dá)式與時(shí) 鐘頻率無關(guān),其轉(zhuǎn)換精度只取決于參考電壓K。由于 輸入端是采用積分器,對(duì)交流噪聲的干擾有很強(qiáng)的抑制 能力。若把積分器定時(shí)積分的時(shí)問取為工頻信號(hào)的整數(shù) 倍,可把由工頻噪聲引起的誤差減小到最小,從而有效 地抑制電網(wǎng)的工頻干擾。這類ADc主要應(yīng)用于低速、 精密測(cè)量等領(lǐng)域,如數(shù)字電壓表。其優(yōu)點(diǎn)是分辨率高, 可達(dá)22位;功耗低、成本低。缺點(diǎn)是:轉(zhuǎn)換速率 低,轉(zhuǎn)換速率在12位時(shí)為100sPs300sPs。圖

13、4積分型ADC的框圖2.4一型ADC一型ADc不是直接根據(jù)抽樣第一個(gè)樣值的大 小進(jìn)行量化編碼,是由前一量值與后一量值的差值即 所謂的增量的大小來進(jìn)行量化編碼。它是根據(jù)信號(hào)波 形的包絡(luò)線進(jìn)行量化編碼的阻101。型ADC是 由模擬一調(diào)制器和數(shù)字抽取濾波器兩部分組成, 如圖5所示。調(diào)制器以極高的抽樣頻率對(duì)輸入模擬信號(hào)進(jìn) 行抽樣,并對(duì)兩個(gè)抽樣之間的差值進(jìn)行低位量化,從而 得到用低位數(shù)碼表示的數(shù)字信號(hào)即一碼;然后將這 .40一種-碼送給第二部分的數(shù)字抽取濾波器進(jìn)行抽取濾 波,從而得到高分辨率的線性脈沖編碼調(diào)制的數(shù)字信 號(hào)。因此抽取濾波器實(shí)際上相當(dāng)于一個(gè)碼型變換器。由 于-具有極高的抽樣速率,通常比奈奎斯

14、特抽樣頻 率高出許多倍,因此-轉(zhuǎn)換器又稱為過抽樣A巾轉(zhuǎn) 換器。-ADC采用了極低位的量化器,從而避免 了制造高位轉(zhuǎn)換器和高精度電阻網(wǎng)絡(luò)的困難;采用了 一調(diào)制技術(shù)和數(shù)字抽取濾波,可以獲得極高的分辨 率;不需要采樣保持電路,這就使得采樣系統(tǒng)的構(gòu)成大 為簡化。這種增量調(diào)制型ADC實(shí)際上是以高速抽樣率 來換取高位量化,即以速度來換精度。近年來,采用高 分辨率的一型ADC頗為流行,優(yōu)點(diǎn)是在一片混合 信號(hào)CMOS大規(guī)模集成電路上實(shí)現(xiàn)了ADC與數(shù)字信號(hào) 處理技術(shù)的結(jié)合;分辨率高達(dá)24位,比積分型ADc的 轉(zhuǎn)換速率高;采用混合信號(hào)cMOS工藝,可實(shí)現(xiàn)低價(jià) 格、高分辨率的數(shù)據(jù)采集和數(shù)字信號(hào)處理;采用高倍 頻過采

15、樣技術(shù),降低了對(duì)傳感器信號(hào)進(jìn)行濾波的要求。 缺點(diǎn):當(dāng)高速轉(zhuǎn)換時(shí),需要高階調(diào)制器,在轉(zhuǎn)換速率相 同的條件下,比積分型和逐次逼近型ADC的功耗高。 目前,-型ADc分為四類:高速類、調(diào)制解調(diào)器 類、編碼器類和傳感器低頻測(cè)量ADc。事筠 匕剖 b2kdL羔-壘型塑劍墨一j圖5一型ADc結(jié)構(gòu)2.5流水線型(PipelineADCPipeliIleADC是由若干級(jí)級(jí)聯(lián)電路組成,每級(jí)都包 括采樣/保持放大器、低分辨率的mC和DAc以及求 和電路,其中求和電路還包括可提供增益的級(jí)問放大器。 快速精確的n位轉(zhuǎn)換器分成兩段以上的子區(qū)(流水線 來完成”卜”1。首級(jí)電路的采樣/保持器對(duì)輸入信號(hào)取樣 后先由一個(gè)m位分

16、辨率粗A仍轉(zhuǎn)換器對(duì)輸入進(jìn)行量化, 接著用一個(gè)至少n位精度的乘積型數(shù)模轉(zhuǎn)換器 (MDAc產(chǎn)生一個(gè)對(duì)應(yīng)于量化結(jié)果的模/擬電平并送 至求和電路,求和電路從輸入信號(hào)中扣除此模擬電平。 并將差值精確放大某一固定增益后關(guān)交下一級(jí)電路處第7卷第3期 蔣臻:模數(shù)轉(zhuǎn)換技術(shù)的分析與應(yīng)用理。經(jīng)過各級(jí)這樣的處理后,最后由一個(gè)較高精度的K位細(xì)A/D轉(zhuǎn)換器對(duì)殘余信號(hào)進(jìn)行轉(zhuǎn)換。將上述各級(jí)粗、細(xì)A仍的輸出組合起來即構(gòu)成高精度的,l位輸出。圖6所示為一個(gè)14位3級(jí)流水線型ADC的原理圖,圖7所示為每級(jí)內(nèi)部結(jié)構(gòu)圖。流水線ADc不但簡化了電路設(shè)計(jì),還具有如下優(yōu)點(diǎn):每一級(jí)的冗余位優(yōu)化了重疊誤差的糾正,具有良好的線性和低失調(diào);每一級(jí)具

17、有獨(dú)立的采樣/保持放大器,前一級(jí)電路的采樣,保持可以釋放出來用于處理下一次采樣,提高了信號(hào)的處理速度,典型的為100n8;功率消耗低,比較器進(jìn)入亞模擬AD%c穩(wěn)態(tài),從根本上消除了火花碼和氣泡,從而大大減少了 ADC的誤差;多級(jí)轉(zhuǎn)換提高了ADC的分辨率。缺點(diǎn):復(fù)雜的基準(zhǔn)電路和偏置結(jié)梅;輸入信號(hào)必須穿過數(shù)級(jí) 電路造成流水延遲;同步所有輸出需要嚴(yán)格的鎖存定 時(shí);對(duì)工藝缺陷敏感,對(duì)印刷線路板更為敏感,影響增 益的線性、失調(diào)及其他參數(shù)。Pipeli鵬mC結(jié)構(gòu)應(yīng)用于 對(duì)nm和SFDR及其他頻域特性要求較高的通訊系統(tǒng), 對(duì)噪聲、帶寬和瞬態(tài)相應(yīng)速度等時(shí)域特性要求較高的 ccD成像系統(tǒng),對(duì)時(shí)域和頻域參數(shù)都要求較

18、高的數(shù)據(jù) 采集系統(tǒng)。ADC3S數(shù)值校正邏輯GND DMID OVR DAY D13D12DU D10D9D8D7D6D5D4D3D2Dl DOUSB LSBAD6645功能框圖圖614位3級(jí)流水線的原理圖圖7流水線ADc每級(jí)內(nèi)部結(jié)構(gòu)圖3ADc的發(fā)展趨勢(shì)和存在的困難 器 下一級(jí)隨著數(shù)字技術(shù)的發(fā)展,ADC正朝著低功耗高速、 高分辨率的方向發(fā)展,還要考慮功耗、體積、便捷 多功能、與計(jì)算機(jī)及通信網(wǎng)絡(luò)的兼容性。隨著ADC應(yīng) 用領(lǐng)域不斷拓寬,如多媒體、通訊、自動(dòng)化、儀器 儀表等領(lǐng)域。對(duì)不同領(lǐng)域的不同要求,如接口、電 源、通道、內(nèi)部配置的要求,每一類ADC都有相應(yīng) 的優(yōu)化設(shè)計(jì)方法。不僅要考慮到ADC自身的工

19、藝和電 路結(jié)構(gòu),還需考慮到ADc的外圍電路,如信號(hào)調(diào)理 電路等模擬電路的設(shè)計(jì)。用單電源、低功耗條件來設(shè)計(jì)ADC時(shí),需要解 決單電源的輸入和輸出的動(dòng)態(tài)范圍問題,采用超高速 補(bǔ)償雙極性(XFCB工藝制造的電流反饋運(yùn)算放大 器;還需解決低噪聲低溫漂基準(zhǔn)電壓問題,采用外加 離子注入場(chǎng)效應(yīng)管(xFET基準(zhǔn)源的方法;滿足低 功耗的要求,采用節(jié)能工作方式(Power Down; 為設(shè)計(jì)出微型ADc,可采用減小體積的2線或2線制 兼容的串行接口;為減小信號(hào)源到整個(gè)AD轉(zhuǎn)換器的模 擬信號(hào)通路的誤差,采用自校準(zhǔn)技術(shù)糾正誤差等等。 這些技術(shù)不斷完善和改進(jìn)現(xiàn)有ADc的速度和精度,同 時(shí)也成為現(xiàn)代ADc新補(bǔ)充的特點(diǎn)和發(fā)

20、展方向。傳統(tǒng)方 式的ADC,如逐次逼近型、積分型、壓頻變換型等, 主要應(yīng)用于中速或較低速、中等精度的數(shù)據(jù)采集和智能 儀器中。全并行基礎(chǔ)上發(fā)展起來的分級(jí)型和流水線型 ADc主要應(yīng)用于高速情況下的瞬態(tài)信號(hào)處理、快速波 形存儲(chǔ)與記錄、高速數(shù)據(jù)采集、視頻信號(hào)量化及高速數(shù) 字通訊技術(shù)等領(lǐng)域。采用脈動(dòng)型和折疊型等結(jié)構(gòu)的高速 ADC,可應(yīng)用于廣播衛(wèi)星中的基帶等方面。這些高速 ADC,今后的發(fā)展方向是在現(xiàn)有高速基礎(chǔ)上盡可能提 高其分辨率,以滿足兼顧高速、高精度的發(fā)展方向。20世紀(jì)90年代以來獲得快速發(fā)展的一型ADc利用高 抽樣率和數(shù)字信號(hào)處理技術(shù),將抽樣、量化、數(shù)字信號(hào) 一4】.冀 C C 型阱笫7卷第3勰

21、電子與辯裝處理融為一體,從晡獲得了高精度的ADc,目前可達(dá) 24位,應(yīng)用J:高精度數(shù)據(jù)采集特別是數(shù)字音響系統(tǒng)、 多媒體、地震勘探儀器、聲納等電子測(cè)量領(lǐng)域。自 電子管姻轉(zhuǎn)換器面世以來,經(jīng)歷了分立半導(dǎo)體、集 成電路數(shù)據(jù)轉(zhuǎn)換器的發(fā)展歷程。在集成技術(shù)中,叉發(fā) 展了模塊、混合和單片機(jī)集成數(shù)據(jù)轉(zhuǎn)換器技術(shù)。 l:藝主要有雙極工藝、CMQS工藝以及BiCMOS 工藝。模塊、混合和單片集成轉(zhuǎn)換器齊頭發(fā)展,互 相發(fā)揮優(yōu)勢(shì),互相彌補(bǔ)不足,開發(fā)了通用不同應(yīng)用要 求的和D值轉(zhuǎn)換器。A,D和丑l,A轉(zhuǎn)換器的主婪發(fā) 展趨勢(shì)是單片集成以硅為主導(dǎo)發(fā)展技術(shù),并加速以硅 為基礎(chǔ)的異質(zhì)結(jié)技術(shù)的發(fā)展;混合和模塊集成A,D和 可A轉(zhuǎn)換器

22、是軍事,航天系統(tǒng)的主導(dǎo)產(chǎn)品,將與硅芯片 技術(shù)并行發(fā)展,而且需建立在先進(jìn)的芯片技術(shù)基礎(chǔ)之 上;低電源、低功耗、高速、高精度肋和D,A轉(zhuǎn)換器 是主導(dǎo)發(fā)展產(chǎn)品,其中16位100MHz。200M及8。lo 位lOGHz的高性能刖D轉(zhuǎn)換器是新一代先進(jìn)雷達(dá)、電 子戰(zhàn)和通訊電子系統(tǒng)的關(guān)鍵器件之一,它們是重點(diǎn)發(fā) 展目標(biāo);目前已有工藝技術(shù)能滿足目標(biāo)產(chǎn)品的制作, 如I化合物半導(dǎo)體異質(zhì)結(jié)技術(shù),其晶體管的,已大 于100GHz;雙極(特別是異質(zhì)結(jié)雙極、cMos、 BicMOs將并行發(fā)展,加工尺寸已發(fā)展封亞微米、深 亞微米,將繼續(xù)向深度發(fā)展。近年來,D和D,A轉(zhuǎn)換 器的市場(chǎng)呈穩(wěn)步增長的發(fā)展趨勢(shì),它們?cè)诂F(xiàn)代軍用和民 用電

23、子系統(tǒng)中均顯示出其重要地位。4結(jié)淪不論是傳統(tǒng)型ADc還是發(fā)展起來的ADc都宵各自 的優(yōu)缺點(diǎn)和適應(yīng)場(chǎng)合。在選用ADc時(shí),不僅要考慮 應(yīng)用盼精度、遂度等主要指標(biāo).還要考慮輸入信號(hào)的 形式(單端或差動(dòng)輸人、輸入信號(hào)范同、輸人通 道類型和數(shù)量、工作電源、內(nèi)部基準(zhǔn)、激勵(lì)源等多 種其體功能上的差異,這些在選捌一t都是認(rèn)真考慮 的?，F(xiàn)代ADC制造商為用戶應(yīng)用考慮的越來越多,用 戶在方案設(shè)計(jì)時(shí)一定要在器件選碰土下一些功夫,針 對(duì)實(shí)際應(yīng)用的:艮濰要求盡量做到選型合彈,這樣往往 可以簡化設(shè)計(jì)、降低成本、提高性價(jià)比。參考文獻(xiàn):f 1J.Doembe耀,p Gray,D.Hodges.A 10山it 5一M sa工I

24、lpI“s CMos慚小stcp Hash AM臥坦髓J,S以d-stCifc堪毽 1989,2(4:241249.42.12joe Spalding,DeclaIl Dalton.A 200M s卸1ples,s 6b Flash ADC ln O.6斗m CMOS【A】.ISSeC Dig.Rch.Papers1996. 3MichaeJ Choi,Asad A.Ab坦i.A 6小1-3一G sample,s A,D C棚M:mr in 035拉m CMOS啊,強(qiáng)E J。Sond.S掘忙Cifcujsl 200l,(36:l 847一l 858.4hter c.s.,schollens,M

25、aartenme窯【|A 6-b 1.6一G sample,s I礓ash ADC in O.18扯nCMOS using aefaging “xmin8丘onfJ】.IEl立E j,So】idSfate Circuis,200237. 1599一1609.53s.Mozapo峙E.Lee.A l-V 8南it succesiVe appfoxi-maiion ADC j玎sta贈(zèng)am CMOS process.EE J.S01id State Circuits,2000,35(4:642-646.6G.Promitzer。12一b LowPower Fully Differential S誦曲cdCapacitor No啪alibra咖g SuessiVe Approxima don越C wim 1MS,s【那.EE J.SolidState Circuits200l, 36f 7ll 138一l 143,7F.KuttneL A 1.2一V lo-b 20-M sam