南華大學數字邏輯4個實驗

1、實驗半加器、全加器構成及測試1. 掌握組合邏輯電路的分析和設計方法2. 了解半加器、全加器的實現方法。3. 掌握半加器、全加器的功能。二.實驗所用器件和儀表1.二輸入四異或門 74LS861片2.二輸入四與非門 74LS001片3.74LS20、 74LS04各1片4.74LS138譯碼器1片5.74LS153選擇器1片6.數字邏輯實驗箱1臺三.實驗內容1.2.3.4.半加器設計及功能驗證。全加器設計及功能驗證。由譯碼器構成的全加器設計及功能驗證 由選擇器構成的全加器設計及功能驗證四.實驗提示1.對與非門而言，如果一個與非門中的一條或幾條輸入引腳不被使用，則需將它們接高電 平；如果一個與門不被

2、使用，則需將此與門的至少一條輸入引腳接低電平。2.半加器：S =A*B +A*B =ABCo =A*B =(A*B)3.全加器S =A *8 Ci+A B Ci+A *8 Ci + A*B yi BCi =送 m(1,2,4,7)Co =A B +A*Ci +B Ci =(A B) C + A B =(A B) C)m(3,5,6,7)五.實驗接線圖、真值表和邏輯表達式1.實驗內容1表7-1半加器真值表根據半加器的功能得出半加器的真值表，如表7-1根據半加器的真值表，得出半加器的邏輯表達式。S = A B +A B = A BCo =A*B =(A*B)輸入輸出ABSC000001101010

3、1101所示。根據半加器的邏輯表達式，繪出半加器的邏輯圖如圖7-1所示。按圖7-1接線，驗證半加器的功能。(4)圖7-1是用1片74LS86和1片74LS00及1片六反相器74LS04組成的半加器接線圖。 圖中K1、K2是電平開關輸出，L1、L2是電平指示燈。2.實驗內容2(1)根據全加器的功能得出全加器的真值表，如表7-2所示。表7-2全加器真值表輸入輸出ABCiSCo0000000110010100110110010101011100111111(2)根據全加器的真值表，得出全加器的邏輯表達式。S =A B Ci +A B Ci + A B Ci + A*B Ci =A B過Ci m(1,

4、2,4,7)根據全加器的邏輯表達式，繪出全加器的邏輯圖如圖7-2所示。Co =A B +A*Ci +B Ci =(A B) C + A B =(A B) C) ABm(3,5,6,7)SCo圖7-2(4)按圖7-2接線，驗證全加器的功能。圖中A B Ci接電平開關輸出 K1、K2、K3, S、Co接電平指示燈 L1、L2。3.根據全加器的邏輯表達式，可得由譯碼器實現全加器的接線圖如圖7-3所示。S =送 m(1,2,4,7) =m1 mZ m4 m7Co =S m(3,5,6,7) =m3 m5 *16 m?1 U2A圖中A、B、Ci接電平開關輸出K1、圖7-3K2、K3，S、Co接電平指示燈

5、 L1、L2。4.根據全加器的真值表，可得由選擇器實現全加器的接線圖如圖7-4所示。輸入輸出ABCiSCo0000l0A=Ci0I0A=0001100101I1A =Ci 0I1A =Ci011011001I2A =Ci 0I2A =Ci表7-3全加器真值表101011100I3A =Ci1I3A =111111U2A274LS0 4Ci- 1U1aA.6543lOAI1A12A13AZAEA1 101 1 1213I0BI1BI2BI2C EBZB9 CoVCC505174LS153圖7-4圖中A、B、Ci接電平開關輸出 K1、K2、K3 , S、Co接電平指示燈 L1、L2。實驗二數據選擇

6、器和譯碼器1. 熟悉數據選擇器的邏輯功能。2熟悉譯碼器的邏輯功能。.實驗所用器件和儀表1.2.3.4.1.雙4選1數據選擇器74LS1533-8線譯碼器74LS1388輸入與非門74LS30示波器數字邏輯實驗箱片 片 片 臺臺三.實驗內容1測試74LS153中一個4選1數據選擇器的邏輯功能。4個數據輸入引腳 IOA、I1A、I2A、I3A分別接實驗臺上的 5MHz 1MHz 500KHz 100KHz 脈沖源。變化數據選擇引腳SO、S1和使能引腳EA的電平，產生8種不同的組合。觀察每種組合下數據選擇器的輸出波形。2. 測試74LS138中3-8譯碼器的邏輯功能。8個譯碼輸出引腳 Y0-Y7接電

7、平指示燈。改變引腳K1-K6的電平，產生64種組合。觀察并記錄指示燈的顯示狀態(tài)。3. 分別用選擇器 74LS153和譯碼器74LS138實現邏輯函數 F=AB+C。四.實驗接線圖及實驗結果1. 74LS153實驗接線圖和 74LS153真值表LI L74LS1531 MHZ5E00KHZ413KI61012A A A A0 123A7-CCBCQ122-BT1 T1 T101K2W3圖5-1 74LS153實驗接線圖 圖5-1中，K1、K2、K3是電平開關輸出。表5-1 74LS153真值表輸入選擇數據輸入選通輸出S1S0I0AI1AI2AI3AEAZAXXXXXXHLLLLXXXLLLLHX

8、XXLHLHXLXXLLLHXHXXLHHLXXLXLLHLXXHXLHHHXXXLLLHHXXXHLH2. 74LS138實驗接線圖和 74LS138真值表K1K2K3K4K5K6AY0BY1CY2Y3Y4E1Y5E2Y6E3Y77 4LS1 38U11 5 L0 L1r 1 L2 L3 ?L410 L5L6 L71圖5-2 74LS138實驗接線圖表5-2 74LS138真值表輸入輸出允許選擇E1E2E3ABCY0Y1Y2Y3Y4Y5Y6Y7HXXXXXHHHHHHHHXHXXXXHHHHHHHHXXLXXXHHHHHHHHLLHLLLLHHHHHHHLLHLLHHLHHHHHHLLHLH

9、LHHLHHHHHLLHLHHHHHLHHHHLLHHLLHHHHLHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHHHHHHHHL圖5-2中，K1-K6是電平開關輸出，L0-L7是電平指示燈。E為高電平時，禁止A 決定，10、I1、I2、E2為高電平或E3為3. 74LS138和74LS153中，引腳 E用于控制輸出。在 74LS153中，當 輸出，輸出為低電平；當 E為低電平時，允許輸出，由數據選擇端 BZ。在74LS138中，當E1為高電平或Y0-Y7為高電平；當E1為低電平且E2為低電平且E3為高CB、A 決定，輸出丫0、丫1、丫2、丫3、Y4丫5、丫6、Y7

10、I3中的哪路數據送往數據輸出端 低電平時，禁止輸出，所有輸出 電平時，允許輸出，由數據選擇端 中的哪路數據為低電平。4. 分別用選擇器 74LS153和譯碼器74LS138實現邏輯函數 F=AB C。函數F的真值表如 表 5-3。表5-3ABCF0000I0A=C00110100I1A =C01111001I2A =110111100IO A c1111I3A =C74LS138實現邏輯函數的電路圖如通過表5-3可得到分別用選擇器74LS153和譯碼器圖5-3。按圖5-3連線，驗證線路的正確性。7F(L1)9U1U2AY0BY1CY2Y3Y4E1Y5E2Y6E3Y774LS138A(K3)B(

11、K2) 2C(K1)31274LS30實驗三寄存器實驗目的1掌握中規(guī)模4位雙向移位寄存器邏輯功能及使用方法。2.熟悉移位寄存器的應用，如實現數據的串、并行轉換和構成環(huán)形計數器等。實驗設備與器件1 .示波器2. 74LS0O 74LS303. 74LS1944數字邏輯實驗箱1臺各1片2片1臺實驗內容移位寄存器用途很廣，可構成移位寄存器型計數器、順序脈沖發(fā)生器、串行累加器、串/并轉換和并/串轉換等。本實驗研究移位寄存器用做環(huán)形計數器和數據的串、并行轉換。 主要完成以下內容：1參照74LS194的邏輯功能表逐項測試 74LS194的邏輯功能，觀察寄存器狀態(tài)變化所對應 的脈沖邊沿。2實現數據的串/并和

12、并/串轉換(1)并串轉換按圖12-4接線，進行右移并行輸入一一串行輸出實驗， 移方式實現并行輸入、串行輸出。自擬表格記錄之。 串并轉換按圖12-3接線，進行右移串行輸入一一并行輸出實驗， 式實現串行輸入、并行輸出。自擬表格記錄之。3環(huán)形計數器自擬實驗線路，用并行送數法預置寄存器為某組二進 制數碼(如1110)，然后進行循環(huán)右移操作，觀察寄存器輸 出端狀態(tài)的變化，列表逐項進行測試。并行輸入的數碼自定。再用左串入的數碼自定。再用左移方四.實驗原理、實驗提示及實驗接線圖1. 74LS194功能測試-DSR-P0Q0-P1Q1P2Q2-P3Q3DSL卜CLKS0S1MRU?7 4LS1 9412102

13、7151412移位寄存器是一個具有移位功能的寄存器，寄存器中 所存的代碼能夠在移位脈沖的作用下依次左移或右移。既 能左移又能右移的稱為雙向移位寄存器，改變左、右移的 控制信號便可實現雙向移位。根據移位寄存器存取信息的 方式不同分為：串入串出、串入并出、并入串出、并入并出幾種形式。本實驗選用的4位雙向通用移位寄存器74LS194或40194,兩者功能相同，可互換使用。74LS194的邏輯符號及引腳如圖 12-1所示，功能表如表表 12-1所示。表12-1 74LS194邏輯功能表圖12-1 74LS194的邏輯符號功能I輸入輸出MR*S1 S0CLKDSRDSLPnQ0Q1Q2Q3復位0X XX

14、XXX0000預置11 1TXXPnPOP1P2P3右移10 1TDSRXXDSRQ0Q1Q2左移11 0TXDSLXQ1Q2Q3DSL保持10 0XXXXQ0Q1Q2Q3P3是并行數據輸入端； Q0 Q1、Q2、Q3是并行數據輸出端； DSR是右移 DSL是左移串行數據輸入端：sO、s1是工作模式控制端； MR是直接無條K12K23K34K45K56K67AK111K79K810K9-0DSRP0Q0P1Q1P2Q2P3Q3DSLbCLK SO，S1MR15L114L213L312L4P0、P1、P2、串行數據輸入端； 件清零（復位）端；CLK是時鐘脈沖輸入端。74LSI94有并行送數寄存、

15、右移（方向由Q0至Q3）、左移（方向由Q3至Q0）、保持及清零等五種不同工作模式。S1、S0和MR端的控制作用及邏輯功能見表12-1所示。按圖12-2接線，并參照74LS194的邏輯功能表逐項測試 74LS194的邏輯功能，觀察寄 存器狀態(tài)變化所對應的脈沖邊沿。U112-3電路中SO端接高電平“ I” Q7（第2片的Q3）是轉換結束標志。 當 Q7= 0 時，S1= 1，有 S1S0= II 輸出數據。74LS194圖12-2 74LS194的邏輯功能測試2. 實現數據串、并行轉換（1）串行/并行轉換器 串行/并行轉換是指將串行輸入的數據，經轉換電路后變換成并行數據輸出。圖 所示電路是用兩片

16、74LSI94雙向移位寄存器組成的 7位串行/并行數據轉換電路。S1受Q7控制，兩片寄存器連接成串行輸入右移工作模式。 當Q7=1時，S1為0, S1S0= 01使電路處于右移工作方式, ，表示串行送數結束，標志著串行輸入數據己轉換成并行00 0 0 0 0 0 0 0清010 1 1 1 1 1 1 1預置2d0 01 1 1 1 1 1右移操作7次3d1 d0 0 1 1 1 1 14d2 d1 d0 0 1 1 1 15d3 d2 d1 d0 0 1 1 16d4 d3 d2 d1 d0 0 1 17d5 d4 d3 d2 d1 d0 018d6 d5 d4 d3 d2 d1 d0 09

17、0 1 1 1 1 1 1 1預置說明CLKQ0 Q1 Q2 Q3 Q4 Q5 Q6 Q7K1234567.DSRP0Q0P1Q1P2Q2P3Q3DSLCLKS0S1MrU111101TZ4LS1 94AK1K2DSRP0Q0P1Q1P2Q2.P3Q3DSLbCLKS0S1MRU291074LS1 94VCC圖 12-3 7 串行/并行轉換的具體過程如下： 轉換開始前MR端加低電平，使片 執(zhí)行并行輸入工作方式。當第一個 0IIIIIII1514131 215141312L1L?OL4L5L6L7U3A74LS0 0位串行/并行數據轉換電路(1)和片兩寄存器被清0，此時S1S0= 11,寄存器

18、CLK脈沖到來后，寄存器的輸出狀態(tài)，與此同時S1S0變?yōu)?1,轉換電路變?yōu)閳?zhí)行串入右移工作方式，片(1)的DIR端加入。隨著 CLK脈沖的依次加入，輸出狀態(tài)的變化如表表 12-2Q0- Q7被預置為 串行輸入數據由12-2所示。由表12-2可見，右移操作七次之后，Q7變?yōu)?, S1S0變?yōu)?1,說明串行輸入結束。這時，串行輸入的數據已經轉換成了并行數據，從Q0- Q6端輸出。(2)并行串行轉換器7位并行/串行并行/串行轉換器是指并行輸入的數據經轉換電路后，轉換成串行輸出。 轉換器電路如圖12-4所示。圖12-4 7位并行/串行數據轉換電路。并行/串行轉換器電路中的寄存器清0后，當啟動轉換負脈沖

19、到來時，由于方式控制S1S0=11,轉換電路執(zhí)行并行輸入操作。當第一個 態(tài)被預置為D0DID2D3D4D5D6D并行輸入數據存入寄存器，同時使得門 輸出為0, S1S0變?yōu)?I，轉換電路開始執(zhí)行右移串行操作，隨著 出狀態(tài)依次右移，待右移操作七次后， G2輸出為高電平1 , S1S0變?yōu)?1,CLK 脈沖到來后，Q0Q1Q2Q3Q4Q5Q6的犬 G1輸出為1，門G2CLK脈沖的依次加入，輸 Q0-Q6的狀態(tài)都為高電平I，門G1輸出為低電平， 表示并/串轉換結束。3. 環(huán)形計數器把移位寄存器的末級觸發(fā)器的例如，把74LS194的輸出端Q3與右移串行輸入端 DSR相連接，并將工作模式控制端 接O 1

20、電平，如圖12-5所示，就構成4位環(huán)形計數器。設初始狀態(tài)Q輸出反饋到它的串行輸入端，就可以構成環(huán)形計數器。S1, S0Q0Q1Q2Q3=10Q0 則在因此也可作為順序時鐘脈沖作用下 Q0Q1Q2Q的狀態(tài)變化如圖12-6所示，可見它是一個模值為 4的計數器。圖 12-5所示電路的各個輸出端的輸出波形是在時間上有先后順序的脈沖， 脈沖發(fā)生器。圖 12-5圖 12-6如果將輸出Q0與左移串行輸入端 DSL相連接，工作模式控制端 S1, SO接1、0電平, 可得到左移工作狀態(tài)下的環(huán)形計數器電路。實驗四觸發(fā)JK觸發(fā)器的工作原理。D觸發(fā)器、JK觸發(fā)器。1 .掌握RS觸發(fā)器、D觸發(fā)器、2. 學會正確使用 R

21、S觸發(fā)器、.實驗所用器件和儀表四2輸入正與非門74LS00雙D觸發(fā)器74LS74、雙JK觸發(fā)器74LS73雙JK觸發(fā)器74LS73數字邏輯實驗箱三.實驗內容1用74LS00構成一個RS觸發(fā)器。/R、/S端接電平開關輸出， 變/R、/S的電平，觀察并記錄 Q /Q的值。2.雙D觸發(fā)器74LS74中一個觸發(fā)器功能測試。(1 )將CD(復位)、SD (置位)引腳接實驗臺電平開關輸出， 變CD SD的電平，觀察并記錄 Q /Q的值。(2 )在(1)的基礎上，；置CD SD引腳為高電平，(時鐘)引腳接單脈沖。在的值，記錄下來。(3 )在(1)的基礎上，將器同時觀察D端和CLK端,Q /Q端接電平指示燈。

22、Q /Q引腳接電平指示燈,D (數據)引腳接電平開關輸出,D為高電平和低電平的情況，分別按單脈沖按鈕，觀察CLKQ /QD引腳接1MHz脈沖源，CLK引腳接10MHz脈沖源。用雙蹤示波記錄波形；同時觀察 D端、Q端，記錄波形。分析原因。74LS73 引腳 11 是 GND3制定雙JK觸發(fā)器74LS73中一個觸發(fā)器的功能測試方案。注意: 引腳4是Vcc。四.實驗接線圖、測試步驟及測試結果1 .實驗1的接線圖、測試步驟、測試結果R1u 1 : rtK 12 11SEU 1 ： BK2圖9-1 RS觸發(fā)器測試接線圖圖9-1是RS觸發(fā)器接線圖。圖中，K1、K2是電平開關輸出，L1、L2是電平指示燈。按

23、 以下步驟測試 RS觸發(fā)器，并記錄：(1) /R=0, /S=1，測得 /Q= ? , Q=?。(2) /R=1 , /S=1，測得 /Q= ? , Q=?。(3) /R=1 , /S=0，測得 /Q= ? , Q=?。（4）/R=1，/S=1，測得 /Q= ？，Q=?o（5）/R=0，/S=0，測得 /Q= ？，Q=?o注意：時序電路的值與測試順序有關。根據測試結果，驗證表9-1所示：RS觸發(fā)器的真值表是否如表9-1 RS觸發(fā)器功能表K32Q5L 11 MHZ12fSe9QAK 131/ aLA k p 1 If10MHZ1 1V a in y P 1 If? L- l_ ixaQ-jfeL

24、2p Lr L 他a亠ooK 1寸K2U L : B74L574 1 ： A 74LS74a圖9-2 74LS74測試圖1圖9-2和圖9-3是測試D觸發(fā)器的接線圖，平指示燈，AK1是按單脈沖按鈕 AK1后產生的寬單脈沖，按以下步驟測試 D觸發(fā)器，并記錄：測得 /Q= ？， Q=?o測得 /Q= ？， Q=?o測得 /Q= ？， Q=?o測得 /Q= ？， Q=?o測得 /Q= ？， Q=?oD=1, CLK接單脈沖，按單脈沖按鈕，測得 D=0, CLK接單脈沖，按單脈沖按鈕，測得D接1MHz脈沖，CLK接10MHz測出D端、K1、K2、9-3 74LS74 測試圖 2K3是電平開關輸出，L1、L2是電1MHz 10MHz是時鐘脈沖源。（1）CD=0SD=1,（2）CD=1SD=1,（3）CD=1SD=Q（4）CD=1SD=1,（5）CD=0SD=Q（6）CD=1SD=1,（7）CD=1SD=1,（8）CD=1SD=1,所示。/Q= ? , Q=?o/Q= ? , Q=?oQ端波形，其波形應如圖9-4R1Li ne電DO DOfU 1 ： A 74L573VK3 IK3圖9-4 D觸發(fā)器D端、Q端波形圖(9) 在示波器上同時觀察Q