半導(dǎo)體行業(yè)專業(yè)英語(yǔ)名詞解釋

1、頁(yè)次央文名稱中文名稱1Active Area主動(dòng)區(qū)（工作區(qū)）2ACETONE丙酮3ADI顯影后檢查4AEI蝕刻后檢查5AIR SHOWER空氣洗塵室6ALIGNMENT對(duì)準(zhǔn)7ALLOY/SINTER熔合8AL/SI鋁/硅靶9AL/SI/CU鋁/硅/銅10ALUMINUN鋁11ANGLE LAPPING角度研磨12ANGSTRON埃13)APCVD (ATMOSPRESSURE常壓化學(xué)氣相沉積14AS75神15ASHING, STRIPPING電漿光阻去除16ASSEMBLY晶粒封裝17BACK GRINDING晶背研磨18BAKE, SOFT BAKE, HARD BAKE烘烤，軟烤，預(yù)烤19

2、BF2二氟化硼20BOAT晶舟21B.O.E緩沖蝕刻液22BONDING PAD焊墊23BORON硼24BPSG含硼及磷的硅化物25BREAKDOWN VOLTAGE崩潰電壓26BURN IN預(yù)燒試驗(yàn)27CAD計(jì)算機(jī)輔助設(shè)計(jì)28CD MEASUREMENT微距測(cè)試29CH3COOH醋酸30CHAMBER真空室，反應(yīng)室31CHANNEL信道32CHIP ,DIE晶粒33CLT) CARRIER LIFE TIME (截子生命周期34CMOS互補(bǔ)式金氧半導(dǎo)體35COATING光阻覆蓋36CROSS SECTION板截面37C-V PLOT電容,電壓圓38CWQC全公司品質(zhì)管制39CYCLE TIM

3、E生產(chǎn)周期時(shí)間40CYCLE TIME生產(chǎn)周期時(shí)間41DEFECT DENSITY缺點(diǎn)密度42DEHYDRATION BAKE去水烘烤.43DENSIFY密化44DESCUM電漿預(yù)處理45DESIGN RULE設(shè)計(jì)規(guī)范46EDSIGN RULE設(shè)計(jì)準(zhǔn)則47DIE BY DIE ALIGNMENT每FIELD均對(duì)準(zhǔn)48DIFFUSION擴(kuò)散49DI WATER去離子水50DOPING參入雜質(zhì)51DRAM , SRAM動(dòng)態(tài)，靜態(tài)隨機(jī)存取內(nèi)存52DRIVE IN驅(qū)入53E-BEAM LITHOGRAPHY電子束微影技術(shù)54EFR (EARLY FAILURE RATE)早期故障率55ELECTROM

4、IGRATION電子遷移56ELECTRON/HOLE電子/電洞57ELLIPSOMETER橢圓測(cè)厚儀58EM (ELECTRO MIGRATION TEST)電子遷移可靠度測(cè)試59END POINT DETECTOR終點(diǎn)偵測(cè)器60ENERGY能量61EPI WAFER磊晶芯片62EPROM(ERASABLE-PROGRAMMABLE ROM)電子可程序只讀存儲(chǔ)器63ESD ELECTROSTATIC DAMAGEELECTROSTATIC DISCHARGE靜電破壞靜電放電64ETCH蝕刻65EXPOSURE66)(FABRICATIONFAB制造67FULL BIT FUNCTION CH

5、IPFBFC ()全功能芯片68FIELD/MOAT場(chǎng)區(qū)69FILTRATION過(guò)濾70(FITFAILURE IN TIME)71FOUNDRY客戶委托加工72FOUR POINT PROBE四點(diǎn)偵測(cè)73FINESONIC CLEAN (F/S)超音波清洗74FTIR傅氏轉(zhuǎn)換紅外線光譜分析儀75FTY (FINAL TEST YIELD)76FUKE DEFECT77GATE OXIDE閘極氧化層78GATE VALVE閘閥79GEC () GOOD ELECTRICAL CHIP優(yōu)良電器特性芯片80GETTERING吸附81G-LINE光線G-82GLOBAL ALIGNMENT整片性對(duì)準(zhǔn)

6、與計(jì)算83) GOI (GATE OXIDE INTEGRITY閘極氧化層完整性84GRAIN SIZE顆粒大小85(GAUGE GRR STUDYAND REPEATABILITYREPRODUUCIBILITY)測(cè)量?jī)x器重復(fù)性與再現(xiàn)性之研究86H2SO4硫酸87H3PO4磷酸88HCL氯化氫（鹽酸）89HEPA局效率過(guò)濾器90HILLOCK凸起物91HMDSHMDS蒸鍍92HNO3硝酸93HOT ELECTRON EFFECT熱電子效應(yīng)94I-LINE STEPPERI-LINE步進(jìn)對(duì)準(zhǔn)曝光機(jī)95IMPURITY雜質(zhì)96ICINTEGRATED CIRCUIT ()集成電路97ION IM

7、PLANTER離子植入機(jī)98ION IMPLANTATION離子植入99ISOTROPIC ETCHING等向性蝕刻100ITY () INTEGRATED TEST YIELD101LATCH UP栓鎖效應(yīng)102LAYOUT布局103LOAD LOCK傳送室104LOT NUMBER批號(hào)105(LPCVDLOW PRESSURE低壓化學(xué)氣相沉積106LP SINTER低壓燒結(jié)107)(LPYLASER PROBE YIELD雷射修補(bǔ)前測(cè)試良率108MASK光罩109MICRO,MICROMETER,MICRON微，微米110MISALIGN對(duì)準(zhǔn)不良111MOS金氧半導(dǎo)體112)MULTI P

8、ROBE YIELDMPY (多功能偵測(cè)良率113BETWEEN MEAN (MTBFTIMEFAILURE)114N2,NITROGEN氮?dú)?15N,P TYPE SEMICONDUCTORN,P型半導(dǎo)體116NSG) ( NONDOPED SILICATE GLASS無(wú)參入雜質(zhì)硅酸鹽玻璃117N.A.NUMERICAL APERTURE ()數(shù)值孔徑118(OEB) OXIDE ETCH BACK氧化層平坦化蝕刻119OHMIC CONTACT歐姆接觸120)OXIDE NITRIDE OXIDE (ONO.氧化層-氮化層-氧化層121LIFE ( OPERATION OPL ( OP L

9、IFE)TEST)使用期限（壽命）122OXYGEN氧氣123P31磷124PARTICLE CONTAMINATION塵粒污染125PARTICLE COUNTER塵粒計(jì)數(shù)器126PASSIVATION OXIDE (P/O)護(hù)層127PARTICLE DEFECT)(P/D塵粒缺陷128PECVD電漿CVD129PELLICLE光罩護(hù)膜130PELLICLE光罩保護(hù)膜131PH3氫化磷132PHOTORESIST光阻133PILOT WAFER試作芯片134PINHOLE針孔135PIRANHA CLEAN過(guò)氧硫酸清洗136PIX聚醯胺膜137PLASMA ETCHING電將蝕刻138PR

10、EVENTIVE MAINTENANCEPM ()定期保養(yǎng)139POCL3三氯氧化磷140POLY SILICON復(fù)晶硅141POX聚醯胺膜含光罩功能142PREHEAT預(yù)熱143PRESSURE壓力144R.I.E.REACTIVE ION ETCHING ()活性離子蝕刻145RECIPE程序146REFLOW回流147REGISTRATION ERROR注記差148RELIABILITY可靠性149REPEAT DEFECT重復(fù)性缺點(diǎn)150RESISTIVITY阻值151RESOLUTION解析力152RETICLE光罩153REWORK/SCRAP/WAIVE修改/報(bào)廢/簽過(guò)154RU

11、N IN/OUT擠進(jìn)/擠出155SCRUBBER刷洗機(jī)156SAD (SOFTWARE DEFECTANALYSIS)缺陷分析軟件157SEM ELECTRON (SCANNINGMICROSCOPE電子顯微鏡158SELECTIVITY選擇性.159SILICIDE硅化物160SILICIDE金屬硅化物161SILICON硅162SILICON NITRIDE氯化硅163SMS (SEMICODUCTORMANUFACTURING)SYSTEMS半導(dǎo)體制造系統(tǒng)164SOFT WARE, HARD WARE軟彳，硬件165SPIN ON GLASSS.O.G.()旋制氧化硅166S.O.J.

12、J-LEAD (SMALL OUTLINEPACKAGE)縮小型J形腳包裝IC167SOLVENT溶劑168SPECIFICATION (SPEC規(guī)范169SPICE PARAMETERSPIC參數(shù)170S.R.A RESISTENCE (SPREADINGANALYSIS)展布電阻分析171SPUTTERING濺鍍172SSER SYSTEM SOFT ERROR RATETEST)(系統(tǒng)暫時(shí)性失效比率測(cè)試173STEP COVERAGE階梯覆蓋174STEPPER步進(jìn)式對(duì)準(zhǔn)機(jī)175SURFACE STSTES表面狀態(tài)176SWR (SPECIAL WORK REQUEST177TARGET

13、靶178TDDB DIELECTRIC (TIMEDEPENDENT介電質(zhì)層崩貴的時(shí)間依存性)BREAKDOWN179ENGINEERING TEMPORARY TECN()CHANGE NOTICE臨時(shí)性制程變更通知180TEOS (TETRAETHYLORTHOSILICATE)四乙基氧化硅181THRESHOLD VILTAGE臨界電壓182THROUGH PUT）里183TMP TMS-X , PROTOTYPETI(MEMORY ) TI MEMORYSTANDARD PRODUCTTI記憶產(chǎn)品樣品（原型），TI內(nèi)存 標(biāo)準(zhǔn)產(chǎn)品184TOX氧化層厚度185TROUBLE SHOOTIN

14、G故障排除186UNDERCUT底切度187UNIFORMITY均勻度188VACUUM真空189VACUUM PUMP真空幫浦190VERNIER游標(biāo)尺191VIA CONTACT連接窗192VISCOSITY黏度193VLF (VERTICAL LAMINAR FLOW )垂直流層194WELL/TANK井區(qū)195WLRC RELIABILITY (WAFER LEVELCONTROL)晶圓層次（廠內(nèi)）可靠度控制196QUALITY WAFER WLQC ( LEVELCONTROL )晶圓層次（廠內(nèi)）品質(zhì)控制197X-RAY LITHOGRAPHYX光微影技術(shù)198YELLOW ROOM

15、黃光室頁(yè)次央文名稱中文名稱解析1Active Area主動(dòng)區(qū)(工作區(qū))主動(dòng)晶體管(ACTIVE TRANSISTOR) 被制造的區(qū)域即所謂的主動(dòng)區(qū)(ACTIVE AREA)。在標(biāo)準(zhǔn)之 MOS制造過(guò)程中ACTIVE AREA是由一層氮化 硅光罩即等接氮化硅蝕刻之后的局部 場(chǎng)區(qū)氧化所形成的，而由于利用到局部場(chǎng)氧化之步驟，所以ACTIVE AREA會(huì)受到鳥嘴(BIRD'S BEAK)之影響而比 原先之氮化硅光罩所定義的區(qū)域來(lái)的 小，以長(zhǎng)0.6UM之場(chǎng)區(qū)氧化而百，大 概會(huì)有0.5UM之BIRD'S BEAK存在， 也就是說(shuō)ACTIVE AREA比原在之氮化硅光罩所 定義的區(qū)域小0.5U

16、M。2ACTONE丙酮1 .丙酮是有機(jī)溶劑的一種，分子式為 CH3COCH3。2 .性質(zhì)為無(wú)色，具刺激性及薄荷臭味 之液體。3 .在FAB內(nèi)之用途，主要在于黃光室 內(nèi)正光阻之清洗、擦拭。4 .對(duì)神經(jīng)中樞具中度麻醉性，對(duì)皮膚 粘膜具輕微毒性，長(zhǎng)期接觸會(huì)引起皮膚 炎，吸入過(guò)量之內(nèi)酮蒸汽會(huì)刺激鼻、 眼 結(jié)膜及咽喉粘膜，甚至引起頭痛、惡心、 嘔吐、目眩、意識(shí)/、明等。允許濃度1000PPM。5.3ADI顯影后檢查1 .定義：After Developing Inspection 之縮寫2 .目的：檢查黃光室制程；光阻覆蓋一對(duì)準(zhǔn)一曝 光，顯修。發(fā)現(xiàn)缺點(diǎn)后，如覆蓋/、良、 顯影不良等即予修改，以維護(hù)產(chǎn)品良

17、 率、品質(zhì)。3 .方法：利用目檢、顯微鏡為之。4AEI蝕刻后檢查1.定義：AEI 即 After Etching Inspection 在蝕刻制程光阻去除前及光阻去除后，分別對(duì)產(chǎn)品實(shí)施全檢或抽樣檢查。.2.目的：2-1提高產(chǎn)品良率，避免不良品外流。2-2達(dá)到品質(zhì)的一致性和制程之重復(fù) 性。2-3顯示制程能力之指針2-4阻止異常擴(kuò)大，節(jié)省成本3.通常AEI檢查出來(lái)之不良品,非必要時(shí)很少作修改，因?yàn)橹厝パ趸瘜踊蛑亻L(zhǎng) 氧化層可能造成組件特性改變可靠性 變差、缺點(diǎn)密度增加，生產(chǎn)成本增高， 以及良率降低之缺點(diǎn)。5AIR SHOWER空氣洗塵室進(jìn)入潔凈室之前，需穿無(wú)塵衣，因在外 向更衣室之故，無(wú)塵衣上沾著塵

18、埃，故 進(jìn)潔凈室之前，需經(jīng)空氣噴洗機(jī)將塵埃 吹掉。6ALIGNMENT對(duì)準(zhǔn)1 .定義：利用芯片上的對(duì)準(zhǔn)鍵，一般用十字鍵和 光罩上的對(duì)準(zhǔn)鍵合對(duì)為之。2 .目的：在IC的制造過(guò)程中，必須經(jīng)過(guò)61。次 左右的對(duì)準(zhǔn)、曝光來(lái)定義電路圖案，對(duì) 準(zhǔn)就是要將層層圖案精確地定義顯像 在芯片上面。方法：3. A.人眼對(duì)準(zhǔn)B.用光、電組合代替人眼，即機(jī)械式對(duì) 準(zhǔn)。7ALLOY/SINTER熔合Alloy之目的在使鋁與硅基(Silicon Substrate之接觸有Ohmic特性,即電 壓與電流成線性關(guān)系。Alloy也可降低接觸的阻值。8AL/SI靶硅鋁/此為金屬濺鍍時(shí)所使用的一種金屬合 金材料利用Ar游離的離子，讓

19、其撞擊 此靶的表面，把Al/Si的原子撞擊出來(lái)， 而鍍?cè)谛酒砻嫔?，一般使用之組成為 Al/Si (1%),將此當(dāng)作組件與外界導(dǎo)線 連接。9AL/SI/CU鋁銅麻/金屬濺鍍時(shí)所使用的原料名稱，通常是 稱為TARGET,其成分為0.5%銅，1 %硅及98.5%鋁，一般制程通常是使用 99%鋁1%硅，后來(lái)為了金屬電荷遷移 現(xiàn)象（ELEC TROMIGRATION ）故滲 力口 0.5%銅，以降低金屬電荷遷移。10ALUMINUN鋁此為金屬濺鍍時(shí)所使用的一種金屬材料，利用Ar游離的離子，讓其撞擊此 種材料做成的靶表面，把Al的原子撞 擊出來(lái)，而鍍?cè)谛酒砻嫔希瑢⒋水?dāng)作 組件與外界導(dǎo)線之連接。11AN

20、GLE LAPPING角度研磨Angle Lapping的目的是為了測(cè)量Junction的深度，所作的芯片前處理， 這種采用光線干涉測(cè)量的方法就稱之 Angle Lapping。公式為 Xj=入 /2 NF 即 Junction深度等于入射光波長(zhǎng)的一半與 干涉條紋數(shù)之乘積。但漸漸的隨著VLSI組件的縮小，準(zhǔn)確度及精密度都 無(wú)法因應(yīng)。如 SRP（Spreading Resistance Prqbing）也是應(yīng)用 Angle Lapping 的方 法作前處理，采用的方法是以表面植入 濃度與阻值的對(duì)應(yīng)關(guān)系求出 Junction 的深度，精確度遠(yuǎn)超過(guò)入射光干涉法。12ANGSTROM埃是一個(gè)長(zhǎng)度單位，

21、其大小為1公尺的百 億分之一，約為人的頭發(fā)寬度之五十萬(wàn) 分之一。此單位常用于IC制程上，表 示其層（如SiO2, Poly, SiN- -.）厚度 時(shí)用。13APCVD(ATMOSPRESSURE)常壓化學(xué)氣相沉 積APCVD 為 Atmosphere"：氣）， Pressure佳力）,Chemical（化學(xué)）, Vapor（氣相）及Deposition（沉積）的縮 寫，也就是說(shuō)，反應(yīng)氣體（如SiH4（g）, B2H6（g）,和O2（g）在常壓卜起化學(xué) 反應(yīng)而生成一層固態(tài)的生成物（如 BPSG）于芯片上。14AS75神自然界兀素之一；由33個(gè)質(zhì)子，42個(gè)中子即75個(gè)電子所組成。半導(dǎo)體

22、工業(yè)用的礎(chǔ)離子（As）可由AsH氣體分3+解得到。種是N-TYPE DOPANT常用作N-場(chǎng)區(qū)、空乏區(qū)及S/D植入。15ASHINGSTRIPPING電漿光阻去除1 .電漿預(yù)處理，系利用電漿方式（Plasma,將芯片表面之光阻加以去除。2 .電漿光阻去除的原理，系利用氧氣 在電漿中所產(chǎn)生只自由基（Radical）與 光阻（高分子的有機(jī)物）發(fā)生作用，產(chǎn) 生揮發(fā)性的氣體，再由幫浦抽走，達(dá)到 光阻去除的目的。電漿光組的產(chǎn)生速率通常較酸液 3.光 阻去除為慢，但是若產(chǎn)品經(jīng)過(guò)離子植表 面之光阻或發(fā)生碳入或電漿蝕刻后，化或石墨化等化學(xué)作用，整個(gè)表面之光 阻均已變質(zhì)，若以硫酸吃光阻，無(wú)法將 表面已變質(zhì)之光阻

23、加以去除，故均必須 先以電漿光阻去除之方式來(lái)做。16ASSEMBLY晶粒封裝以樹酯或陶瓷材料，將晶粒包在其中， 以達(dá)到保護(hù)晶粒，隔絕環(huán)境污染的目 的，而此一連串的加工過(guò)程，即稱為晶粒封裝（Assembly。封裝的材料不同，其封裝的作法亦不 同，本公司幾乎都是以樹酯材料作晶粒 的封裝，制程包括：芯片切割一晶粒目檢一晶粒上架（導(dǎo) 線架，即Lead frame 一焊線一模壓封 裝一穩(wěn)定烘烤（使樹酯物性穩(wěn)定）一切 框、彎腳成型一腳沾錫一蓋印一完成。以樹酯為材料之IC,通常用于消費(fèi)性 產(chǎn)品，如計(jì)算機(jī)、計(jì)算器，而以陶瓷作 封裝材料之IC,屬于高性賴度之組件， 通常用于飛彈、火箭等較精密的產(chǎn)品 上。17BA

24、CK GRINDING晶背研磨利用研磨機(jī)將芯片背面磨薄以便測(cè)試 包裝，著重的是厚度均勻度及背面之干 凈度。一般6時(shí)芯片之厚度約20mil30 mil左右，為了便于晶粒封裝打線，故需將芯片厚度磨薄至10 mil15mil左右。18SOFT BAKE,BAKE, HARDBAKE烘烤，軟烤，預(yù) 烤烘烤（Bake）:在集成電路芯片上的制造過(guò)程中，將芯片至于稍高溫（60C250C）的烘箱內(nèi)或熱板上均可謂之烘 烤，隨其目的的不同，可區(qū)分微軟烤（Soft bake 與預(yù)烤（Hard bake。軟烤（Soft bake :其使用時(shí)機(jī)是在上完光阻后，主要目的 是為了將光阻中的溶劑蒸發(fā)去除，并且 可增加光阻匕芯

25、片之附著力。預(yù)烤（Hard bake :又稱為蝕刻前烘烤（pre-etch bake,主 要目的為去除水氣，增加光阻附著性， 尤其在濕蝕刻（wet etching更為重要， 預(yù)烤不全長(zhǎng)會(huì)造成過(guò)蝕刻。19BF2二氟化硼一種供做離子植入用之離子。 BF是由BF氣體晶燈絲加熱分3 2 +解成：B、B、F、BF、BF 。經(jīng) Extracf9 拉出及質(zhì)譜磁場(chǎng)分析后而得到。是一種P-type離子，通常用作VT植入（閘層）及S/D植入。20BOAT晶舟Boat原思是單木舟，在半導(dǎo)體IC制造過(guò)程中，常需要用一種工具作芯片傳 送、清洗及加工，這種承載芯片的工具， 我們稱之為Boat。一般Boat后兩種材質(zhì)，一是

26、石英、另 一是鐵氟龍。石英Boat用在溫度較高（大于300C）的場(chǎng)合。而鐵氟龍Boat 則用在傳送或酸處理的場(chǎng)合。21B.O.E緩沖蝕刻液BOE是HF與NH4F依不同比例混合而 成。6:1 BOE蝕亥1J即表示 HF:NH4F=1 : 6的成分混合而成。HF為主要的蝕刻 液，NH4F則作為緩沖劑使用。利用 NH4F固定H +的濃度，使之保持 一®的蝕刻率。HF會(huì)浸蝕玻璃及任何含硅石的物質(zhì)， 對(duì)皮膚有強(qiáng)烈的腐蝕性，不小心被濺 至IJ,應(yīng)用大量水沖洗。22BONDING PAD焊墊焊墊-晶利用以連接金線或鋁線的金屬層。在晶粒封裝（Assembly的制程 中，有一個(gè)步驟是作“焊線”，即是用

27、 金線（塑料包裝體）或鋁線（陶瓷包裝 體）將晶粒的線路與包裝體之各個(gè)接腳 依焊線圖（Bonding Diagram連接在一 起，如此一來(lái)，晶粒的功能才有效地 應(yīng)用。由于晶粒上的金屬線路的寬度即間隙 都非常窄小，（目前SIMC所致的產(chǎn)品 約是微米左右的線寬或間隙），而用來(lái) 連接用的金線或鋁線其線徑目前由于 受到材料的延展性即對(duì)金屬接線強(qiáng)度 要求的限制，祇能做到1.01.3mil（25.433j微米）左右，在止匕情況下， 要把二、三十微米的金屬線直接連接到 金屬線路間距只有3微米的晶粒上，一 定會(huì)造成多條鋁線的接橋，故晶粒上的 鋁路，在其末端皆設(shè)計(jì)成一個(gè)約 4mil見方的金屬層，此即為焊墊，以作為

28、接 線使用。（以焊墊通常分布再晶粒之四個(gè)外圍上粒封裝時(shí)的焊線作業(yè)），其形狀多為正 方形，亦有人將第一焊線點(diǎn)作成圓形， 以資辨識(shí)。焊墊因?yàn)橐鹘泳€，其上得 護(hù)層必須蝕刻掉，故可在焊墊上清楚地 看到“開窗線”。而晶粒上有時(shí)亦可看 到大塊的金屬層，位于晶粒內(nèi)部而非四 周，其上也看/、到開窗線，是為電容。23BORON硼自然元素之一。由五個(gè)質(zhì)子及六個(gè)中子 所組成。所以原子量是11。另外有同 位素，是由五個(gè)質(zhì)子及五個(gè)中子所組成 原子量是10 （B）。自然界中這兩種同10位:素之比例是4: 1,可由磁場(chǎng)質(zhì)譜分析中看出，種P-type的離子（BQ,用來(lái)作場(chǎng)區(qū)、井區(qū)、VT及S/D植+入。24BPSG含硼及磷的

29、硅化 物BPSG乃介于Poly之上、Metal之下，可做為上下兩層絕緣之用，加硼、磷主 要目的在使回流后的Step較平緩，以 防止Metal line濺鍍上去后，造成斷線。25BREAKDOWNVOLTAGE崩潰電壓反向P-N接面組件所加之電壓為P接負(fù)而N接正，如為此種接法則當(dāng)所加電壓通在某個(gè)特定值以下時(shí)反向電流很 小，而當(dāng)所加電壓值大于此特定值后， 反向電流會(huì)急遽增加，此特定值也就是吾人所謂的崩潰電壓(BREAKDOWNVOLTAGE) M吾人所定義反向P+ -N接面之反向電流為1UA時(shí)之電壓為崩潰電壓，在P+ -N或N + -P之接回組件中崩潰電壓，隨著N (或者P)之濃度之增加而減小。2

30、6BURN IN預(yù)燒試驗(yàn)預(yù)燒(Burn in)為可靠性測(cè)試的一種，旨在檢驗(yàn)出哪些在使用初期即損壞 的產(chǎn)品，而在出貨前予以剔除。預(yù)燒試驗(yàn)的作法，乃是將組件(產(chǎn)品) 至于局溫的環(huán)境卜，加上指定的正1可或 反向的直流電壓，如此殘留在晶粒上氧 化層與金屬層之外來(lái)雜質(zhì)離子或腐蝕 性離子將谷易游離而使故障模式(Failure Mode提早顯現(xiàn)出來(lái)，達(dá)到篩選、剔除早期夭折產(chǎn)品之目的。預(yù)燒試驗(yàn)分為靜態(tài)預(yù)燒(Static Burnin)與動(dòng)態(tài)預(yù)燒(Dynamic Burn irj) 只在組件上加上前者在試驗(yàn)時(shí)，兩種，額定的工作電壓即消耗額定的功率，而 后者除此外并有仿真實(shí)際工作情況的 訊號(hào)輸入，故較接近實(shí)際狀況

31、，也較嚴(yán) 格?；旧?，每一批產(chǎn)品在出貨前，皆須作 百分之百的預(yù)燒試驗(yàn)，耽由于成本及交 貨具等因素，有些產(chǎn)品舊祇作抽樣（部 分）的預(yù)燒試驗(yàn)，通過(guò)后才出貨。另外 對(duì)于一些我們認(rèn)為它品質(zhì)夠穩(wěn)定且夠 水準(zhǔn)的產(chǎn)品，亦可以抽樣的萬(wàn)式進(jìn)行， 當(dāng)然，具有高信賴度的產(chǎn)品，皆須通過(guò) 百分之百的預(yù)燒試驗(yàn)。27CAD計(jì)算機(jī)輔助設(shè)計(jì)CAD: Computer Aided Design計(jì)算機(jī)輔助設(shè)計(jì)，此名詞所包含的范圍 很廣，可泛稱一切計(jì)算機(jī)為工具，所進(jìn)行之設(shè)計(jì)；因此不僅在IC設(shè)計(jì)上用得至L建筑上之設(shè)計(jì)，飛機(jī)、船體之設(shè)計(jì)， 都可能用到。在以往計(jì)算機(jī)尚未廣泛應(yīng)用時(shí)，設(shè)叱 必須以有限之記憶、經(jīng)驗(yàn)來(lái)進(jìn)行設(shè)計(jì)，可是啟T所謂CAD

32、后，我們把一些常用之規(guī)則、經(jīng)驗(yàn)存入計(jì)算機(jī)后，后面的 設(shè)計(jì)者，變可節(jié)省不少?gòu)念^摸索的工 作，如此不僅大幅地提高r設(shè)計(jì)的準(zhǔn)確 度，使設(shè)計(jì)的領(lǐng)域進(jìn)入另一地。28CDMEASUREMENT微距測(cè)試CD: Critical Dimensio簡(jiǎn)稱。 通常于某一個(gè)層次中，為了控制其最小線距，我們會(huì)制作一些代表性之量測(cè)圖形于 晶方中，通常置于晶方之邊緣。簡(jiǎn)言之，微距測(cè)量長(zhǎng)當(dāng)作一個(gè)重要之制 程指針，可代表黃光制程之控制好壞。量測(cè)CD之層次通常是對(duì)線距控制較重要之層次，如氮化硅、POLY、CONT、MET等，而目前較常用于測(cè)量之圖形有品字型，L-BAR等。29CH3COOH醋酸ACETIC ACID 醋酸澄清、無(wú)

33、色液體、 肩刺激性氣味、熔點(diǎn)16.63C、沸點(diǎn) 118Co與水、酒精、乙醴互溶?？扇?。 冰醋酸是99.8%以上之純化物，有別于 水容易的醋酸食入或吸入純醋酸后中 等的毒性，對(duì)皮膚及組織后刺激性，危 害性不大，被濺到用水沖洗。30CHAMBER真空室，反應(yīng)室專密閉的空間，常有特殊的用途： 諸如抽真空、氣體反應(yīng)或金屬濺度等。.針對(duì)此特殊空間之種種外在或內(nèi)在環(huán) 境：例如外在粒子數(shù)（particle）、濕度 及內(nèi)在溫度、壓力、氣體流量、粒子數(shù) 等加以控制。達(dá)到芯片最佳反應(yīng)條件。31CHANNEL信道當(dāng)在MOS晶體管的閘極上加上電壓（PMOS為負(fù)，NMOS為正），則閘極下的電子或電洞會(huì)被其電場(chǎng)所吸引或

34、排斥而使閘極下之區(qū)域形成一反轉(zhuǎn)層（Inversion Layer,也就是具卜之半導(dǎo)體 P-type變成 N-type Si, N-type 變成P-type Si而與源極和汲極，我們舊稱 此反轉(zhuǎn)層為“信道”。信道的長(zhǎng)度“ Channel Length對(duì)MOS 組件的參數(shù)有著極重要的影響，故我們 對(duì)POLY CD的控制需要非常謹(jǐn)慎。32CHIP ,DIE晶粒一片芯片（OR晶圓，即 Wafer）上有許多相同的方形小單位，這些小單位及 稱為晶粒。同一芯片上每個(gè)晶粒都是相同的構(gòu)造， 具肩相同的功能，每個(gè)晶粒經(jīng)包裝后， 可制成一顆顆我們?nèi)粘Ｉ钪谐Ｒ姷腎C,故每一芯片所能制造出的IC數(shù)量是很可觀的，從幾

35、百個(gè)到幾千個(gè)不等。 同樣地，如果因制造的疏忽而產(chǎn)生的缺點(diǎn)，往往就會(huì)波及成百成千個(gè)產(chǎn)品。33CLT (CARRIERLIFE TIME)截子生命周期一、定義 少數(shù)戴子再溫度平均時(shí)電子 被束縛在原子格內(nèi)，當(dāng)外加能量時(shí)，電 子獲得能量，脫離原子格束縛，形成自 由狀態(tài)而參與電流島通的的工作，但能 量消失后，這些電子/電洞將因在結(jié)合 因素回復(fù)至平衡狀態(tài)，因子當(dāng)這些載子 由被激發(fā)后回復(fù)平衡期間，稱之為少數(shù) 載子 “LIFE TIME ”應(yīng)用范圍二、1.評(píng)估盧管和清洗槽的干 凈度2.針對(duì)芯片之清潔度及損傷程度對(duì) CLT值有影響為A.芯片中離子污染濃度及污染之金屬 種類B.芯片中結(jié)晶缺陷濃度34CMOS互補(bǔ)式

36、金氧半導(dǎo) 體.金屬氧化膜半導(dǎo)體(MOS,)METAL-OXIDE SEMICONDUCTOR其制程程序及先在單晶硅上形成絕緣 氧化膜，再沉積一層復(fù)晶硅（或金屬） 作為閘極，利用家到閘極的電場(chǎng)來(lái)控制 MOS組件的開關(guān)（導(dǎo)電或不導(dǎo)電）。按 照導(dǎo)電載子的種類，MOS,又可分成 兩種類型：NMOS （由電子導(dǎo)電）和 PMOS （由電洞導(dǎo)電）。而互補(bǔ)式金氧 半導(dǎo)體（CMOSCOMPLEMENTARY MOS）則是由NMOS及PMOS組合而 成，具有省電、抗噪聲能力強(qiáng)、a -PARTICLE免疫力好等許多優(yōu)點(diǎn)，是 超大規(guī)模集成電路（VLSI）的主流。35COATING光阻覆蓋將光阻劑以浸泡、噴霧、刷怖、或

37、滾壓 等方法加于芯片上，稱為光阻覆蓋。目前效果最佳的方法為旋轉(zhuǎn)法；旋轉(zhuǎn)法 乃是將芯片以真空吸附于一個(gè)可旋轉(zhuǎn) 的芯片支持器上，適量的光阻劑加在芯 片中央，然后芯片開始轉(zhuǎn)動(dòng)，芯片上的 光阻劑向外流開，很均勻的散在芯片 上。要得到均勻的光阻膜，旋轉(zhuǎn)速度必 須適中穩(wěn)定。而旋轉(zhuǎn)速度和光阻劑粘滯 性絕應(yīng)所鍍光阻劑的厚度。光阻劑加上后，必須經(jīng)過(guò)軟烤的步驟， 以除去光阻劑中過(guò)多的溶劑，進(jìn)而使光 阻膜較為堅(jiān)硬，同時(shí)增加光阻膜匕芯片 的接合能力的主要方法就是在于適當(dāng) 調(diào)整軟烤溫度與時(shí)間。經(jīng)過(guò)了以上的鍍光阻膜即軟烤過(guò)程，也 就是完成了整個(gè)光阻覆蓋的步驟。36CROSS SECTION板截面IC的制造基本上是由一層一

38、層的圖案 堆積上去，而為了了解堆積圖案的構(gòu) 造，以改善制程或解決制程問(wèn)題，經(jīng)常 會(huì)利用破壞性切割方式以電子顯微鏡(SEM)來(lái)觀察，而切割橫截面、觀察 橫截面的方式是其中較為普遍之一種。37C-V PLOT，電容電壓圓譯意為電容、電壓圖：也就是說(shuō)當(dāng)組件 在不同狀況下，在閘極上施以某一電壓 時(shí)，會(huì)產(chǎn)生不同之電咨值(此電壓口為 正或負(fù))，如此組件為理想的組件；也 就是閘極和汲極間幾乎沒(méi)有雜質(zhì)在里面(COMTAMINATION)。當(dāng)外界環(huán)境改變時(shí)(溫度或壓力)，并不太會(huì)影響 MONITOR可此用利，值容電的它.MOS組件之好壞，一般V<0.2為正 常。38CWQC全公司品質(zhì)管制以往有些經(jīng)營(yíng)者或老

39、板，一直都認(rèn)為品 質(zhì)管制是品管部門或品管主管的責(zé)任， 遇到品質(zhì)管制做不好時(shí)，即立即指責(zé)品 質(zhì)主管，這是不對(duì)的。品質(zhì)管制不是品質(zhì)部門或某一單位就 可以做好的，而是全公司每一部門全體 人員都參與才做好。固品質(zhì)管制為達(dá) 到經(jīng)營(yíng)的目的，必須結(jié)合公司內(nèi)所有部 門全體人員協(xié)力合作，構(gòu)成一個(gè)能共同 認(rèn)識(shí)，亦于實(shí)施的體系，并使工作標(biāo)準(zhǔn) 化，且使所定的各種事項(xiàng)確實(shí)實(shí)行，使 自市場(chǎng)調(diào)查、研究、開發(fā)、設(shè)計(jì)、采購(gòu)、 制造、檢查、試驗(yàn)、出貨、銷售、服務(wù) 為止的每一階段的品質(zhì)都能有效的管 理，這就是所謂的全公司品質(zhì)管制(Company Wide Quality Control。實(shí)施CWQC的目的最主要的就是要改善企業(yè)體質(zhì)

40、；即發(fā)覺問(wèn)題的體質(zhì)、重視計(jì)劃 的體質(zhì)、重點(diǎn)指向的體質(zhì)、重視過(guò)程的 體質(zhì)，以及全員有體系導(dǎo)向的體質(zhì)。39CYCLE TIME生產(chǎn)周期時(shí)間指原料由投入生產(chǎn)線到產(chǎn)品于生產(chǎn)線產(chǎn)生所需之生產(chǎn)/制造時(shí)間。在TI-ACER,生產(chǎn)周期后兩種解釋： 一為“芯片產(chǎn)出周期時(shí)間”(WAFER-OUT CYCLE TIME ),一為“制程周期時(shí)間" (PROCESSCYCLE TIME )“芯片產(chǎn)出周期時(shí)間”乃指單一批號(hào)之 芯片由投入到產(chǎn)出所需之生產(chǎn)/制造時(shí) 問(wèn)?！爸瞥讨芷跁r(shí)間”則指所有芯片于單一 工站平均生產(chǎn)/制造時(shí)間，而各工站(從 頭至尾)平均生產(chǎn)/制造之加總極為該 制程之制程周期時(shí)間。目前 TI-ACE

41、R LINE REPORT 之生產(chǎn) 周期時(shí)間乃采用“制程周期時(shí)間”。一而言,生產(chǎn)周期時(shí)間可以卜列公式 概略推算之：生產(chǎn)周期時(shí)間=在制品(WIP) /產(chǎn)能(THROUGHOUT )40CYCLE TIME生產(chǎn)周期IC制造流程復(fù)雜，且其程序很長(zhǎng)，自Cycle芯片投入至晶圓測(cè)試完成，謂之Time。由于IC生命周期很短，自開發(fā)、生產(chǎn) 至銷售，需要迅速且能掌握時(shí)效，故 Cycle Time越短，黨爭(zhēng)能力就越局,能 掌握產(chǎn)品上市契機(jī)，就能獲取最大的利 潤(rùn)。由于Cycle Time長(zhǎng)，不容許生產(chǎn)中的 芯片因故報(bào)廢或重做，故各項(xiàng)操作過(guò)程 都要依照規(guī)范進(jìn)行，且要做好故障排除 讓產(chǎn)品流程順利，早日出FIB上市銷

42、售。41DEFECT DENSITY缺點(diǎn)密度''缺點(diǎn)密度系指芯片單位面積上（如 每平方公分、每平方英時(shí)等）有多少''缺點(diǎn)數(shù)之意，此缺點(diǎn)數(shù)一般可分為 兩大類：A.可視性缺點(diǎn)B"、口視性缺 點(diǎn)。前者可藉由一般光學(xué)顯微鏡檢查出 來(lái)（如橋接、斷線），由于芯片制造過(guò) 程甚為復(fù)雜漫長(zhǎng)，芯片上缺點(diǎn)數(shù)越少， 產(chǎn)品量率品質(zhì)必然越佳，故 ''缺點(diǎn)密 度常備用來(lái)當(dāng)作一個(gè)工廠制造的產(chǎn) 品品質(zhì)好壞的指針。42DEHYDRATIONBAKE去水烘烤目的：去除芯片表面水分，增加光阻 附著力。以免芯片表面曝光顯影后光阻 掀起。方法：在光阻覆蓋之前，利用高溫（120c或

43、150C）加熱方式為之。43DENSIFY密化CVD沉積后，由于所沈積之薄膜（THINFILM之密度很低），故以高溫步驟使 薄膜中之分子重新結(jié)合，以提高其密 度，此種高溫步驟即稱為密化。密化通 常以爐管在800c以上的溫度完成，但 也可在快速升降溫機(jī)臺(tái)（RTP; RAPID THERMAL PROCESS）完成。44DESCUM電漿預(yù)處理1.電漿預(yù)處理，系利用電漿方式（Plasma,將芯片表面之光阻加以去 除，但其去光阻的時(shí)間，較一般電漿光 阻去除（Stripping）為短。其目的只是 在于將芯片表面之光阻因顯影預(yù)烤等 制程所造成之光阻毛邊或細(xì)屑（Scum） 加以去除，以使圖形不失真，蝕刻出來(lái)

44、 之圖案不會(huì)啟殘余。請(qǐng)參閱有關(guān)電漿去除光阻之原理，2.電漿光阻去除（Ashing）。通常作電漿預(yù)處理，均以較低之 3.力， 及小之功率為之，也就是使光阻之蝕刻 率降低得很低，使得均勻度能提高，以 保持完整的圖形，達(dá)到電漿預(yù)處理的目 的。45DESIGN RULE設(shè)計(jì)規(guī)范由于半導(dǎo)體制程技術(shù)，系一們專業(yè)、精 致又復(fù)雜的技術(shù)，谷易受到不H制造設(shè) 備制程方法（RECIPE）的影響，故在 考慮各項(xiàng)產(chǎn)口口如何從事制逅技術(shù)完善， 成功地制造出來(lái)時(shí)，需啟一套規(guī)范來(lái)做 有關(guān)技術(shù)上之規(guī)定，此即“ DESIGN RULE”，其系依照各種/、同產(chǎn)品的需 求、規(guī)格，制造設(shè)備及制程方法、制程 能力、各項(xiàng)相關(guān)電性參數(shù)規(guī)格等

45、之考 慮，i止了如:1 .各制程層次、線路之間距離、線寬 等之規(guī)格。2 .各制程層次厚度、深度等之規(guī)格。3 .各項(xiàng)電性參數(shù)等之規(guī)格。以供產(chǎn)品設(shè)叱及制程技術(shù)工程師等 人之遵循、參考。46DESIGN RULE設(shè)計(jì)準(zhǔn)則設(shè)計(jì)準(zhǔn)則EDSIGN RULE:反應(yīng)制程能力及制程組件參數(shù)，以供IC設(shè)叱設(shè)計(jì)IC時(shí)的參考準(zhǔn)則。一份完整的Design Rul胞括有卜列各部分：A.制程參數(shù)：如氧化層厚度、復(fù)晶、金屬層厚度等，其它如流程、ADI、AEI參數(shù)。主要為擴(kuò)散與黃光兩方面的參 數(shù)。B.電氣參數(shù)：提供給設(shè)小城仿真電路時(shí)之參考。C.布局參數(shù)：及一般所謂的3仙m、2小m、1.5n m等等之Rules,提供布局原布局之

46、依據(jù)。D.光罩制作資料：提供給光罩公司做光罩時(shí)之計(jì)算機(jī)資料，如CD BAR、測(cè)試鍵之?dāng)[放位置，各層次之相對(duì)位置之?dāng)[放等。47DIE DIE BYALIGNMENT每FIELD均對(duì)準(zhǔn)每個(gè)Field再曝光前均針對(duì)此單一 Field對(duì)準(zhǔn)之方法稱之；也就是說(shuō)每個(gè)Field均要對(duì)準(zhǔn)。48DIFFUSION擴(kuò)散在一杯很純的水上點(diǎn)一滴墨水，不久后 可發(fā)現(xiàn)水表面顏色漸漸淡去，巾水回卜 漸漸染紅，但顏色是越來(lái)越淡，這即是 擴(kuò)散的一例。在半導(dǎo)體工業(yè)上常在很純 的硅芯片上以預(yù)置或離子布植的方式 作擴(kuò)散源（即紅墨水）。因固態(tài)擴(kuò)散比 液體擴(kuò)散慢很多（約數(shù)億年），故以進(jìn) 爐管加高溫的方式，使擴(kuò)散在數(shù)小時(shí)內(nèi) 完成。49DI

47、 WATER去離子水IC制造過(guò)程中，常需要用鹽酸容易來(lái) 蝕刻、清洗芯片。這些步驟之后又需利 用水把芯片表面殘留的鹽酸清除，故水 的用量相當(dāng)大。然而IC。工業(yè)用水，并不是一般的自 來(lái)水或地下水，而是自來(lái)水或地下水經(jīng) 過(guò)一系列的純化而成。原來(lái)自來(lái)水或地 下水中含有大量的細(xì)菌、金屬離子級(jí) PARTICLE ,經(jīng)廠務(wù)的設(shè)備將之殺菌、 過(guò)濾和純化后，即可把金屬離子等雜質(zhì) 去除，所得的水即稱為 ''去離子水， 專供IC制造之用。50DOPING參入雜質(zhì)為使組件運(yùn)作，芯片必須參以雜質(zhì)，一 般常用的有：1 .預(yù)置：在爐管內(nèi)通以飽和的雜質(zhì)蒸氣，使芯片表面有一局濃度的雜質(zhì)層， 然后以高溫使雜質(zhì)驅(qū)入

48、擴(kuò)散；或利用沉 積時(shí)同時(shí)進(jìn)行預(yù)置。2 .離子植入：先使雜質(zhì)游離，然后九:速植入芯片。51DRAM , SRAM機(jī)隨靜態(tài)動(dòng)態(tài)，存取內(nèi)存隨機(jī)存取記憶器可分動(dòng)態(tài)及靜態(tài)兩種, 主要之差異在于動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAM),在一段時(shí)間(一般是0.5ms- 5ms)后，負(fù)料會(huì)消失，故必須 在資料未消失前讀取元資料再重寫(refresh),此為其最大缺點(diǎn)，此外速 度較慢也是其缺點(diǎn)，而DRAM之最大 好處為，其每一記憶單元(bit)指需一個(gè) Transisto(晶體管)加一個(gè) Capacitor(電容器)，故最省面積，而有最圖之 密度。而SRAM則后不需重寫、速度 快之優(yōu)點(diǎn)，但是密度低，每一記憶單元(bit)后

49、兩類:A.需要K個(gè) Transistor（晶體管），B.四個(gè)Transistor（晶體菅）。（負(fù)裁電阻）Load resist。加兩個(gè)由于上述之優(yōu)缺點(diǎn)，DRAM一般皆用在PC （個(gè)人計(jì)算機(jī)）或其它不需高速且記憶容量大之記憶器，而SRAM則用 于高速之中大型計(jì)算機(jī)或其它只需小 記憶容量。如監(jiān)視器（Monitor）、打印機(jī)（Printer）等外圍控制或工業(yè)控制上。52DRIVE IN驅(qū)入離子植入（ion implantation雖然能較精確地選擇雜質(zhì)數(shù)量，但受限于離子能 量，無(wú)法將雜質(zhì)打入芯片較深（um級(jí)） 的區(qū)域，因此需借著原子有從高濃度往 低濃度擴(kuò)散的性質(zhì)，在相當(dāng)高的溫度去 進(jìn)行，一方面將雜質(zhì)

50、擴(kuò)散道教深的區(qū) 域，且使雜質(zhì)原子占據(jù)硅原子位置，產(chǎn) 生所要的電性，另外也可將植入時(shí)產(chǎn)生 的缺陷消除。此方法稱之驅(qū)入。在驅(qū)入時(shí)，常通入一些氧氣，因?yàn)楣柩?化時(shí)，會(huì)產(chǎn)生一些缺陷，如空洞（Vacancy,這些缺陷會(huì)有助于雜質(zhì)原子的擴(kuò)散速度。另外，由于驅(qū)入世界原 子的擴(kuò)散，因此其方向性是各方均等，甚至有可能從芯片逸出(out-diffusion), 這是需要注息的地方。53E-BEAMLITHOGRAPHY電子束微影技術(shù)目前芯片制作中所使用之對(duì)準(zhǔn)機(jī)，其曝 光光源波長(zhǎng)約為(365nm436nm),其可制作線寬約1仙之IC圖形。但當(dāng)需制作更細(xì)之圖形時(shí)，則目前之對(duì)準(zhǔn)機(jī)， 受曝光光源波長(zhǎng)之限制，而無(wú)法達(dá)成，

51、因此在次微米之微影技術(shù)中，及有用以 電子數(shù)為曝光光源者，由于電子束波長(zhǎng)甚短(0.1A),故可得甚佳之分辨率，作出更細(xì)之IC圖型，止匕種技術(shù)即稱之電子束微影技術(shù)。電子束微影技術(shù)，目前已應(yīng)用于光罩制 作上，至于應(yīng)用于光芯片制作中，則仍 在發(fā)展中。54EFR (EARLYFAILURE RATE)早期故障率Early Failure Rate是廣品可晶度指針， 意謂IC到客戶手中使用具可能發(fā)生故 障的機(jī)率。當(dāng)DRAM生產(chǎn)測(cè)試流程中 經(jīng)過(guò)BURN-IN高溫高壓測(cè)試后，體質(zhì) 不佳的產(chǎn)品便被淘汰。為了確定好的產(chǎn)品其考靠度達(dá)到要求， 試所以從母批中取樣本做可靠度測(cè)試，驗(yàn)中對(duì)產(chǎn)品加局壓局溫，催使不耐久的 產(chǎn)品

52、故障，因向得知產(chǎn)品的可靠度。故障機(jī)率與產(chǎn)品生命周期之關(guān)系類似浴缸，稱為 Bathtub Curve.55ELECTROMIGRATION電子遷移所謂電子遷移，乃指在電流作m下金屬 的質(zhì)量會(huì)搬動(dòng)，此系電子的動(dòng)量傳給帶 正電之金屬離子所造成的。當(dāng)組件尺寸越縮小時(shí)，相對(duì)地電流密度 則越來(lái)越大；當(dāng)此大電流經(jīng)過(guò)集成電路 中之薄金屬層時(shí)，某些地方之金屬離子 會(huì)堆積起來(lái)，而杲些地方則有金屬空缺 情形，如此一來(lái)，堆積金屬會(huì)使鄰近之 導(dǎo)體短路，而金屬空缺則會(huì)引起斷路。 材料搬動(dòng)主要原動(dòng)力為晶界擴(kuò)散。有些 方法可增加鋁膜導(dǎo)體對(duì)電遷移之抗力， 例如：與銅形成合金，沉積時(shí)加氧等方 式。56ELECTRON/HOLE電子/電洞電子是構(gòu)成原子的帶電粒子，帶有一單 位的負(fù)電荷，環(huán)繞在原子