數(shù)字電路章測驗(yàn)

1、第一章 數(shù)制與碼制測驗(yàn)學(xué)號(hào) 姓名 一、單項(xiàng)選擇、填空題1.兩個(gè)8421BCD碼相加時(shí)，需進(jìn)行加6修正的是（ ） A.相加結(jié)果為1001B.相加結(jié)果為1011C.相加結(jié)果為1000D.相加結(jié)果為0110 2.表示一個(gè)最大的3位十進(jìn)制數(shù)，所需二進(jìn)制數(shù)的位數(shù)至少是（ ）A.6B.8C.10D.12 3.下列碼制中，屬于無權(quán)碼的有（ ） A. 8421BCD碼B.2421BCD碼C. 631-1BCD碼D. 8421奇校BCD 4.n位數(shù)碼全為1的二進(jìn)制數(shù)對(duì)應(yīng)的十進(jìn)制數(shù)為（ ）A.B.C.D. 5. 二進(jìn)制數(shù)(1010.11)2對(duì)應(yīng)的十六進(jìn)制數(shù)是 。6. (362)10對(duì)應(yīng)的8421BCD是 。第一章

2、 數(shù)制與碼制測驗(yàn)答案一、單項(xiàng)選擇、填空題1.B 2.C 3.D 4.C 5.(A.C)16 6.(0011 0110 0010)8421BCD 第一章 數(shù)制與碼制測驗(yàn)第二章 邏輯代數(shù)基礎(chǔ)測驗(yàn)學(xué)號(hào) 姓名 一、單項(xiàng)選擇、填空題1.若一個(gè)邏輯函數(shù)由四個(gè)變量組成，則最小項(xiàng)的總數(shù)目是（ ）A.4B.8C.12D.16 2.下列等式正確的是（ ）A. B.C. D. 3.下列等式正確的是（ ）A.B.C. D. 4.下列等式正確的是（ ）A.B. C. D. 5.下列邏輯函數(shù)中，F(xiàn)恒為0的是（ ）A. B.C. D. 6.n位二進(jìn)制編碼器有 個(gè)輸出。二、化簡邏輯函數(shù)。第二章 邏輯代數(shù)基礎(chǔ)測驗(yàn)答案一、單項(xiàng)選

3、擇、填空題1.D 2.B 3.B 4.B 5.C 6.n CD二、AB0001111000101111111101 卡諾圖 3分 卡諾圈 3分 2分三、 （5分）cdab00011110000111104個(gè)，分別是、。 數(shù)量 1分 乘積項(xiàng)形式 4分三、試分析最小項(xiàng)的邏輯相鄰項(xiàng)有幾個(gè)？分別是什么？第二章 邏輯代數(shù)基礎(chǔ)測驗(yàn)第四章 組合邏輯電路測驗(yàn)學(xué)號(hào) 姓名 一、單項(xiàng)選擇、填空題1.組合邏輯電路中出現(xiàn)競爭冒險(xiǎn)的原因是（ ）A.電路不是最簡B.電路有多個(gè)輸出C.電路中存在延遲D.電路使用不同的門電路 2.構(gòu)成半導(dǎo)體數(shù)碼管顯示線段的元件是（ ）A.燈絲 B.發(fā)光二極管C.發(fā)光三極管 D.熔絲 3.若電路

4、可能存在1型邏輯冒險(xiǎn)，則函數(shù)表達(dá)式可轉(zhuǎn)化為（ ）A.B. C. D. 4.組合邏輯電路是指任何時(shí)刻電路的輸出僅由當(dāng)時(shí)的 決定。二、寫出圖1中的最小項(xiàng)表達(dá)式并化簡為最簡與或式。Y4選1 MUX ABCD 圖1三、設(shè)A，B，C為某保密鎖的3個(gè)按鍵，當(dāng)A鍵單獨(dú)按下時(shí)，鎖既不打開也不報(bào)警；只有當(dāng)A，B，C或者A，B或者A，C同時(shí)按下時(shí)，鎖才能被打開，當(dāng)不符合上述組合狀態(tài)時(shí)，將發(fā)出報(bào)警信息，試列出此保密鎖邏輯電路的真值表。第四章 組合邏輯電路測驗(yàn)答案一、單項(xiàng)選擇、填空題1.C 2.B 3.B 4.輸入二、（10分） 5分 5分三、（5分）進(jìn)行邏輯規(guī)定。設(shè)A，B，C為三個(gè)按鍵，按下為1，不按為0。設(shè)F和G

5、分別為開鎖信號(hào)和報(bào)警信號(hào)，開鎖為1，不開鎖為0，報(bào)警為1，不報(bào)警為0。列真值表。根據(jù)邏輯規(guī)定列真值表如表所示。ABCFG0000000101010010110110000101101101011110第四章 組合邏輯電路測驗(yàn)第五章 觸發(fā)器測驗(yàn)學(xué)號(hào) 姓名 一、單項(xiàng)選擇題 CPAC1=11J1K1.觸發(fā)器電路如圖1所示，其次態(tài)應(yīng)為（ ）A.B. 圖1C. D.2.允許鐘控電位觸發(fā)器發(fā)生狀態(tài)轉(zhuǎn)移的時(shí)間段是（ ） A.CP=1期間 B.CP上升沿C.CP=0或CP=1期間 D.CP上升沿或下降沿3.當(dāng)集成維持阻塞D型觸發(fā)器的異步置1端時(shí)，則觸發(fā)器的次態(tài)（ ）A.與CP和D有關(guān)B.與CP和D無關(guān)C.只與

6、CP有關(guān)D.只與D有關(guān)4.要求JK觸發(fā)器狀態(tài)由10，其激勵(lì)輸入端JK應(yīng)為（ ）A.JK0B.JK1C.JK0D.JKl 5.用1級(jí)觸發(fā)器可以記憶的狀態(tài)數(shù)是（ ）A.1 B.2 C.4 D.8二、由或非門構(gòu)成的基本RS觸發(fā)器及輸入波形如圖2所示，試畫出、的輸出波形。設(shè)觸發(fā)器的初態(tài)為0。A S RBABQ圖2第五章 觸發(fā)器測驗(yàn)答案一、單項(xiàng)選擇題1.D 2.C 3.B 4.D 5.B 二、ABQ 對(duì)應(yīng)每個(gè)跳變邊沿的輸出 各0.5分第五章 觸發(fā)器測驗(yàn)第六章 時(shí)序電路測驗(yàn)學(xué)號(hào) 姓名 一、單項(xiàng)選擇、填空題1.基于兩片74161級(jí)聯(lián)，高位、低位輸出分別為、，采用置零法設(shè)計(jì)模值為十七的計(jì)數(shù)器，則反饋狀態(tài)是（

7、）A.0001 0000B.0001 0001 C.0001 0110 D.0001 0111 2.基于兩片74160級(jí)聯(lián)，高位、低位輸出分別為、，采用清零法設(shè)計(jì)模值為十七的計(jì)數(shù)器，則反饋狀態(tài)是（ ）A.0001 0000 B.0001 0001 C.0001 0110 D.0001 0111 3.基于74161，采用清零法設(shè)計(jì)模值為六的計(jì)數(shù)器，則反饋狀態(tài)是（ ）A.0100 B.0101 C.0110 D.1010 4.基于74161，采用置零法設(shè)計(jì)模值為十二的計(jì)數(shù)器，則反饋狀態(tài)是（ ）A.0100 B.1010 C.1011 D.1100 5.在下列器件中，不屬于時(shí)序邏輯電路的是（ ）A.

8、計(jì)數(shù)器 B.移位寄存器 C.全加器 D.序列信號(hào)檢測器6.同步十六進(jìn)制計(jì)數(shù)器的借位，則B的周期和正脈沖寬度分別為（ ）A.16個(gè)CP周期和2個(gè)CP周期 B.16個(gè)CP周期和1個(gè)CP周期C.8個(gè)CP周期和8個(gè) CP周期 D.8個(gè)CP周期和4個(gè)CP周期7.同步計(jì)數(shù)器是指（ ） A.由同類型的觸發(fā)器構(gòu)成的計(jì)數(shù)器 B.各觸發(fā)器時(shí)鐘端連在一起，統(tǒng)一由系統(tǒng)時(shí)鐘控制的計(jì)數(shù)器C.可用前級(jí)輸出做后級(jí)觸發(fā)器的時(shí)鐘的計(jì)數(shù)器 D.可用后級(jí)輸出做前級(jí)觸發(fā)器的時(shí)鐘的計(jì)數(shù)器8.由10級(jí)觸發(fā)器構(gòu)成的二進(jìn)制計(jì)數(shù)器的模值為（ ）A.10 B.20 C.1000 D.10249.由4級(jí)觸發(fā)器構(gòu)成的二進(jìn)制計(jì)數(shù)器模值為 。第六章 時(shí)序

9、電路測驗(yàn) 第1頁 共2頁10.由4級(jí)觸發(fā)器構(gòu)成的寄存器可以存入 位二進(jìn)制代碼。 二、兩片74161接成圖1所示電路，分析該電路的分頻比是多少? D3Q3Q2Q1Q0PCP74161(1)T&Q3Q2Q1Q0PCP74161(2)T1QCC11CP1111D2D1D0D3D1D0D2Z圖1三、試用74161，用置0法接成一個(gè)十三進(jìn)制計(jì)數(shù)器，可以附加必要的門電路。D0D1 D2D3Q0Q1Q2Q3PTCP74161QCC第六章 時(shí)序電路測驗(yàn)答案一、單項(xiàng)選擇、填空題1.A 2.D 3.C 4.C 5.C 6.B 7.B 8.D 9.16 10.4二、（10分）芯片(1)的計(jì)數(shù)范圍為00111001，

10、模值等于7， 4分芯片(2)的計(jì)數(shù)范圍為11001111，模值等于4。 4分級(jí)間為異步級(jí)聯(lián)，構(gòu)成模值等于47=28的計(jì)數(shù)器。 1分故分頻比。 1分三、 （10分）“1”CPD0D1 D2D3Q0Q1Q2Q3PTCP74161QCC起跳狀態(tài)2分判別電路4分1分1分1分1分&第六章 時(shí)序電路測驗(yàn) 第2頁 共2頁第八章 A/D D/A測驗(yàn)學(xué)號(hào) 姓名 一、填空題1.在A/D轉(zhuǎn)換器中，已知是量化單位，若采用“舍尾”方法劃分量化電平，則最大量化誤差為 。2.A/D轉(zhuǎn)換器電路由取樣、保持、量化和 電路構(gòu)成。二、如要求模擬輸出電壓的最大值為10V，電壓的最小變化量為50mV，應(yīng)選幾位的DAC芯片？第八章 A/

11、D D/A測驗(yàn)答案一、填空題1.1 2.編碼二、 1分 得 2分故n=8。 1分第八章 A/D D/A測驗(yàn)第九、十章 存儲(chǔ)器、PLD測驗(yàn)學(xué)號(hào) 姓名 一、單項(xiàng)選擇題1.GAL16V8中能作為時(shí)鐘使用的引腳的數(shù)量是（ ）A.1 B.2 C.3 D.42.GAL16V8的與陣列中包含的與門個(gè)數(shù)是（ ）A.8 B.16 C.32 D.643.與陣列可編程、或陣列固定的可編程器件是（ ）A.PROM B.PLA C.PAL D.E2PROM4.用PLA進(jìn)行邏輯設(shè)計(jì)時(shí)，應(yīng)將邏輯函數(shù)表達(dá)式變換成（ ）A.與非與非式 B.異或式 C.最簡與或式 D.最簡或與式5.術(shù)語CPLD表示（ ）A.復(fù)雜可編程邏輯器件 B.組合可編程邏輯器件 C.組合可編程局部器件 D.復(fù)雜可編程局部器件二、用2564位RAM芯片擴(kuò)展成5124位RAM，并畫出邏輯圖（可用少量門電路）。 I/O0 I/O1 I/O2 I/O3 A0 A1 A2 A3 A4 A5 A6 A72