嵌入式系統(tǒng)設(shè)計(jì)師考試筆記之嵌入式微處理器

1、個人資料整理 僅限學(xué)習(xí)使用嵌入式系統(tǒng)設(shè)計(jì)師考試筆記之嵌入式微處理器一、引言嵌入式微處理器是嵌入式系統(tǒng)的核心器件，深入理解嵌入式微處理器的工 作原理，組成結(jié)構(gòu)、體系結(jié)構(gòu)以及軟件編程等方面，無論對嵌入式設(shè)計(jì)師考試 的準(zhǔn)備還是對嵌入式工程的開發(fā)都有一定的幫助。在目前百花盛放的嵌入式微 處理器市場，各種各樣大大小小的嵌入式微處理器就像菜市場里面的青菜一 樣。要對各種嵌入式微處理器都有深入的理解幾乎是不可能的。但是萬變不離 其中，在眾多的嵌入式微處理器中都有著共同的概念、原理與規(guī)律。我們要做 的是分析嵌入式微處理器的基本結(jié)構(gòu)、基本工作原理、體系結(jié)構(gòu)、市場發(fā)展趨 勢、各種微處理器的特點(diǎn)與應(yīng)用場合等等。我個

2、人覺得，面對全國的考試，其 考點(diǎn)應(yīng)該是大家都應(yīng)該去掌握的一些共有的基本知識，或者是大家都熟悉，流 行程度甚廣的一些微處理器的使用，而不是一些個性化的知識點(diǎn)或者偏門器件 的使用。二、復(fù)習(xí)筆記1 .嵌入式微處理器的基本結(jié)構(gòu)<1）嵌入式硬件系統(tǒng)一般由嵌入式微處理器、存儲器和輸入 /輸出部分組 成。<2）嵌入式微處理器是嵌入式硬件系統(tǒng)的核心，通常由控制單元、算術(shù)邏輯單元和寄存器3大部分組成：A、控制單元：主要負(fù)責(zé)取指、譯碼和取數(shù)等基本操作并發(fā)送主要的控 制指令。B、算術(shù)邏輯單元：主要處理數(shù)值型數(shù)據(jù)和進(jìn)行邏輯運(yùn)算工作。C、寄存器：用于暫存臨時性的數(shù)據(jù)。2 .嵌入式微處理器的分類 <根據(jù)

3、用途）< 1）嵌入式微控制器<MCU）:又稱為單片機(jī)，片上外設(shè)資源一般比較豐 富，適合于控制。最大的特點(diǎn)是單片化，體積小，功耗和成本低，可靠性高。 目前約占70%的市場份額。< 2）嵌入式微處理器<EMPU）:又稱為單板機(jī)，由通用計(jì)算機(jī)中的 CPU 發(fā)展而來，它的特征是具有32位以上的處理器，具有較高的性能。通常嵌入式 微處理器把CPU、ROM、RAM及I/O等模塊做到同一個芯片上。< 3）嵌入式DSP處理器<DSP）:專門用于信號處理方面的處理器，其在 系統(tǒng)結(jié)構(gòu)和指令算法方面進(jìn)行了特殊設(shè)計(jì)，使其處理速度比最快的CPU還快1050倍，在數(shù)字濾波、FFT、頻譜

4、分析等方面獲得了大量的應(yīng)用。< 4）嵌入式片上系統(tǒng)<SOC）:追求產(chǎn)品系統(tǒng)最大包容的集成器件，具最大 的特點(diǎn)是成功實(shí)現(xiàn)了軟硬件的無縫結(jié)合，直接在微處理器片內(nèi)嵌入操作系統(tǒng)的 代碼模塊。3 .典型8位微處理器的結(jié)構(gòu)和特點(diǎn)該部分參考教程8694頁，以8051為重點(diǎn)，徹底搞清楚8位單片機(jī)的工作原理，外設(shè)控制、存儲分布、尋址方式以及典型應(yīng)用。2007年11月下午的第一道題目就考查了 8051的定時器使用、外部時鐘連接、實(shí)際應(yīng)用的流程設(shè)計(jì) 以及典型的尋址方式。這些考點(diǎn)幾乎可以在教程上找到，例如外部時鐘連 接那個問題的答案就是教程89頁上面的原圖。4 .典型16位微處理器的結(jié)構(gòu)和特點(diǎn)該部分參考教

5、程9497頁。典型的微處理器可以參考 MSP430 ,找一 本這方面的書看看關(guān)于MSP430的結(jié)構(gòu)原理以及典型應(yīng)用。5 .典型32位微處理器的結(jié)構(gòu)和特點(diǎn)該部分參考教程97112頁。32位處理器采用32位的地址和數(shù)據(jù)總 線，其地址空間達(dá)到了 232 = 4GB。目前主流的32位嵌入式處理器系統(tǒng)主要有 ARM系列、MIPS系列、PoewrPC系列等。ARM微處理器體系結(jié)構(gòu)目前被公 認(rèn)為是嵌入式應(yīng)用領(lǐng)域領(lǐng)先的32位嵌入式RISC處理器結(jié)構(gòu)。按照目前的發(fā)展 形式，ARM幾乎成了嵌入式應(yīng)用的代名詞。按照我個人的意見，作為嵌入式系 統(tǒng)設(shè)計(jì)師考試，逐漸增加考查 ARM體系結(jié)構(gòu)與編程方面的題目是大勢所趨。 2

6、006年沒有一道關(guān)于ARM的題目，2007年出了少量題目，可能在2008年會繼 續(xù)增加。在下午題方面，2006年考查了 X86方面的應(yīng)用、2007年考查了 8051 方面的應(yīng)用，這個可能是一個過度過程，以目前 ARM在嵌入式領(lǐng)域的廣泛應(yīng) 用和普及程度，下午題目考查 ARM應(yīng)用方面或者32位其他的微處理器方面的 應(yīng)用題目可能在不就將來的考試中就會出現(xiàn)。6 、單片機(jī)系統(tǒng)的基本概念< 1）單片機(jī)組成：中央處理器、存儲器、I/O設(shè)備。< 2）存儲器：物理實(shí)質(zhì)是一組或多組具備數(shù)據(jù)輸入/輸出和數(shù)據(jù)存儲功能的 集成電路，用于充當(dāng)設(shè)備緩存或保存固定的程序及數(shù)據(jù)。A、ROM<N讀存儲器）：一般

7、用于存放固定的程序或數(shù)據(jù)表格等，數(shù)據(jù) 在掉電后仍然會保留下來。B、RAM<隨機(jī)存儲器）：用于暫存程序和數(shù)據(jù)、中間計(jì)算結(jié)果，或用作堆 棧用等，數(shù)據(jù)在掉電后就會丟失。< 3） I/O端口：單片機(jī)與外界聯(lián)系的通道，它可以對各類外部信號 <開關(guān) 量、模擬量、頻率信號）進(jìn)行檢測、判斷、處理，并可控制各類外部設(shè)備?，F(xiàn) 在的單片機(jī)I/O 口已經(jīng)集成了更多的特性和功能，對I/O端口的功能進(jìn)行了拓 展和復(fù)用，例如外部中斷、ADC檢測以及PWM輸出等等。<4）輸出電平：高電平電壓 <輸出“1”時）和低電平電壓<$俞出“0"時）A、TTL電平：正邏輯，5V為邏輯正，0V

8、為邏輯負(fù)，例如單片機(jī)的輸出。B、RS232電平：負(fù)邏輯，一12V為邏輯正，+ 12V為邏輯負(fù)，例如PC的 輸出。注：因此在單片機(jī)和PC進(jìn)行通訊的時候需要一個MAX232芯片進(jìn)行電平 轉(zhuǎn)換。5）堆棧：它是一種線性的數(shù)據(jù)結(jié)構(gòu)，是一個只有一個進(jìn)出口的一維空 問。A、堆棧特性：后進(jìn)先出LIFO）B、堆棧指針：用于指示棧頂?shù)奈恢?地址），當(dāng)發(fā)生壓?；蛘叱鰲２僮?時，導(dǎo)致棧頂位置變化時，堆棧指針會隨之變化。C、堆棧操作：壓棧操作PUSH）和出棧操作POP）。D、堆棧類型：“向上生長”型堆棧，每次壓棧時堆棧指針加1; “向下生長”型堆棧，每次壓棧堆棧時指針減1。E、堆棧應(yīng)用：調(diào)用子程序、響應(yīng)中斷時，堆棧用于

9、保護(hù)現(xiàn)場；還可以用作 臨時數(shù)據(jù)緩沖區(qū)來使用。F、使用注意：堆棧溢出問題，壓棧和出棧的匹配問題。6）定時/計(jì)數(shù)器：實(shí)質(zhì)都是計(jì)數(shù)器。用作定時器時是對單片機(jī)內(nèi)部的時鐘脈 沖進(jìn)行計(jì)數(shù)，而在用作計(jì)數(shù)器時是對單片機(jī)外部的輸入脈沖進(jìn)行計(jì)數(shù)，其作用 如下：A、計(jì)時、定時或延時控制；B、脈沖技術(shù)；C、測量脈沖寬度或頻率 捕獲功能）7）中斷：優(yōu)先級更高的事件發(fā)生，打斷優(yōu)先級低的時間進(jìn)程。引起中斷 的事件稱為中斷源。一個單片機(jī)可能支持多個中斷源，這些中斷源可以分為可 屏蔽中斷和非可屏蔽中斷，而這些中斷源并不都是系統(tǒng)工作所需的，我們可以 根據(jù)系統(tǒng)需求屏蔽那些不需要的中斷源。A、中斷嵌套：當(dāng)一個低級中斷尚未執(zhí)行完畢，又

10、發(fā)生了一個高級優(yōu)先級的 中斷，系統(tǒng)轉(zhuǎn)而執(zhí)行高級中斷服務(wù)程序，待處理完高級中斷后再回過頭來執(zhí)行 低級中斷服務(wù)程序。B、中斷響應(yīng)時間是指從發(fā)出中斷請求到進(jìn)入中斷處理所用的時間；中斷處 理時間是指中斷處理開始到中斷處理結(jié)束的時間。C、中斷響應(yīng)過程：a、保護(hù)現(xiàn)場：將當(dāng)前地址、累加器 ACC、狀態(tài)寄存器保存到堆棧中。b、切換PC指針：根據(jù)不同的中斷源所產(chǎn)生的中斷，切換到相應(yīng)的入口地 址。c、執(zhí)行中斷服務(wù)處理程序。d、恢復(fù)現(xiàn)場：將保存在堆棧中的主程序地址、累加器 ACC、狀態(tài)寄存器 恢復(fù)。e、中斷返回：從中斷處返回到主程序，繼續(xù)執(zhí)行。D、中斷入口地址：單片機(jī)為每個中斷源分配了不同的中斷入口地址，也稱 為中

11、斷向量。8）復(fù)位：通過外部電路給單片機(jī)的復(fù)位引進(jìn)一個復(fù)位信號，讓系統(tǒng)重新 開始運(yùn)行。A、復(fù)位發(fā)生時的動作：a、PC指針從起始位置開始執(zhí)行 大多數(shù)單片機(jī)都是從0x0000處開始 執(zhí)行）。b、I/O端口設(shè)置成缺省狀態(tài) 高阻態(tài)、或者輸出低電平）。c、部分專用控制寄存器SFR恢復(fù)到缺省狀態(tài)。d、普通RAM不變 如果是上電復(fù)位，則是隨機(jī)數(shù))。B、兩種不同的復(fù)位啟動方式：a、冷啟動：也叫上電復(fù)位，指在斷電狀態(tài)下給系統(tǒng)加電，讓系統(tǒng)開 始正常運(yùn)行。b、熱啟動：在不斷電的狀態(tài)下，給單片機(jī)復(fù)位引進(jìn)一個復(fù)位信號， 讓系統(tǒng)重新開始。C、兩種類型的復(fù)位電路：高電平復(fù)位和低電平復(fù)位。D注意事項(xiàng)：a、注意復(fù)位信號的電平狀態(tài)

12、及持續(xù)時間必須滿足系統(tǒng)要求。b、注意避免復(fù)位信號抖動。9)時鐘電路：單片機(jī)是一種時序電路，必須提供脈沖電路才能正常工作。時鐘電路相當(dāng)于單片機(jī)的心臟，它的每一次跳動 振動節(jié)拍)都控制著單片 機(jī)的工作節(jié)奏。振蕩得慢時，系統(tǒng)工作速度就慢，振蕩得快時，系統(tǒng)工作速度 就快 功耗也增大)。A、振蕩周期：振蕩源的振蕩節(jié)拍。B、機(jī)器周期：單片機(jī)完成一個基本操作需要的振蕩周期節(jié)拍)。C、指令周期：執(zhí)行一條指令需要幾個機(jī)器周期。不同的指令需要的機(jī)器周 期數(shù)不同。7、ARM體系結(jié)構(gòu)的基本概念1) ARM : Advanced RISC Machine 。2) ARM體系結(jié)構(gòu)中支持兩種指令集：ARM指令集和Thumb

13、指令集。3) ARM內(nèi)核有T、D、M、I四個功能模塊：A、T模塊：表示16位Thumb,可以在兼顧性能的同時減少代碼尺寸。B、D模塊：表示Debug,內(nèi)核中放置了用于調(diào)試的結(jié)構(gòu)，通常為一個邊 界掃描鏈JTAG。C、M模塊：表示8位乘法器。D、I模塊：表示EmbeddedICE Logic ,用于實(shí)時斷點(diǎn)觀測及變量觀測的邏 輯電路部分。4) ARM處理器有7種運(yùn)行模式：A、用戶模式User):正常程序執(zhí)行模式，用于應(yīng)用程序。D、快速中斷模式FIQ):快速中斷處理，用于高速數(shù)據(jù)傳輸和通道處 理。C、外部中斷模式IRQ):用于通用的中斷處理。D、管理模式SVE):供操作系統(tǒng)使用的一種保護(hù)模式。E、數(shù)

14、據(jù)訪問中止模式Abort):用于虛擬存儲及存儲保護(hù)。F、未定義指令中止模式Undefined ):當(dāng)未定義指令執(zhí)行時進(jìn)入該模式。G、系統(tǒng)模式System ):用于運(yùn)行特權(quán)級的操作系統(tǒng)任務(wù)。除了用戶模式之外的其他6種處理器模式稱為特權(quán)模式，在這些模式下，程 序可以訪問所有的系統(tǒng)資源，也可以任意地進(jìn)行處理器模式切換，其中，除了 系統(tǒng)模式外，其他的5種特權(quán)模式又稱為異常模式。處理器模式可以通過 軟件控制進(jìn)行切換，也可以通過 外部中斷或異常處理 過程進(jìn)行切換。大多數(shù)的用戶程序運(yùn)行在用戶模式下，這時，應(yīng)用程序不能訪 問一些受操作系統(tǒng)保護(hù)的系統(tǒng)資源，應(yīng)用程序也不能直接進(jìn)行處理器模式切 換。當(dāng)需要進(jìn)行處理器

15、模式切換時，應(yīng)用程序可以產(chǎn)生異常處理，在異常處理 中進(jìn)行處理器模式的切換。這種體系結(jié)構(gòu)可以使操作系統(tǒng)控制整個系統(tǒng)的資 源。當(dāng)應(yīng)用程序發(fā)生異常中斷時，處理器進(jìn)入相應(yīng)的異常模式。在每一種異常 模式中都有一組寄存器，供相應(yīng)的異常處理程序使用，這樣就可以保證進(jìn)入異 常模式時，用戶模式下的寄存器不被破壞。系統(tǒng)模式并不是通過異常過程進(jìn)入的，它和用戶模式具有完全一樣的寄存 器，但是系統(tǒng)模式屬于特權(quán)模式，可以訪問所有的系統(tǒng)資源，也可以直接進(jìn)行 處理器模式切換，它主要供操作系統(tǒng)任務(wù)使用。5) ARM處理器共有37個寄存器：31個通用寄存器和6個狀態(tài)寄存器A、通用寄存器包括R0R15 ,可以分為3類：a、未備份寄

16、存器R0R7：在所有的處理器模式下，未備份寄存器都是指向同 一個物理寄存器。b、備份寄存器R8R14 :對于R8R12來說，每個寄存器對 于2個不同的物理寄存器，它們每次所訪問的物理寄存器都與當(dāng)前的處理器 運(yùn)行模式有關(guān)。對于R13、R14來說，每個寄存器對于6個不同的物理寄存器，其中一個 是用戶模式和系統(tǒng)模式共用。R13在ARM指令中常用作堆棧指針。由于處理器的每種運(yùn)行模式都有自 己獨(dú)立的物理寄存器R13,所有在用戶應(yīng)用程序的初始化部分，一般要初 始化每種模式下的R13,使其指向該運(yùn)行模式的?？臻g。R14又稱為連接寄存器LR),在ARM體系中具有下面兩種特殊作用：在 通過BL或BLX指令調(diào)用子

17、程序時，存放當(dāng)前子程序的返回地址；在 異常 中斷發(fā)生時，存放異常模式將要返回的地址。c、程序計(jì)數(shù)器R15PC)。由于ARM采用了流水線機(jī)制，在三級流水線中，當(dāng)正確讀取了PC的值時，該值為當(dāng)前指令地址值加8個字節(jié)。也就是說，PC指向當(dāng)前指令的下兩條 指令的地址。在ARM指令狀態(tài)下，PC的0和1位是0,在Thumb指令狀態(tài) 下，PC的0位是0。B、程序狀態(tài)寄存器a、ARM體系結(jié)才包含1個當(dāng)前程序狀態(tài)寄存器CPSR)和5個備 份的程序狀態(tài)寄存器SPSR ),使用MSR和MRS指令來設(shè)置和讀取 這些寄存器。b、當(dāng)前程序狀態(tài)寄存器 CPSR:保存當(dāng)前處理器狀態(tài)的信息，可以在任何 處理器模式下被訪問。c、

18、備份程序狀態(tài)寄存器SPSR:每一種異常處理器模式下都有一個專用的 物理狀態(tài)寄存器。當(dāng)特定的異常中斷發(fā)生時，這個寄存器用于存放當(dāng)前 程序狀態(tài)寄存器的內(nèi)容，在異常中斷程序退出時，可以用 SPSR中保存 的值來恢復(fù)CPSR od、由于用戶模式和系統(tǒng)模式不屬于異常模式，它們沒有 SPSR,當(dāng)在這兩 種模式下訪問SPSR時，結(jié)果是未知的。<6) ARM指令的尋址方式所謂尋址方式就是處理器根據(jù)指令中給出的地址信息來尋找物理地址的方A、立即尋址：操作數(shù)本身就在指令中給出，只要取出指令也就取到了操 作數(shù)。ADD R0, R0, #10 R0 R0+1B、寄存器尋址：利用寄存器中的數(shù)值作為操作數(shù)。ADD

19、R0, R1, R2。 R0 R1+R2C、寄存器間接尋址：以寄存器中的值作為操作數(shù)地址，而操作數(shù)本身存 放在存儲器中。ADD R0, R1, R20 R0 R1+R2LDR R0, R1。 R0 R1STR R0, R1。 R1 R0D、基址變址尋址：將寄存器 <該寄存器一般稱作基址寄存器)的內(nèi)容與指 令中給出的地址偏移量相加，從而得到一個操作數(shù)的有效地址。LDR R0, R1, #40 R0 R1+4LDR R0, R1, #4!0 R0 R1+4 R1 R1+4LDR R0, R1, #40 R0 R1 R1 R1+4LDR R0, R1, R2!。 R0 R1+R2E、多寄存器尋

20、址：一條指令可以完成多個寄存器值的傳送。LDMIA R0, R1, R2, R3。 R1 R0 R2 R0+4 R3 R0+8F、相對尋址：以程序計(jì)數(shù)器PC的當(dāng)前值作為基地址，指令中的地址標(biāo) 號作為偏移量，兩者相加之后得到操作數(shù)的有效地址。BL NEXT。跳轉(zhuǎn)至IJ子程序NEXT處執(zhí)行NEXTMOV PC, LR。從子程序返回G、堆棧尋址：支持4種類型的堆棧工作方式：a、滿遞增堆棧：堆棧指針指向最后壓入的數(shù)據(jù)，且由低地 址向高地址生長。b、滿遞減堆棧：堆棧指針指向最后壓入的數(shù)據(jù)，且由高地 址向低地址生長。c、空遞增堆棧：堆棧指針指向下一個將要放入數(shù)據(jù)的空位置，且由低地址向高地址生長。d、空遞減

21、堆棧：堆棧指針指向下一個將要放入數(shù)據(jù)的空位 置，且由高地址向低地址生長。<7) ARM的存儲方法A、大端模式：數(shù)據(jù)的高字節(jié)存儲在低地址中，低字節(jié)存儲在高地址中 B、小端模式：數(shù)據(jù)的低字節(jié)存儲在低地址中，高字節(jié)存儲在高地址中<8） ARM中斷與異常A、ARM內(nèi)核支持7種中斷，不同的中斷處于不同的處理模式，具有不同的 優(yōu)先級，而且每個中斷都有固定的中斷地址入口。當(dāng)一個中斷發(fā)生時， 相應(yīng)的R14<LR）存儲中斷返回地址，SPSR存儲當(dāng)前程序狀態(tài)寄存器 CPSR的值。B、由于ARM內(nèi)核支持流水線工作，LR寄存器存儲的地址可能是發(fā)生中斷 后面指令的地址，所以不同的中斷處理完成后，必須將

22、 LR寄存器值經(jīng) 過處理后再寫入P15<PC）寄存器。C、ARM異常的具體含義：a、復(fù)位：當(dāng)處理器的復(fù)位電平有效時，產(chǎn)生復(fù)位異常，程序跳轉(zhuǎn)到異常復(fù) 位異常處理程序處執(zhí)行。b、未定義的指令：當(dāng)ARM處理器或協(xié)處理器遇到不能處理的指令時，產(chǎn) 生未定義指令異常。可以使用該異常機(jī)制進(jìn)行軟件仿真。c、軟件中斷：該異常由執(zhí)行 SWI指令產(chǎn)生，可用于用戶模式下的程序調(diào)用 特權(quán)操作指令。可使用該異常機(jī)制實(shí)現(xiàn)操作系統(tǒng)調(diào)用功能。d、指令預(yù)取中止：如果處理器預(yù)取指令的地址不存在或該地址不允許當(dāng)前 指令訪問，存儲器向處理器發(fā)出中止信號，但當(dāng)預(yù)取的指令被執(zhí)行時， 才會產(chǎn)生指令預(yù)取中止異常。e、數(shù)據(jù)訪問中止：如果處

23、理器數(shù)據(jù)訪問指令的目標(biāo)地址不存在，或者該 地址不允許當(dāng)前指令訪問，處理器產(chǎn)生數(shù)據(jù)訪問中止異常。f、外部中斷請求：當(dāng)ARM外部中斷請求管腳有效，而且 CPSR中的I位為0時，產(chǎn)生IRQ異常。系統(tǒng)的外設(shè)可以通過該異常請 求中斷服務(wù)。g、快速中斷請求：當(dāng)ARM快速中斷請求管腳有效，而且 CPSR的F位 為0時，產(chǎn)生FIQ異常。D、ARM處理器對異常中斷的響應(yīng)過程a、將下一條指令的地址存入相應(yīng)的連接寄存器 LR中。b、將CPSR復(fù)制到相應(yīng)的SPSR中。c、根據(jù)異常的類型，強(qiáng)制設(shè)置 CPSR的運(yùn)行模式位。d、強(qiáng)制PC從相關(guān)的異常向量地址取下一條指令執(zhí)行，從而跳轉(zhuǎn)到相應(yīng)的 異常處理程序處。E、ARM處理器從異常中斷處理程序中返回a、恢復(fù)中斷的程序的處理器狀態(tài)，將 SPSR復(fù)制到CPSR中。b、若在進(jìn)入異常處理時設(shè)置了中斷禁止位，要在此清除。c、將連接寄存器LR的值減去相應(yīng)的偏移量后送到 PC。F、復(fù)位異常中斷處理程序不需要返回。在復(fù)位異常中斷程序開始整個用 戶程序的執(zhí)行。三、真題解讀1、2007年上午49題在ARM處理器中，<49）寄存器包括全局的中斷禁止位，控制中斷禁止位 就可以打開或者關(guān)閉中斷。49) A. CPSR B. SPSR C. PC D. IR答案：A考