數(shù)字電子技術(shù)：第六章 時(shí)序邏輯電路

1、第六章第六章 時(shí)序邏輯電路時(shí)序邏輯電路 本章主要介紹時(shí)序邏輯電路的工作原理和分析本章主要介紹時(shí)序邏輯電路的工作原理和分析方法及設(shè)計(jì)方法。首先講述時(shí)序邏輯電路的功能及方法及設(shè)計(jì)方法。首先講述時(shí)序邏輯電路的功能及結(jié)構(gòu)特點(diǎn)、分析方法和步驟，然后具體介紹寄存器、結(jié)構(gòu)特點(diǎn)、分析方法和步驟，然后具體介紹寄存器、計(jì)數(shù)器等各類時(shí)序邏輯電路的工作原理和使用方法，計(jì)數(shù)器等各類時(shí)序邏輯電路的工作原理和使用方法，最后介紹時(shí)序邏輯電路的設(shè)計(jì)方法。最后介紹時(shí)序邏輯電路的設(shè)計(jì)方法。本章重點(diǎn)是計(jì)數(shù)器的分析和設(shè)計(jì)本章重點(diǎn)是計(jì)數(shù)器的分析和設(shè)計(jì)6.1 概述概述6.2 時(shí)序邏輯電路的分析方法時(shí)序邏輯電路的分析方法6.3 若干常用的時(shí)

2、序邏輯電路若干常用的時(shí)序邏輯電路6.4 時(shí)序邏輯電路的設(shè)計(jì)方法時(shí)序邏輯電路的設(shè)計(jì)方法6.5 時(shí)序邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象（自學(xué)）時(shí)序邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象（自學(xué)） 在任意時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信在任意時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且還取決于電路原來的狀態(tài)。號(hào)，而且還取決于電路原來的狀態(tài)。 時(shí)序時(shí)序邏輯電路邏輯電路的構(gòu)成可的構(gòu)成可用圖用圖6.1.1所示框圖所示框圖表示表示圖圖6.1.11.時(shí)序邏輯電路包含組合邏輯電路和存儲(chǔ)電路兩個(gè)部時(shí)序邏輯電路包含組合邏輯電路和存儲(chǔ)電路兩個(gè)部 分；分；圖圖6.1.12.存儲(chǔ)電路的輸出狀態(tài)必須反饋到組合電路的輸入端，存儲(chǔ)電路的輸出狀態(tài)必須

3、反饋到組合電路的輸入端，與輸入信號(hào)一起，共同決定組合邏輯電路的輸出。與輸入信號(hào)一起，共同決定組合邏輯電路的輸出。時(shí)序邏輯電路可以用下面三個(gè)方程組來描述時(shí)序邏輯電路可以用下面三個(gè)方程組來描述圖圖6.1.1圖圖6.1.1圖圖6.1.1例例6.1 串行加法器電路如圖串行加法器電路如圖6.1.2所示，寫出其輸出方程、所示，寫出其輸出方程、驅(qū)動(dòng)方程和狀態(tài)方程驅(qū)動(dòng)方程和狀態(tài)方程圖圖6.1.2解：其輸出方程為解：其輸出方程為QbaCbasiiiiii1驅(qū)動(dòng)方程為驅(qū)動(dòng)方程為狀態(tài)方程為狀態(tài)方程為 根據(jù)觸發(fā)器動(dòng)作特點(diǎn)可分為同步時(shí)序邏輯電路和根據(jù)觸發(fā)器動(dòng)作特點(diǎn)可分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路。在同步時(shí)序邏輯

4、電路中，存儲(chǔ)電異步時(shí)序邏輯電路。在同步時(shí)序邏輯電路中，存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘使用統(tǒng)一的路中所有觸發(fā)器的時(shí)鐘使用統(tǒng)一的CLK,狀態(tài)變化發(fā)生狀態(tài)變化發(fā)生在同一時(shí)刻，即觸發(fā)器在時(shí)鐘脈沖的作用下同時(shí)翻轉(zhuǎn)在同一時(shí)刻，即觸發(fā)器在時(shí)鐘脈沖的作用下同時(shí)翻轉(zhuǎn);而在異步時(shí)序邏輯電路中，觸發(fā)器的翻轉(zhuǎn)不是同時(shí)的而在異步時(shí)序邏輯電路中，觸發(fā)器的翻轉(zhuǎn)不是同時(shí)的沒有統(tǒng)一的沒有統(tǒng)一的CLK,觸發(fā)器狀態(tài)的變化有先有后。觸發(fā)器狀態(tài)的變化有先有后。 根據(jù)輸出信號(hào)的特點(diǎn)時(shí)序邏輯電路可分為根據(jù)輸出信號(hào)的特點(diǎn)時(shí)序邏輯電路可分為。在米利型時(shí)序邏輯。在米利型時(shí)序邏輯電路中，輸出信號(hào)不僅取決于存儲(chǔ)電路的狀態(tài)，而且電路中，輸出信號(hào)不僅取決于

5、存儲(chǔ)電路的狀態(tài)，而且還取決于輸入變量，即還取決于輸入變量，即有關(guān)、與QXQXFY),( 在穆爾型時(shí)序邏輯電路中，輸出信號(hào)僅僅取決于存在穆爾型時(shí)序邏輯電路中，輸出信號(hào)僅僅取決于存儲(chǔ)電路的狀態(tài)，可表述為儲(chǔ)電路的狀態(tài)，可表述為僅取決于電路狀態(tài))(QFY 故穆爾型電路只是米利型電路的特例而已故穆爾型電路只是米利型電路的特例而已就是給定時(shí)序電路，找出該的就是給定時(shí)序電路，找出該的邏輯功能，即找出在輸入和邏輯功能，即找出在輸入和CLK作用下，電路的次態(tài)作用下，電路的次態(tài)和輸出。由于同步時(shí)序邏輯電路是在同一時(shí)鐘作用下，和輸出。由于同步時(shí)序邏輯電路是在同一時(shí)鐘作用下，故分析比較簡單些，只要寫出電路的驅(qū)動(dòng)方程、

6、輸出故分析比較簡單些，只要寫出電路的驅(qū)動(dòng)方程、輸出方程和狀態(tài)方程，根據(jù)狀態(tài)方程得到電路的狀態(tài)表或方程和狀態(tài)方程，根據(jù)狀態(tài)方程得到電路的狀態(tài)表或狀態(tài)轉(zhuǎn)換圖，就可以得出電路的邏輯功能。狀態(tài)轉(zhuǎn)換圖，就可以得出電路的邏輯功能。1. 從給定的邏輯電路圖中寫出每個(gè)觸發(fā)器的驅(qū)動(dòng)方程從給定的邏輯電路圖中寫出每個(gè)觸發(fā)器的驅(qū)動(dòng)方程（也就是存儲(chǔ)電路中每個(gè)觸發(fā)器輸入信號(hào)的邏輯函數(shù)（也就是存儲(chǔ)電路中每個(gè)觸發(fā)器輸入信號(hào)的邏輯函數(shù)式）；式）；2.把得到的驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程中，就把得到的驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程中，就可以得到每個(gè)觸發(fā)器的狀態(tài)方程，由這些狀態(tài)方程得可以得到每個(gè)觸發(fā)器的狀態(tài)方程，由這些狀態(tài)方

7、程得到整個(gè)時(shí)序邏輯電路的方程組；到整個(gè)時(shí)序邏輯電路的方程組；3. 根據(jù)邏輯圖寫出電路的輸出方程；根據(jù)邏輯圖寫出電路的輸出方程；4.寫出整個(gè)電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖；寫出整個(gè)電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖；5.由狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖得出電路的邏輯功能。由狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖得出電路的邏輯功能。例例6.2.1 試分析圖試分析圖6.2.1所示的時(shí)序邏輯電路的邏輯功能，所示的時(shí)序邏輯電路的邏輯功能，寫出它的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，寫出電路的寫出它的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，寫出電路的狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。圖圖6.2.1解

8、：解：(1) 驅(qū)動(dòng)方程：驅(qū)動(dòng)方程：23213312121321,)(,1, )(QKQQJQQKQJKQQJ(2) 狀態(tài)方程：狀態(tài)方程：JK觸發(fā)器的特性方程觸發(fā)器的特性方程QKQJQ* 將驅(qū)動(dòng)方程代入將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程中，得出電觸發(fā)器的特性方程中，得出電路的狀態(tài)方程，即路的狀態(tài)方程，即 3232132312121321*)(*QQQQQQQQQQQQQQQQ23213312121321,)(,1, )(QKQQJQQKQJKQQJ(3)輸出方程：輸出方程：32QQY 從例題可以看出，邏輯電路的三個(gè)方程應(yīng)該說已從例題可以看出，邏輯電路的三個(gè)方程應(yīng)該說已經(jīng)清楚描述一個(gè)電路的邏輯功能

9、，但卻不能確定電路經(jīng)清楚描述一個(gè)電路的邏輯功能，但卻不能確定電路具體用途，因此需要在時(shí)鐘信號(hào)作用下將電路所有的具體用途，因此需要在時(shí)鐘信號(hào)作用下將電路所有的的狀態(tài)轉(zhuǎn)換全部列出來，則電路的功能一目了然的狀態(tài)轉(zhuǎn)換全部列出來，則電路的功能一目了然 描述時(shí)序邏輯電路所有狀態(tài)的方法有狀態(tài)轉(zhuǎn)換描述時(shí)序邏輯電路所有狀態(tài)的方法有狀態(tài)轉(zhuǎn)換表（狀態(tài)轉(zhuǎn)換真值表）、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖表（狀態(tài)轉(zhuǎn)換真值表）、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖和時(shí)序圖。下面結(jié)合上面的例題介紹這幾種方法。和時(shí)序圖。下面結(jié)合上面的例題介紹這幾種方法。 此電路沒有輸入變量，屬于穆爾型的時(shí)序邏輯電此電路沒有輸入變量，屬于穆爾型的時(shí)序邏輯電路，輸出端的

10、狀態(tài)只決定于電路的初態(tài)。路，輸出端的狀態(tài)只決定于電路的初態(tài)。 根據(jù)狀態(tài)方程將所有的輸入變量和電路初態(tài)的取根據(jù)狀態(tài)方程將所有的輸入變量和電路初態(tài)的取值，帶入電路的狀態(tài)方程和輸出方程，得到電路次態(tài)值，帶入電路的狀態(tài)方程和輸出方程，得到電路次態(tài)（新態(tài)（新態(tài))的輸出值，列成表即為狀態(tài)轉(zhuǎn)換表的輸出值，列成表即為狀態(tài)轉(zhuǎn)換表圖圖6.2.1由狀態(tài)轉(zhuǎn)換表可知，此時(shí)序電路為七進(jìn)制加法計(jì)數(shù)器，由狀態(tài)轉(zhuǎn)換表可知，此時(shí)序電路為七進(jìn)制加法計(jì)數(shù)器，其中其中Y為進(jìn)位脈沖的輸出端。為進(jìn)位脈沖的輸出端。 3232132312121321*)(*QQQQQQQQQQQQQQQQ設(shè)初態(tài)設(shè)初態(tài)Q3Q2Q1=000，由狀態(tài)方程可得：，由

11、狀態(tài)方程可得： 由狀態(tài)轉(zhuǎn)換表可得狀態(tài)轉(zhuǎn)換圖由狀態(tài)轉(zhuǎn)換表可得狀態(tài)轉(zhuǎn)換圖如圖如圖6.2.2所示所示 將狀態(tài)轉(zhuǎn)換表以圖形的方式直觀將狀態(tài)轉(zhuǎn)換表以圖形的方式直觀表示出來，即為狀態(tài)轉(zhuǎn)換圖表示出來，即為狀態(tài)轉(zhuǎn)換圖圖圖6.2.2 在時(shí)鐘脈沖在時(shí)鐘脈沖序列的作用下，序列的作用下，電路的狀態(tài)、輸電路的狀態(tài)、輸出狀態(tài)隨時(shí)間變出狀態(tài)隨時(shí)間變化的波形叫做時(shí)化的波形叫做時(shí)序圖。由狀態(tài)轉(zhuǎn)序圖。由狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換換表或狀態(tài)轉(zhuǎn)換圖可得圖圖可得圖6.2.3所所示示圖圖6.2.3例例6.2.2 分析圖分析圖6.2.4所示的時(shí)序邏輯電路的功能，寫出電所示的時(shí)序邏輯電路的功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀

12、態(tài)路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。轉(zhuǎn)換圖。解：解： （1） 驅(qū)動(dòng)方程：驅(qū)動(dòng)方程：21211QQADQD212121111QQADQQDQnnD觸發(fā)器的特性方程為觸發(fā)器的特性方程為Q *D，得，得21211QQADQD21212121)()(QQAQQAQQAQQAY A0時(shí)時(shí)為為4進(jìn)制加法計(jì)數(shù)器進(jìn)制加法計(jì)數(shù)器A1時(shí)時(shí)為為4進(jìn)制減法計(jì)數(shù)器進(jìn)制減法計(jì)數(shù)器212121111QQADQQDQnn21212121)()(QQAQQAQQAQQAY 可以合成一個(gè)狀態(tài)轉(zhuǎn)換表為：可以合成一個(gè)狀態(tài)轉(zhuǎn)換表為：A0時(shí)時(shí)A1時(shí)時(shí)故此電路為有輸入控制的邏輯電路，為可控計(jì)數(shù)器，故此電路為有輸入控制

13、的邏輯電路，為可控計(jì)數(shù)器，A0為加法計(jì)數(shù)器，為加法計(jì)數(shù)器，A1為減法計(jì)數(shù)器。為減法計(jì)數(shù)器。（5)狀態(tài)轉(zhuǎn)換圖：狀態(tài)轉(zhuǎn)換圖：四、狀態(tài)機(jī)流程圖（四、狀態(tài)機(jī)流程圖（SM圖）（自學(xué)）圖）（自學(xué)） 由于在異步時(shí)序邏輯電路中，觸發(fā)器的動(dòng)作不是同時(shí)的，由于在異步時(shí)序邏輯電路中，觸發(fā)器的動(dòng)作不是同時(shí)的，故分析時(shí)除了寫出驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程等外，還用故分析時(shí)除了寫出驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程等外，還用寫出各個(gè)觸發(fā)器的時(shí)鐘信號(hào)，因此異步時(shí)序邏輯電路的分析要寫出各個(gè)觸發(fā)器的時(shí)鐘信號(hào)，因此異步時(shí)序邏輯電路的分析要比同步時(shí)序邏輯電路的分析復(fù)雜。比同步時(shí)序邏輯電路的分析復(fù)雜。例例6.2.3 已知異步時(shí)序邏輯電路的

14、邏輯圖如圖已知異步時(shí)序邏輯電路的邏輯圖如圖6.2.6所示，所示，試分析它的邏輯功能，畫出電路的狀態(tài)轉(zhuǎn)換圖和時(shí)序試分析它的邏輯功能，畫出電路的狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。圖。圖圖6.2.6解：（解：（1） 驅(qū)動(dòng)方程：驅(qū)動(dòng)方程：圖圖6.2.61,11,132132213100KQQJKJKQJKJ（2）JK的特性方程為的特性方程為QKQJQ*可得邏輯電路的狀態(tài)方程：可得邏輯電路的狀態(tài)方程：321*32*213*10*0QQQQQQQQQQQ1,11,132132213100KQQJKJKQJKJ30QQC 0312010;QclkQclkQclkclkclk；圖圖6.2.6clk此電路為異步十進(jìn)此電路為異

15、步十進(jìn)制計(jì)數(shù)器制計(jì)數(shù)器321*32*213*10*0QQQQQQQQQQQ0312010;QclkQclkQclkclkclk；30QQC 注：由狀態(tài)轉(zhuǎn)換圖可知，注：由狀態(tài)轉(zhuǎn)換圖可知，10個(gè)狀態(tài)個(gè)狀態(tài)00001001是在循環(huán)是在循環(huán)內(nèi)，而其它的內(nèi)，而其它的6個(gè)狀態(tài)個(gè)狀態(tài)10101111最終在時(shí)鐘作用下，最終在時(shí)鐘作用下，都可以進(jìn)入此循環(huán)，具有這種特點(diǎn)的時(shí)序電路，稱為都可以進(jìn)入此循環(huán)，具有這種特點(diǎn)的時(shí)序電路，稱為能夠自啟動(dòng)的時(shí)序電路。能夠自啟動(dòng)的時(shí)序電路。，是，是由觸發(fā)器構(gòu)成的，只要有置位和復(fù)位功能，就可以做由觸發(fā)器構(gòu)成的，只要有置位和復(fù)位功能，就可以做寄存器，如基本寄存器，如基本SR鎖存器、鎖

16、存器、D觸發(fā)器、觸發(fā)器、JK觸發(fā)器等等。觸發(fā)器等等。一個(gè)觸發(fā)器可以存一個(gè)觸發(fā)器可以存1位二進(jìn)制代碼，故位二進(jìn)制代碼，故N位二進(jìn)制代碼位二進(jìn)制代碼需要需要N個(gè)觸發(fā)器。個(gè)觸發(fā)器。 根據(jù)根據(jù)不同分為并行和串行兩種：并行方式就不同分為并行和串行兩種：并行方式就是將寄存的數(shù)碼從各對(duì)應(yīng)的輸入端同時(shí)輸入到寄存器中；串行方是將寄存的數(shù)碼從各對(duì)應(yīng)的輸入端同時(shí)輸入到寄存器中；串行方式是將數(shù)碼從一個(gè)輸入端逐位輸入到寄存器中。根據(jù)式是將數(shù)碼從一個(gè)輸入端逐位輸入到寄存器中。根據(jù)不同也可分為并行和串行兩種：并行方式就是要取出的數(shù)碼不同也可分為并行和串行兩種：并行方式就是要取出的數(shù)碼從對(duì)應(yīng)的各個(gè)輸出端上同時(shí)出現(xiàn)；串行方式是

17、被取出的數(shù)碼在一從對(duì)應(yīng)的各個(gè)輸出端上同時(shí)出現(xiàn)；串行方式是被取出的數(shù)碼在一個(gè)輸出端逐位輸出；根據(jù)個(gè)輸出端逐位輸出；根據(jù)寄存器也常分為數(shù)碼寄存寄存器也常分為數(shù)碼寄存器和移位寄存器。器和移位寄存器。 74LS75是由同步是由同步SR觸發(fā)器觸發(fā)器構(gòu)成的構(gòu)成的D觸發(fā)器構(gòu)成的，電路圖觸發(fā)器構(gòu)成的，電路圖如圖如圖6.3.1所示。由于在所示。由于在CP1期期間，輸出會(huì)隨間，輸出會(huì)隨D的狀態(tài)而改變的狀態(tài)而改變圖圖6.3.1 由于由于D觸發(fā)器是由同步觸發(fā)器是由同步SR觸發(fā)器構(gòu)成的，故在時(shí)鐘觸發(fā)器構(gòu)成的，故在時(shí)鐘clk1期間，期間，Q 隨隨D 改變改變R D為清零端為清零端此寄存器為并行輸入此寄存器為并行輸入/并行

18、輸出并行輸出方式。在方式。在CLK時(shí)，將時(shí)，將D0 D3數(shù)據(jù)存入，與此前后的數(shù)據(jù)存入，與此前后的D狀態(tài)狀態(tài)無關(guān)，而且有異步置零（清零）無關(guān)，而且有異步置零（清零）功能。功能。 74HC175為由為由CMOS邊沿邊沿觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的4位寄存器，其位寄存器，其邏輯電路如圖邏輯電路如圖6.3.2所示。所示。圖圖6.3.2D0 D3為并行數(shù)據(jù)輸入端；為并行數(shù)據(jù)輸入端；CLK為寄存脈沖輸入端為寄存脈沖輸入端 移位寄存器不僅具有數(shù)碼存儲(chǔ)功能，還具有移位移位寄存器不僅具有數(shù)碼存儲(chǔ)功能，還具有移位的功能，即在移位脈沖的作用下，依次左移或右移。的功能，即在移位脈沖的作用下，依次左移或右移。故移位寄存器除

19、了寄存代碼外，還可以實(shí)現(xiàn)數(shù)據(jù)的串故移位寄存器除了寄存代碼外，還可以實(shí)現(xiàn)數(shù)據(jù)的串行并行轉(zhuǎn)換、數(shù)值運(yùn)算以及數(shù)據(jù)處理等。行并行轉(zhuǎn)換、數(shù)值運(yùn)算以及數(shù)據(jù)處理等。電路如圖電路如圖6.3.3所示。所示。圖圖6.3.3圖圖6.3.3其中其中D1為串行輸入端，為串行輸入端， D0為串行輸出端，為串行輸出端，Q3 Q0為為并行輸出端，并行輸出端，CLK為移位脈沖輸入端為移位脈沖輸入端其狀態(tài)表為其狀態(tài)表為圖圖6.3.3其波形圖為其波形圖為數(shù)據(jù)運(yùn)算并代碼轉(zhuǎn)換，串應(yīng)用： 電路如圖電路如圖6.3.4所示，其分析原理同上，不同的是所示，其分析原理同上，不同的是JK觸發(fā)器的寄存是在移位脈沖的下降沿發(fā)生的。觸發(fā)器的寄存是在移位

20、脈沖的下降沿發(fā)生的。(1) 邏輯圖形符號(hào)及功能表：如圖邏輯圖形符號(hào)及功能表：如圖6.3.5所示。所示。其中：其中：DIR數(shù)據(jù)右移串行輸入端數(shù)據(jù)右移串行輸入端DIL數(shù)據(jù)左移串行輸入端數(shù)據(jù)左移串行輸入端D0D3數(shù)據(jù)并行輸入端數(shù)據(jù)并行輸入端Q0Q3數(shù)據(jù)并行輸出端數(shù)據(jù)并行輸出端S1、S0工作狀態(tài)控制端工作狀態(tài)控制端圖圖6.3.6(2)擴(kuò)展：由兩片擴(kuò)展：由兩片74LS194A構(gòu)成構(gòu)成8位雙向移位寄存器，如位雙向移位寄存器，如圖圖6.3.6 所示所示 在計(jì)算機(jī)和數(shù)字邏輯系統(tǒng)中，計(jì)數(shù)器是最基本、最常用的部在計(jì)算機(jī)和數(shù)字邏輯系統(tǒng)中，計(jì)數(shù)器是最基本、最常用的部件之一。它不僅可以記錄輸入的脈沖個(gè)數(shù)，還可以實(shí)現(xiàn)分頻

21、、件之一。它不僅可以記錄輸入的脈沖個(gè)數(shù)，還可以實(shí)現(xiàn)分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列等。定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列等。*按計(jì)數(shù)容量分：二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器等按計(jì)數(shù)容量分：二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器等*按時(shí)鐘分按時(shí)鐘分:同步計(jì)數(shù)器、異步計(jì)數(shù)器同步計(jì)數(shù)器、異步計(jì)數(shù)器*按計(jì)數(shù)過程中數(shù)字增減分：加法計(jì)數(shù)器、減法計(jì)數(shù)器按計(jì)數(shù)過程中數(shù)字增減分：加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器和可逆計(jì)數(shù)器*按計(jì)數(shù)器中的數(shù)字編碼分：二進(jìn)制計(jì)數(shù)器、二按計(jì)數(shù)器中的數(shù)字編碼分：二進(jìn)制計(jì)數(shù)器、二-十進(jìn)十進(jìn)制計(jì)數(shù)器和制計(jì)數(shù)器和 循環(huán)碼計(jì)數(shù)器等循環(huán)碼計(jì)數(shù)器等原理：根據(jù)二進(jìn)制加法運(yùn)算規(guī)則可原理：根據(jù)二進(jìn)制加法運(yùn)算規(guī)則可知：在多位

22、二進(jìn)制數(shù)末位加知：在多位二進(jìn)制數(shù)末位加1，若第，若第i 位以下皆為位以下皆為1時(shí)，則第時(shí)，則第i 位應(yīng)翻轉(zhuǎn)。位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律，若用由此得出規(guī)律，若用T 觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成計(jì)數(shù)器，則第計(jì)數(shù)器，則第i位觸發(fā)器輸入端位觸發(fā)器輸入端Ti 的的邏輯式應(yīng)為：邏輯式應(yīng)為：10021TQQQTiii.圖圖6.3.8為為4位同步二進(jìn)制加位同步二進(jìn)制加法計(jì)數(shù)器的邏輯電路。每個(gè)法計(jì)數(shù)器的邏輯電路。每個(gè)觸發(fā)器都是聯(lián)成觸發(fā)器都是聯(lián)成T 觸發(fā)器。觸發(fā)器。21031020101QQQTQQTQTT圖圖6.3.8T觸發(fā)器的特性方程為觸發(fā)器的特性方程為QTQTQ*則狀態(tài)方程為則狀態(tài)方程為321032103210*321

23、0210210*2101010*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQc.輸出方程：輸出方程：21031020101QQQTQQTQTT3210QQQQC 321032103210*3210210210*2101010*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ3210QQQQC (1)由于每輸入由于每輸入16個(gè)個(gè)CLK 脈沖觸發(fā)器的狀態(tài)一循環(huán)，并脈沖觸發(fā)器的狀態(tài)一循環(huán)，并在輸出端在輸出端C產(chǎn)生一進(jìn)位信號(hào)，故為產(chǎn)生一進(jìn)位信號(hào)，故為16進(jìn)制計(jì)數(shù)器。若進(jìn)制計(jì)數(shù)器。若二進(jìn)制數(shù)碼的位數(shù)為二進(jìn)制數(shù)碼的位數(shù)為n

24、，而計(jì)數(shù)器的循環(huán)周期為，而計(jì)數(shù)器的循環(huán)周期為2n，這樣計(jì)數(shù)器又叫二進(jìn)制計(jì)數(shù)器。將計(jì)數(shù)器中能計(jì)到的這樣計(jì)數(shù)器又叫二進(jìn)制計(jì)數(shù)器。將計(jì)數(shù)器中能計(jì)到的最大數(shù)稱為最大數(shù)稱為(2) 計(jì)數(shù)器有分頻功能，也把它叫做分頻器。若計(jì)數(shù)器有分頻功能，也把它叫做分頻器。若CLK脈脈沖的頻率為沖的頻率為 f0 , 則由則由16進(jìn)制計(jì)數(shù)器的時(shí)序圖可知，輸出進(jìn)制計(jì)數(shù)器的時(shí)序圖可知，輸出端端Q0、Q1、Q2、Q3的頻率為的頻率為f0 / 2、f0 / 4、f 0 / 8、f0 / 16.其邏輯圖形符號(hào)及功能表如圖其邏輯圖形符號(hào)及功能表如圖6.3.9所示。所示。注：注：74161和和74LS161只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。只是內(nèi)

25、部電路結(jié)構(gòu)有些區(qū)別。74LS163也是也是4位二進(jìn)制加法計(jì)數(shù)器，但清零方式是同位二進(jìn)制加法計(jì)數(shù)器，但清零方式是同步清零步清零原理：根據(jù)二進(jìn)制減法運(yùn)算規(guī)則原理：根據(jù)二進(jìn)制減法運(yùn)算規(guī)則可知：在多位二進(jìn)制數(shù)末位減可知：在多位二進(jìn)制數(shù)末位減1，若第若第i 位以下皆為位以下皆為0時(shí)，則第時(shí)，則第i 位應(yīng)位應(yīng)翻轉(zhuǎn)。翻轉(zhuǎn)。 由此得出規(guī)律，若用由此得出規(guī)律，若用T 觸發(fā)觸發(fā)器構(gòu)成計(jì)數(shù)器，則第器構(gòu)成計(jì)數(shù)器，則第i 位觸發(fā)器輸位觸發(fā)器輸入端入端Ti 的邏輯式應(yīng)為：的邏輯式應(yīng)為：10021TQQQTiii.四位二進(jìn)制減法計(jì)數(shù)器的電路四位二進(jìn)制減法計(jì)數(shù)器的電路如圖如圖6.3.10所示，每個(gè)觸發(fā)器都所示，每個(gè)觸發(fā)器都是

26、聯(lián)成是聯(lián)成T 觸發(fā)器，狀態(tài)表如下。觸發(fā)器，狀態(tài)表如下。圖圖6.3.10 加加/減脈沖用同一輸入端，由加減脈沖用同一輸入端，由加/減控制線的高低電減控制線的高低電平?jīng)Q定加平?jīng)Q定加/減計(jì)數(shù)。減計(jì)數(shù)。74LS191就是單時(shí)鐘方式的可逆計(jì)就是單時(shí)鐘方式的可逆計(jì)數(shù)器，其圖形符號(hào)和功能表如圖數(shù)器，其圖形符號(hào)和功能表如圖6.3.11所示。所示。其中：其中：LD 異步置數(shù)端；異步置數(shù)端；S 計(jì)數(shù)控制端計(jì)數(shù)控制端 U /D加減計(jì)數(shù)控制端；加減計(jì)數(shù)控制端； C/B進(jìn)位進(jìn)位/借位輸出端借位輸出端 D0D3預(yù)置數(shù)輸入端；預(yù)置數(shù)輸入端； Q0 D3計(jì)數(shù)輸出端計(jì)數(shù)輸出端 CLKI計(jì)數(shù)脈沖輸入端，上升沿動(dòng)作計(jì)數(shù)脈沖輸入端，

27、上升沿動(dòng)作;，CLKO串行串行時(shí)鐘輸出端，它等于（時(shí)鐘輸出端，它等于（CLK ISC/B) ，即允許計(jì)數(shù)，即允許計(jì)數(shù)，且且當(dāng)當(dāng)C/B=1時(shí)，在下一個(gè)時(shí)，在下一個(gè)CLKI上升沿到達(dá)前上升沿到達(dá)前CLKO端有端有一個(gè)負(fù)脈沖輸出。一個(gè)負(fù)脈沖輸出。 74LS193為雙時(shí)鐘加為雙時(shí)鐘加/減計(jì)數(shù)器，一個(gè)時(shí)鐘用作加減計(jì)數(shù)器，一個(gè)時(shí)鐘用作加法計(jì)數(shù)脈沖，一個(gè)時(shí)鐘用作減法計(jì)數(shù)脈沖，其圖形符法計(jì)數(shù)脈沖，一個(gè)時(shí)鐘用作減法計(jì)數(shù)脈沖，其圖形符號(hào)和功能表如圖號(hào)和功能表如圖6.3.12所示。所示。：在四位二進(jìn)：在四位二進(jìn)制計(jì)數(shù)器基礎(chǔ)上修改，制計(jì)數(shù)器基礎(chǔ)上修改，當(dāng)計(jì)到當(dāng)計(jì)到1001時(shí)，則下一時(shí)，則下一個(gè)個(gè)CLK電路狀態(tài)回到電路

28、狀態(tài)回到0000。3001QQQT030120123QQQQQQQQT30210310230101QQQQQTQQTQQTT其電路如圖其電路如圖6.3.13所示。所示。圖圖6.3.13330210330210*3210210*2130130*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQ30QQC /0/0/0/0/0/0/0/0/0/1/0/1/0/1/1/1/C計(jì)數(shù)器能計(jì)數(shù)器能自啟動(dòng)自啟動(dòng)330210330210*3210210*2130130*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQ30QQC 74160 (7

29、4LS160 ) 邏輯符號(hào)和功能表如圖邏輯符號(hào)和功能表如圖6.3.14所示。所示。 基本原理：對(duì)二進(jìn)基本原理：對(duì)二進(jìn)制減法計(jì)數(shù)器進(jìn)行制減法計(jì)數(shù)器進(jìn)行修改，在修改，在0000時(shí)減時(shí)減“1”后跳變?yōu)楹筇優(yōu)?001，然后按二進(jìn)制減法然后按二進(jìn)制減法計(jì)數(shù)就行了。其計(jì)數(shù)就行了。其T0和和T3不變，而不變，而T1和和T2修改為：修改為：)(123001QQQQQT)(32101012QQQQQQQT其邏輯電路如圖其邏輯電路如圖6.3.15所示所示0123321012123010)()(1QQQTQQQQQTQQQQTT圖圖6.3.15/1/0/0/0/0/0/0/0/0/0/B/0/0/0/0/0/0能

30、自啟動(dòng)能自啟動(dòng)圖圖6.3.150123QQQQB其邏輯圖形符號(hào)及功能表如圖其邏輯圖形符號(hào)及功能表如圖6.3.16所示。所示。注：注：74LS190為單時(shí)鐘十進(jìn)制可逆計(jì)數(shù)器，除了為單時(shí)鐘十進(jìn)制可逆計(jì)數(shù)器，除了74LS190外，還有外，還有74LS168、CC4510，還有雙時(shí)鐘類，還有雙時(shí)鐘類型的型的74LS192、CC40192等。等。原則：每原則：每1位從位從“1”變變“0”時(shí)，向時(shí)，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)構(gòu)成方法：觸發(fā)器接成計(jì)數(shù)器形構(gòu)成方法：觸發(fā)器接成計(jì)數(shù)器形式，時(shí)鐘式，時(shí)鐘CLK加在最低位，高位加在最低位，高位脈沖接在低位的脈沖接在低位的Q 端或端或Q 端。在

31、端。在末位末位+1時(shí)，從低位到高位逐位進(jìn)時(shí)，從低位到高位逐位進(jìn)位方式工作。位方式工作。圖圖6.3.17 圖圖6.3.17是由是由JK觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的異步異步3位二進(jìn)制加位二進(jìn)制加法計(jì)數(shù)器的邏輯電法計(jì)數(shù)器的邏輯電路。波形如下圖所路。波形如下圖所示示構(gòu)成方法：由真值表可以看出，構(gòu)成方法：由真值表可以看出，觸發(fā)器接成計(jì)數(shù)器形式，時(shí)鐘觸發(fā)器接成計(jì)數(shù)器形式，時(shí)鐘CLK加在最低位，高位脈沖接在低位加在最低位，高位脈沖接在低位的的Q 端或端或Q 端。在末位端。在末位-1時(shí)，從時(shí)，從低位到高位逐位借位方式工作。低位到高位逐位借位方式工作。原則：每原則：每1位從位從“0”變變“1”時(shí)，向時(shí)，向高位發(fā)出進(jìn)

32、位，使高位翻轉(zhuǎn)高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)圖圖6.3.18 圖圖6.3.18是是由由JK觸發(fā)器構(gòu)觸發(fā)器構(gòu)成的異步成的異步3位二位二進(jìn)制加法計(jì)數(shù)進(jìn)制加法計(jì)數(shù)器的邏輯電路。器的邏輯電路。波形如下圖所波形如下圖所示示原理：在原理：在4位二進(jìn)制異步加法位二進(jìn)制異步加法計(jì)數(shù)器上修改而成，要跳過計(jì)數(shù)器上修改而成，要跳過1010 1111這六個(gè)狀態(tài)這六個(gè)狀態(tài)由由JK觸發(fā)器構(gòu)成的異步十進(jìn)制計(jì)數(shù)器觸發(fā)器構(gòu)成的異步十進(jìn)制計(jì)數(shù)器,其邏輯電路如圖其邏輯電路如圖6.3.19所示，其狀態(tài)表及時(shí)序圖與同步十進(jìn)制計(jì)數(shù)器相所示，其狀態(tài)表及時(shí)序圖與同步十進(jìn)制計(jì)數(shù)器相同。同。圖圖6.3.19111131232213100KQQJKJK

33、QJKJ其邏輯符號(hào)及功能表如圖其邏輯符號(hào)及功能表如圖6.3.20所示所示圖圖6.3.20其邏輯符號(hào)及功能表如圖其邏輯符號(hào)及功能表如圖6.3.21所示所示 若已有若已有N進(jìn)制計(jì)數(shù)器（如進(jìn)制計(jì)數(shù)器（如74LS161)，現(xiàn)在要實(shí)現(xiàn)，現(xiàn)在要實(shí)現(xiàn)M進(jìn)制計(jì)數(shù)器進(jìn)制計(jì)數(shù)器NMNM 在在N進(jìn)制計(jì)數(shù)器的順序計(jì)數(shù)過程中，若設(shè)法使之進(jìn)制計(jì)數(shù)器的順序計(jì)數(shù)過程中，若設(shè)法使之跳過（跳過（NM）個(gè)狀態(tài)，就可以得到）個(gè)狀態(tài)，就可以得到M進(jìn)制計(jì)數(shù)器了，進(jìn)制計(jì)數(shù)器了，其方法有置零法（復(fù)位法）和置數(shù)法（置位法）。其方法有置零法（復(fù)位法）和置數(shù)法（置位法）。置數(shù)法置數(shù)法置零法置零法 置零法適用于置零置零法適用于置零（有異步和同步）輸

34、入端（有異步和同步）輸入端的計(jì)數(shù)器，如異步置零的的計(jì)數(shù)器，如異步置零的有有74LS160、161、191、190、290,同步置零的有同步置零的有74LS163、162，其工作，其工作原理示意圖如圖所示。原理示意圖如圖所示。 若原來的計(jì)數(shù)器為若原來的計(jì)數(shù)器為N進(jìn)制，初態(tài)從進(jìn)制，初態(tài)從S0開始，則到開始，則到 SM1為為M個(gè)循環(huán)狀態(tài)。若清零為異步清零，故提供清個(gè)循環(huán)狀態(tài)。若清零為異步清零，故提供清零信號(hào)的狀態(tài)為暫態(tài)，它不能計(jì)一個(gè)脈沖，所以為了零信號(hào)的狀態(tài)為暫態(tài)，它不能計(jì)一個(gè)脈沖，所以為了實(shí)現(xiàn)實(shí)現(xiàn)M進(jìn)制計(jì)數(shù)器，提供清零信號(hào)的狀態(tài)為進(jìn)制計(jì)數(shù)器，提供清零信號(hào)的狀態(tài)為SM。異步清零異步清零暫態(tài)暫態(tài)例例6

35、.3.2 利用置零法將十進(jìn)制的利用置零法將十進(jìn)制的74160接成六進(jìn)制計(jì)數(shù)器。接成六進(jìn)制計(jì)數(shù)器。異步置零法異步置零法解：解：74160有效循環(huán)有效循環(huán)為為00001001，由，由于初態(tài)為于初態(tài)為0000，故，故六進(jìn)制為六個(gè)狀態(tài)六進(jìn)制為六個(gè)狀態(tài)循環(huán)，即循環(huán)，即00000101，回零信號(hào)取，回零信號(hào)取自自0110。其接線圖如圖其接線圖如圖6.3.22所示，所示，波形如圖波形如圖6.3.23所示所示進(jìn)位輸出進(jìn)位輸出1圖圖6.3.22圖圖6.3.23例例6.3.3 如圖如圖6.3.24所示邏輯電路是由所示邏輯電路是由74161構(gòu)成的計(jì)數(shù)器，構(gòu)成的計(jì)數(shù)器，試分析為幾進(jìn)制計(jì)數(shù)器？畫出狀態(tài)表、狀態(tài)轉(zhuǎn)換圖和時(shí)

36、試分析為幾進(jìn)制計(jì)數(shù)器？畫出狀態(tài)表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。序圖。解：解：狀態(tài)表為狀態(tài)表為故由狀態(tài)表可知為故由狀態(tài)表可知為5進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。)(02QQRD狀態(tài)轉(zhuǎn)換圖：狀態(tài)轉(zhuǎn)換圖：時(shí)序圖為時(shí)序圖為圖圖6.3.25例例6.3.4 試用置零法由試用置零法由74LS161構(gòu)成構(gòu)成12 進(jìn)制計(jì)數(shù)器，畫進(jìn)制計(jì)數(shù)器，畫出時(shí)序圖。出時(shí)序圖。解：其狀態(tài)轉(zhuǎn)換圖如圖解：其狀態(tài)轉(zhuǎn)換圖如圖6.3.25所示，則產(chǎn)生清零信號(hào)所示，則產(chǎn)生清零信號(hào)為為Q3 Q2 Q1 Q0 1100可實(shí)現(xiàn)的電路為如圖可實(shí)現(xiàn)的電路為如圖6.3.26(a)所示，其時(shí)序圖為所示，其時(shí)序圖為(b)所示所示圖圖6.3.26(a)(b)注：由于清零信

37、號(hào)隨著計(jì)數(shù)器被清零而立即消失，其持續(xù)的時(shí)間注：由于清零信號(hào)隨著計(jì)數(shù)器被清零而立即消失，其持續(xù)的時(shí)間很短，有時(shí)觸發(fā)器可能來不及動(dòng)作（復(fù)位），清零信號(hào)已經(jīng)過時(shí)，很短，有時(shí)觸發(fā)器可能來不及動(dòng)作（復(fù)位），清零信號(hào)已經(jīng)過時(shí)，導(dǎo)致電路誤動(dòng)作，故置零法的電路工作可靠性低。為了改善電路導(dǎo)致電路誤動(dòng)作，故置零法的電路工作可靠性低。為了改善電路的性能，在清零信號(hào)產(chǎn)生端和清零信號(hào)輸入端之間接一基本的性能，在清零信號(hào)產(chǎn)生端和清零信號(hào)輸入端之間接一基本RS觸發(fā)器，如圖觸發(fā)器，如圖6.3.27所示。所示。圖圖6.3.270101 有預(yù)置數(shù)功能的計(jì)數(shù)器可用此方法構(gòu)成有預(yù)置數(shù)功能的計(jì)數(shù)器可用此方法構(gòu)成M進(jìn)制計(jì)進(jìn)制計(jì)數(shù)器。但注

38、意數(shù)器。但注意74LS161(160)為同步預(yù)置數(shù)，為同步預(yù)置數(shù)，74LS191(190)為異步預(yù)置數(shù)。為異步預(yù)置數(shù)。 置數(shù)法的原理是通置數(shù)法的原理是通過給計(jì)數(shù)器重復(fù)置入某過給計(jì)數(shù)器重復(fù)置入某個(gè)數(shù)值的方法跳過（個(gè)數(shù)值的方法跳過（NM）個(gè)狀態(tài)，從而獲）個(gè)狀態(tài)，從而獲得得M進(jìn)制計(jì)數(shù)器的。為進(jìn)制計(jì)數(shù)器的。為了實(shí)現(xiàn)了實(shí)現(xiàn)M進(jìn)制計(jì)數(shù)器，進(jìn)制計(jì)數(shù)器，同步置數(shù)置數(shù)信號(hào)應(yīng)由同步置數(shù)置數(shù)信號(hào)應(yīng)由SM1產(chǎn)生，而異步置數(shù)產(chǎn)生，而異步置數(shù)應(yīng)由應(yīng)由SM產(chǎn)生。產(chǎn)生。產(chǎn)生預(yù)置數(shù)信產(chǎn)生預(yù)置數(shù)信號(hào)的狀態(tài)號(hào)的狀態(tài)注：同步置零法的初態(tài)一定是注：同步置零法的初態(tài)一定是S0，而置數(shù)法的初態(tài)可以，而置數(shù)法的初態(tài)可以使任何一個(gè)狀態(tài)，只要跳

39、過使任何一個(gè)狀態(tài)，只要跳過MN個(gè)狀態(tài)即可個(gè)狀態(tài)即可產(chǎn)生預(yù)置信產(chǎn)生預(yù)置信號(hào)的狀態(tài)號(hào)的狀態(tài)例例6.3.5 圖圖6.3.28所示電路是可變計(jì)數(shù)器。試分析當(dāng)控制所示電路是可變計(jì)數(shù)器。試分析當(dāng)控制變量變量A為為1和和0時(shí)電路為幾進(jìn)制計(jì)數(shù)器。畫出各自的時(shí)序時(shí)電路為幾進(jìn)制計(jì)數(shù)器。畫出各自的時(shí)序波形。波形。解：解：置位信號(hào)為置位信號(hào)為)(DL01303QQAQQQAY預(yù)置數(shù)為預(yù)置數(shù)為D3D2D1D00000由狀態(tài)表可知，由狀態(tài)表可知，A0為為10進(jìn)制計(jì)數(shù)器，進(jìn)制計(jì)數(shù)器，A1為為12進(jìn)制計(jì)數(shù)器進(jìn)制計(jì)數(shù)器對(duì)應(yīng)對(duì)應(yīng)A0和和A1的狀的狀態(tài)轉(zhuǎn)換表為態(tài)轉(zhuǎn)換表為)(DL01303QQAQQQAY其時(shí)序波形如下其時(shí)序波形如下

40、例例5.3.5 利用置數(shù)法由利用置數(shù)法由74LS161和和74LS191構(gòu)成構(gòu)成7進(jìn)制加法進(jìn)制加法計(jì)數(shù)器。計(jì)數(shù)器。解：實(shí)現(xiàn)的電路如下解：實(shí)現(xiàn)的電路如下 這種情況下，必須用多片這種情況下，必須用多片N進(jìn)制計(jì)數(shù)器組合起來，進(jìn)制計(jì)數(shù)器組合起來，才能構(gòu)成才能構(gòu)成M進(jìn)制計(jì)數(shù)器。連接方式有串行進(jìn)位方式、進(jìn)制計(jì)數(shù)器。連接方式有串行進(jìn)位方式、并行進(jìn)位方式、整體置零方式和整體置數(shù)方式。并行進(jìn)位方式、整體置零方式和整體置數(shù)方式。 在串行進(jìn)位方式中，以在串行進(jìn)位方式中，以。例如采用串行進(jìn)位方式，利用例如采用串行進(jìn)位方式，利用74LS160實(shí)現(xiàn)實(shí)現(xiàn)100進(jìn)制計(jì)數(shù)進(jìn)制計(jì)數(shù)器，其電路如圖器，其電路如圖6.3.29所示。所

41、示。圖圖6.3.29 在并行進(jìn)位方式中，以低位片的進(jìn)位輸出信號(hào)作在并行進(jìn)位方式中，以低位片的進(jìn)位輸出信號(hào)作為高位片的工作狀態(tài)控制信號(hào)，兩片的計(jì)數(shù)脈沖接在為高位片的工作狀態(tài)控制信號(hào)，兩片的計(jì)數(shù)脈沖接在同一計(jì)數(shù)輸入脈沖信號(hào)上。同一計(jì)數(shù)輸入脈沖信號(hào)上。例如采用并行進(jìn)位方式，利用例如采用并行進(jìn)位方式，利用74LS160實(shí)現(xiàn)實(shí)現(xiàn)100進(jìn)制計(jì)數(shù)進(jìn)制計(jì)數(shù)器，其電路如圖器，其電路如圖6.3.30所示。所示。圖圖6.3.30a. 若要實(shí)現(xiàn)的若要實(shí)現(xiàn)的M進(jìn)制可分解成兩個(gè)小于進(jìn)制可分解成兩個(gè)小于N的因數(shù)相乘，的因數(shù)相乘，即即MN1N2，則先將，則先將N進(jìn)制計(jì)數(shù)器接成進(jìn)制計(jì)數(shù)器接成N1進(jìn)制計(jì)數(shù)進(jìn)制計(jì)數(shù)器和器和N2進(jìn)制

42、計(jì)數(shù)器，再采用串行進(jìn)位或并行進(jìn)位方式進(jìn)制計(jì)數(shù)器，再采用串行進(jìn)位或并行進(jìn)位方式將兩個(gè)計(jì)數(shù)器連接起來，構(gòu)成將兩個(gè)計(jì)數(shù)器連接起來，構(gòu)成M進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。例例6.3.6 試?yán)么羞M(jìn)位方式由試?yán)么羞M(jìn)位方式由74LS160構(gòu)成構(gòu)成24進(jìn)制加法進(jìn)制加法計(jì)數(shù)器計(jì)數(shù)器解：解：24可分解成可分解成46（或者（或者38、212)，則先將兩，則先將兩片片74LS160構(gòu)成構(gòu)成4進(jìn)制和進(jìn)制和6進(jìn)制計(jì)數(shù)器，再連接，其實(shí)進(jìn)制計(jì)數(shù)器，再連接，其實(shí)現(xiàn)電路如圖現(xiàn)電路如圖6.3.31所示。所示。例例6.3.7 試?yán)貌⑿羞M(jìn)位方式由試?yán)貌⑿羞M(jìn)位方式由74LS161構(gòu)成構(gòu)成32進(jìn)制加進(jìn)制加法計(jì)數(shù)器。法計(jì)數(shù)器。解：可將解

43、：可將32分成分成162(或或84)，則電路如圖，則電路如圖6.3.32所示。所示。b.若要實(shí)現(xiàn)的若要實(shí)現(xiàn)的M進(jìn)制（如進(jìn)制（如31進(jìn)制）不可分解成兩個(gè)小于進(jìn)制）不可分解成兩個(gè)小于N的因數(shù)相乘，則要采用整體置零法或整體置數(shù)法構(gòu)成的因數(shù)相乘，則要采用整體置零法或整體置數(shù)法構(gòu)成 首先將兩片首先將兩片N進(jìn)制計(jì)數(shù)器按串行進(jìn)位方式或并行進(jìn)進(jìn)制計(jì)數(shù)器按串行進(jìn)位方式或并行進(jìn)位方式聯(lián)成位方式聯(lián)成NN M 進(jìn)制計(jì)數(shù)器，再按照進(jìn)制計(jì)數(shù)器，再按照NM的置的置零法和置數(shù)法構(gòu)成零法和置數(shù)法構(gòu)成M進(jìn)制計(jì)數(shù)器。此方法適合任何進(jìn)制計(jì)數(shù)器。此方法適合任何M進(jìn)制（可分解和不可分解）計(jì)數(shù)器的構(gòu)成。進(jìn)制（可分解和不可分解）計(jì)數(shù)器的構(gòu)成

44、。例例6.3.8 利用利用74LS160接成接成29進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。解：采用整體置零法的實(shí)現(xiàn)電路如圖解：采用整體置零法的實(shí)現(xiàn)電路如圖6.3.33(a)所示，采所示，采用整體置數(shù)法的實(shí)現(xiàn)電路如圖用整體置數(shù)法的實(shí)現(xiàn)電路如圖6.3.33(b)所示所示(a)異步整體置零異步整體置零(b)同步整體置數(shù)同步整體置數(shù)圖圖6.3.33例例5.3.7 試?yán)弥昧惴ê椭脭?shù)法由兩片試?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)成構(gòu)成53進(jìn)進(jìn)制加法計(jì)數(shù)器。制加法計(jì)數(shù)器。解：若由解：若由74LS161構(gòu)成構(gòu)成53進(jìn)制計(jì)數(shù)器，其構(gòu)成的進(jìn)制計(jì)數(shù)器，其構(gòu)成的256進(jìn)進(jìn)制實(shí)際為二進(jìn)制計(jì)數(shù)器制實(shí)際為二進(jìn)制計(jì)數(shù)器(28),故先

45、要將故先要將53化成二進(jìn)制數(shù)化成二進(jìn)制數(shù)碼，再根據(jù)整體置數(shù)法或整體置零法實(shí)現(xiàn)碼，再根據(jù)整體置數(shù)法或整體置零法實(shí)現(xiàn)53進(jìn)制。進(jìn)制。（53)D（110101)B利用整體置數(shù)法由利用整體置數(shù)法由74LS161構(gòu)成構(gòu)成53進(jìn)制加法計(jì)數(shù)器如進(jìn)制加法計(jì)數(shù)器如圖圖6.3.34所示。所示。例例6.3.8 試用一片試用一片74LS290分別接成分別接成8421異步十進(jìn)制計(jì)數(shù)異步十進(jìn)制計(jì)數(shù)器和異步六進(jìn)制計(jì)數(shù)器。（內(nèi)部電路如下圖，自學(xué)）器和異步六進(jìn)制計(jì)數(shù)器。（內(nèi)部電路如下圖，自學(xué)）解：解： (1)8421異步十進(jìn)制計(jì)數(shù)器：將異步十進(jìn)制計(jì)數(shù)器：將CLK1和和Qo相接，計(jì)數(shù)脈沖相接，計(jì)數(shù)脈沖由由CLKo輸入，從由輸入，

46、從由Q3Q2Q1Q0輸出，即為輸出，即為8421異步十進(jìn)制計(jì)數(shù)器。異步十進(jìn)制計(jì)數(shù)器。圖圖6.3.35是其連接電路及狀態(tài)表。是其連接電路及狀態(tài)表。(2) 異步異步6進(jìn)制計(jì)數(shù)器：進(jìn)制計(jì)數(shù)器： 先將先將74LS290構(gòu)成構(gòu)成8421異步十進(jìn)制計(jì)數(shù)器，再利用置零端和異步十進(jìn)制計(jì)數(shù)器，再利用置零端和置九端構(gòu)成異步六進(jìn)制計(jì)數(shù)器。其實(shí)現(xiàn)電路如圖置九端構(gòu)成異步六進(jìn)制計(jì)數(shù)器。其實(shí)現(xiàn)電路如圖6.3.37所示。所示。 電路如圖電路如圖6.3.38所示，將移位寄存器首尾相接，所示，將移位寄存器首尾相接，則在時(shí)鐘脈沖信號(hào)作用下，數(shù)據(jù)將循環(huán)右移。則在時(shí)鐘脈沖信號(hào)作用下，數(shù)據(jù)將循環(huán)右移。圖圖6.3.38設(shè)初態(tài)為設(shè)初態(tài)為10

47、00,則其狀態(tài)轉(zhuǎn)換圖為則其狀態(tài)轉(zhuǎn)換圖為圖圖5.3.39為能自啟動(dòng)的環(huán)形計(jì)數(shù)器的電路為能自啟動(dòng)的環(huán)形計(jì)數(shù)器的電路,與圖與圖6.3.38所所示電路相比，加了一個(gè)反饋邏輯電路。示電路相比，加了一個(gè)反饋邏輯電路。231312120111210010)(QDQQDQQDQQQQDQnnnn其狀態(tài)方程為其狀態(tài)方程為則可畫出它的狀態(tài)轉(zhuǎn)換圖為則可畫出它的狀態(tài)轉(zhuǎn)換圖為231312120111210010)(QDQQDQQDQQQQDQnnnn有效有效循環(huán)循環(huán) 移位寄存器型計(jì)數(shù)器的結(jié)構(gòu)可表示為圖移位寄存器型計(jì)數(shù)器的結(jié)構(gòu)可表示為圖6.3.40所示所示的框圖形式。的框圖形式。其反饋電路的表達(dá)式為其反饋電路的表達(dá)式為)

48、,.,(1100nQQQFD環(huán)形計(jì)數(shù)器是反饋函數(shù)中最簡單的一種，其環(huán)形計(jì)數(shù)器是反饋函數(shù)中最簡單的一種，其01nDQ圖圖6.3.41為環(huán)扭形計(jì)數(shù)器（也叫約翰遜計(jì)數(shù)器），其為環(huán)扭形計(jì)數(shù)器（也叫約翰遜計(jì)數(shù)器），其D0=Q 3圖圖6.3.41其狀態(tài)轉(zhuǎn)換圖其狀態(tài)轉(zhuǎn)換圖為為此電路不能自啟此電路不能自啟動(dòng)！動(dòng)！為了實(shí)現(xiàn)自啟動(dòng)，則將電路修改成圖為了實(shí)現(xiàn)自啟動(dòng)，則將電路修改成圖6.3.42所示電路。所示電路。)(3210 QQQD其中其狀態(tài)轉(zhuǎn)換表為其狀態(tài)轉(zhuǎn)換表為a. n位移位寄存器構(gòu)成的扭環(huán)型計(jì)數(shù)器的有效循環(huán)狀態(tài)為位移位寄存器構(gòu)成的扭環(huán)型計(jì)數(shù)器的有效循環(huán)狀態(tài)為2n個(gè)，個(gè)，比環(huán)形計(jì)數(shù)器提高了一倍比環(huán)形計(jì)數(shù)器提高了

49、一倍;b. 在有效循環(huán)狀態(tài)中，每次轉(zhuǎn)換狀態(tài)在有效循環(huán)狀態(tài)中，每次轉(zhuǎn)換狀態(tài)只有一個(gè)觸發(fā)器改變狀態(tài)，這樣在將電路狀態(tài)譯碼時(shí)不會(huì)出現(xiàn)只有一個(gè)觸發(fā)器改變狀態(tài)，這樣在將電路狀態(tài)譯碼時(shí)不會(huì)出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象;c. 雖然扭環(huán)型計(jì)數(shù)器的電路狀態(tài)的利用率有所雖然扭環(huán)型計(jì)數(shù)器的電路狀態(tài)的利用率有所提高，但仍有提高，但仍有2n2n 個(gè)狀態(tài)沒有利用。個(gè)狀態(tài)沒有利用。扭環(huán)型計(jì)數(shù)器的特點(diǎn)扭環(huán)型計(jì)數(shù)器的特點(diǎn)6.3.3* 順序脈沖發(fā)生器順序脈沖發(fā)生器(計(jì)數(shù)器的應(yīng)用）計(jì)數(shù)器的應(yīng)用） 在一些數(shù)字系統(tǒng)中，有時(shí)需要系統(tǒng)按照事先規(guī)定在一些數(shù)字系統(tǒng)中，有時(shí)需要系統(tǒng)按照事先規(guī)定的順序進(jìn)行一系列的操作，這就要求系統(tǒng)的控制部分的順序

50、進(jìn)行一系列的操作，這就要求系統(tǒng)的控制部分能給出一組在時(shí)間上有一定先后順序的脈沖信號(hào)，能能給出一組在時(shí)間上有一定先后順序的脈沖信號(hào)，能產(chǎn)生這種信號(hào)的電路就是順序脈沖發(fā)生器。產(chǎn)生這種信號(hào)的電路就是順序脈沖發(fā)生器。 可以由移位寄存器構(gòu)成環(huán)形計(jì)數(shù)器，它就是一個(gè)可以由移位寄存器構(gòu)成環(huán)形計(jì)數(shù)器，它就是一個(gè)順序脈沖發(fā)生器。順序脈沖發(fā)生器。電路和波形如圖電路和波形如圖6.3.43所示所示注：此電路的特點(diǎn)是結(jié)構(gòu)簡單，不需譯碼電路，缺點(diǎn)注：此電路的特點(diǎn)是結(jié)構(gòu)簡單，不需譯碼電路，缺點(diǎn)是所用觸發(fā)器的數(shù)目比較多，而且需采用自啟動(dòng)反饋是所用觸發(fā)器的數(shù)目比較多，而且需采用自啟動(dòng)反饋邏輯電路。邏輯電路。 圖圖6.3.44為由

51、為由74LS161構(gòu)成的構(gòu)成的8進(jìn)制計(jì)數(shù)器和進(jìn)制計(jì)數(shù)器和38譯碼器構(gòu)成的順序節(jié)拍脈沖發(fā)生器譯碼器構(gòu)成的順序節(jié)拍脈沖發(fā)生器圖圖6.3.44輸出波形如圖所示輸出波形如圖所示 在數(shù)字信號(hào)的傳輸和數(shù)字系統(tǒng)的測(cè)試中，有時(shí)需在數(shù)字信號(hào)的傳輸和數(shù)字系統(tǒng)的測(cè)試中，有時(shí)需要用到一組特定的串行數(shù)字信號(hào)，這樣的信號(hào)稱為序要用到一組特定的串行數(shù)字信號(hào)，這樣的信號(hào)稱為序列信號(hào)，產(chǎn)生序列信號(hào)的電路稱為序列信號(hào)發(fā)生器。列信號(hào)，產(chǎn)生序列信號(hào)的電路稱為序列信號(hào)發(fā)生器。 構(gòu)成序列信號(hào)發(fā)生器的方法很多，現(xiàn)介紹兩種構(gòu)成序列信號(hào)發(fā)生器的方法很多，現(xiàn)介紹兩種 此電路比較簡單和直觀，若產(chǎn)生一個(gè)此電路比較簡單和直觀，若產(chǎn)生一個(gè)8位序列信位序

52、列信號(hào)為號(hào)為00010111(時(shí)間順序?yàn)樽宰笙蛴遥?，則可用一個(gè)時(shí)間順序?yàn)樽宰笙蛴遥?，則可用一個(gè)8進(jìn)制的計(jì)數(shù)器和一個(gè)進(jìn)制的計(jì)數(shù)器和一個(gè)8選選1數(shù)據(jù)選擇器來實(shí)現(xiàn)，數(shù)據(jù)選擇器來實(shí)現(xiàn)，圖圖6.3.45其電路及狀態(tài)轉(zhuǎn)換表如圖其電路及狀態(tài)轉(zhuǎn)換表如圖6.3.45所示所示例例6.3.9 給定給定3線線8線譯碼器線譯碼器74LS138和和4位二進(jìn)制同步加位二進(jìn)制同步加法計(jì)數(shù)器法計(jì)數(shù)器74LS161以及與非門，要求組成以及與非門，要求組成12節(jié)拍順序脈節(jié)拍順序脈沖發(fā)生器。沖發(fā)生器。解：將解：將4位十六進(jìn)位十六進(jìn)制加法計(jì)數(shù)器制加法計(jì)數(shù)器74LS161構(gòu)成構(gòu)成12進(jìn)進(jìn)制計(jì)數(shù)器，將制計(jì)數(shù)器，將74LS138構(gòu)成構(gòu)成4線

53、線16線譯碼器，再連線譯碼器，再連線即可構(gòu)成線即可構(gòu)成12節(jié)拍節(jié)拍順序脈沖發(fā)生器。順序脈沖發(fā)生器。其電路如圖其電路如圖6.3.46所示。所示。例例6.3.10 試分析圖試分析圖6.3.47所示電路的邏輯功能，要求寫所示電路的邏輯功能，要求寫出電路的輸出序列信號(hào)，說明電路中出電路的輸出序列信號(hào)，說明電路中JK觸發(fā)器的作用。觸發(fā)器的作用。解：本例題是一序列信號(hào)，發(fā)生器，解：本例題是一序列信號(hào)，發(fā)生器，74LS161構(gòu)成構(gòu)成8進(jìn)進(jìn)制計(jì)數(shù)器制計(jì)數(shù)器74LS151構(gòu)成序列信號(hào)輸出網(wǎng)絡(luò)，構(gòu)成序列信號(hào)輸出網(wǎng)絡(luò)，JK觸發(fā)器起觸發(fā)器起輸出緩沖作用，防止輸出出現(xiàn)冒險(xiǎn)現(xiàn)象。其輸出狀態(tài)表輸出緩沖作用，防止輸出出現(xiàn)冒險(xiǎn)

54、現(xiàn)象。其輸出狀態(tài)表如下如下6.4.1 同步時(shí)序邏輯電路的設(shè)計(jì)方法同步時(shí)序邏輯電路的設(shè)計(jì)方法步驟：步驟：一一 、邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表、邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表1.分析給定的邏輯問題，確定輸入變量、輸出變量以分析給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀態(tài)數(shù)。通常取原因（或條件）作為輸入邏及電路的狀態(tài)數(shù)。通常取原因（或條件）作為輸入邏輯變量，取結(jié)果作輸出邏輯變量；輯變量，取結(jié)果作輸出邏輯變量；2.定義輸入、輸出邏輯狀態(tài)和每個(gè)電路狀態(tài)的含義，定義輸入、輸出邏輯狀態(tài)和每個(gè)電路狀態(tài)的含義，并將電路狀態(tài)順序編號(hào)；并將電路狀態(tài)順序編號(hào)；3.3.按照題意列出電路

55、的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)按照題意列出電路的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)轉(zhuǎn)換圖。轉(zhuǎn)換圖。6.4 時(shí)序邏輯電路的設(shè)計(jì)方法時(shí)序邏輯電路的設(shè)計(jì)方法 若兩個(gè)電路狀態(tài)在相同的輸入下有相同的輸出，若兩個(gè)電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同樣的一個(gè)狀態(tài)去，則稱這兩個(gè)狀態(tài)為等并且轉(zhuǎn)換到同樣的一個(gè)狀態(tài)去，則稱這兩個(gè)狀態(tài)為等價(jià)狀態(tài)價(jià)狀態(tài)。等價(jià)狀態(tài)可以合并，這樣設(shè)計(jì)的電路狀態(tài)數(shù)。等價(jià)狀態(tài)可以合并，這樣設(shè)計(jì)的電路狀態(tài)數(shù)少，電路越簡。少，電路越簡。狀態(tài)分配也叫狀態(tài)編碼狀態(tài)分配也叫狀態(tài)編碼a.確定觸發(fā)器的數(shù)目確定觸發(fā)器的數(shù)目n ；b.確定電路的狀態(tài)數(shù)確定電路的狀態(tài)數(shù)M ，應(yīng)滿足，應(yīng)滿足2n1M2n;c.進(jìn)行狀

56、態(tài)編碼，即將電路的狀態(tài)和觸發(fā)器狀態(tài)組合進(jìn)行狀態(tài)編碼，即將電路的狀態(tài)和觸發(fā)器狀態(tài)組合對(duì)應(yīng)起來。對(duì)應(yīng)起來。a. 選定觸發(fā)器的類型；選定觸發(fā)器的類型；b. 由狀態(tài)轉(zhuǎn)換圖（或狀態(tài)轉(zhuǎn)換表）和選定的狀態(tài)編碼、由狀態(tài)轉(zhuǎn)換圖（或狀態(tài)轉(zhuǎn)換表）和選定的狀態(tài)編碼、觸發(fā)器的類型，寫出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸觸發(fā)器的類型，寫出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。出方程。若電路不能自啟動(dòng)，則應(yīng)采取下面措施：若電路不能自啟動(dòng)，則應(yīng)采取下面措施：a. 通過預(yù)置數(shù)將電路狀態(tài)置成有效循環(huán)狀態(tài)中；通過預(yù)置數(shù)將電路狀態(tài)置成有效循環(huán)狀態(tài)中；b. 通過修改邏輯設(shè)計(jì)加以解決。通過修改邏輯設(shè)計(jì)加以解決。同步時(shí)序邏輯電路設(shè)計(jì)過程框圖如圖同

57、步時(shí)序邏輯電路設(shè)計(jì)過程框圖如圖6.4.1所示。所示。例例6.4.1 試設(shè)計(jì)一個(gè)帶有進(jìn)位輸出端的十三進(jìn)制計(jì)數(shù)器。試設(shè)計(jì)一個(gè)帶有進(jìn)位輸出端的十三進(jìn)制計(jì)數(shù)器。解：解：由于電路沒有輸入由于電路沒有輸入變量，故屬于穆爾型同變量，故屬于穆爾型同步時(shí)序電路。設(shè)進(jìn)位輸步時(shí)序電路。設(shè)進(jìn)位輸出信號(hào)為出信號(hào)為C，有進(jìn)位輸，有進(jìn)位輸出為出為C1，無進(jìn)位輸出，無進(jìn)位輸出時(shí)時(shí)C0。根據(jù)題意，根據(jù)題意，M13，其，其狀態(tài)轉(zhuǎn)換圖如圖狀態(tài)轉(zhuǎn)換圖如圖6.4.2所示。所示。由于由于M13,故應(yīng)取故應(yīng)取n=4，取其中的取其中的13個(gè)狀態(tài)，個(gè)狀態(tài)，不能再簡化。按十進(jìn)不能再簡化。按十進(jìn)制數(shù)取制數(shù)取00001100十十三個(gè)狀態(tài)，其狀態(tài)表三

58、個(gè)狀態(tài)，其狀態(tài)表為為根據(jù)狀態(tài)表得出其各輸出次態(tài)的卡諾圖如下根據(jù)狀態(tài)表得出其各輸出次態(tài)的卡諾圖如下各輸出端的卡諾圖及狀態(tài)方程如下各輸出端的卡諾圖及狀態(tài)方程如下01232*3QQQQQQ)(0132012*2QQQQQQQQ0101*1QQQQQ0203*0QQQQQ23QQC 則可寫出電路的狀態(tài)方程和輸出方程為則可寫出電路的狀態(tài)方程和輸出方程為230203*00101*1012023123*201223*3QQCQQQQQQQQQQQQQQQQQQQQQQQQQQ若選用若選用JK觸發(fā)器，則由于其特性方程為觸發(fā)器，則由于其特性方程為QKQJQ*0123*300230203*010100101*13

59、013210012023123*23230123301223*31)()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ中刪去了約束項(xiàng)注：在 故應(yīng)把上述狀態(tài)方程化為故應(yīng)把上述狀態(tài)方程化為JK觸發(fā)器特性方程的標(biāo)準(zhǔn)形觸發(fā)器特性方程的標(biāo)準(zhǔn)形式，即式，即則可得出各觸發(fā)則可得出各觸發(fā)器的驅(qū)動(dòng)方程為器的驅(qū)動(dòng)方程為1)()(023001010132012230123KQQJQKQJQQQKQQJQKQQQJ0123*300230203*010100101*12013210012023123*23230123301223*31)()()(QQQ

60、QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ中刪去了約束項(xiàng)注：在 由驅(qū)動(dòng)方程可畫出十三進(jìn)制計(jì)數(shù)器的邏輯電路，如圖由驅(qū)動(dòng)方程可畫出十三進(jìn)制計(jì)數(shù)器的邏輯電路，如圖6.4.3所示所示1)()(023001010132012230123KQQJQKQJQQQKQQJQKQQQJ故電路可以自啟動(dòng)。故電路可以自啟動(dòng)。例例6.4.2 設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器。對(duì)它的要求是：連設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器。對(duì)它的要求是：連續(xù)輸入續(xù)輸入3個(gè)或個(gè)或3個(gè)以上的個(gè)以上的1時(shí)輸出為時(shí)輸出為1，其它情況下輸出，其它情況下輸出為為0.（自學(xué)）（自學(xué)）解：設(shè)輸入數(shù)據(jù)為輸入變量