正弦信號(hào)發(fā)生器

1、題號(hào)：A武漢理工大學(xué)第六屆電工電子創(chuàng)新設(shè)計(jì)大賽設(shè)計(jì)報(bào)告題目：正弦信號(hào)發(fā)生器參賽者：王琳學(xué)院班級：信息學(xué)院電子1002聯(lián)系方式：1312992895評分標(biāo)準(zhǔn)：項(xiàng)目滿分基本要求設(shè)計(jì)與總結(jié)報(bào)告：方案比較、設(shè)計(jì)與論證，理論分析與計(jì)算，電路圖及有關(guān)設(shè)計(jì)文件，測試方法與儀器，測試數(shù)據(jù)及測試結(jié)果分析。50仿真完成情況50發(fā)揮部分完成第（1）項(xiàng)10完成第（2）項(xiàng)10完成第（3）項(xiàng)10完成第（4）項(xiàng)10特色與創(chuàng)新10正弦信號(hào)發(fā)生器（A題）摘要本設(shè)計(jì)是以FPGA為核心，Msp430F2618超低功耗單片機(jī)作為系統(tǒng)控制器。在FPGA上應(yīng)用直接數(shù)字頻率合成技術(shù)(DDFS)技術(shù)，數(shù)字調(diào)制技術(shù)產(chǎn)生所需要的波形，通過Msp

2、430單片機(jī)和FPGA通信控制設(shè)置各種參數(shù)。本設(shè)計(jì)充分利用FPGA的片上資源，提高了系統(tǒng)的穩(wěn)定性，和抗干擾能力，又充分發(fā)揮了單片機(jī)的控制優(yōu)勢搭建良好的人機(jī)交互界面。AbstractThe design is based on FPGA as the core Msp430F2618 ultra-low-power microcontroller as a system controller. Applications on the FPGA direct digital synthesis (DDFS) technology, digital modulation technique to g

3、enerate the required waveform set various parameters by Msp430 microcontroller and FPGA communication control. The design takes advantage of the FPGA on-chip resources, to improve the stability of the system, and anti-jamming capability. Give full play to the advantages of microcontroller control to

4、 build a good man-machine interface.1. 方案論證與比較1.1方案論證與比較方案一：使用DDS合成集成芯片AD9852作為核心器件，該方案具有頻譜純度高，集成度高等特點(diǎn)。由于AD9852自帶有48為相位累加的數(shù)控振蕩器，會(huì)產(chǎn)生低相噪，高穩(wěn)定的頻率波形輸出。但它只直接提供了多種數(shù)字調(diào)制功能，對于二進(jìn)制ASK，和二進(jìn)制FSK，調(diào)制相對簡單，而要實(shí)現(xiàn)模擬線性的AM，F(xiàn)M調(diào)制具有較大的難度。方案二：基于FPGA的SOPC片上可編程嵌入式系統(tǒng)。該方案以高速的FPGA為數(shù)字平臺(tái)，基于直接數(shù)字頻率合成和數(shù)字調(diào)制原理，在其中嵌入32位的NIOS II CPU軟核，同時(shí)加入其

5、它的IP核，諸如液晶驅(qū)動(dòng)，鍵盤驅(qū)動(dòng)模塊，實(shí)現(xiàn)系統(tǒng)的高集成化及復(fù)用。該方案資源利用率高，可復(fù)用性好，可配置性強(qiáng)等特點(diǎn)，可實(shí)現(xiàn)功能強(qiáng)大，性能穩(wěn)定的系統(tǒng)。但是對于系統(tǒng)的設(shè)計(jì)能力要求太高，軟件調(diào)試復(fù)雜，NIOS II編譯慢，開發(fā)周期相對較長。方案三：基于單片機(jī)和FPGA相結(jié)合的方式。以FPGA為數(shù)字處理核心，直接應(yīng)用直接數(shù)字頻率合成技術(shù)，和數(shù)字調(diào)制技術(shù)產(chǎn)生所需的波形，而單片機(jī)則作為波形參數(shù)設(shè)置，液晶顯示的控制。FPGA的控制完全由單片機(jī)的控制字來實(shí)現(xiàn)，簡單可靠，調(diào)試簡單，在保證系統(tǒng)的精度和穩(wěn)定度的前提下，又可以實(shí)現(xiàn)很好的人機(jī)交互界面。系統(tǒng)框圖如下圖1-1：圖1-1 基于單片機(jī)和FPGA相結(jié)合的系統(tǒng)方案

6、1.2方案的確定綜合考慮以上三種方案的優(yōu)缺點(diǎn)、軟件的開發(fā)難度和軟件的開發(fā)周期以及考慮到題目的發(fā)揮部分要求。我們采用第三種方案?；趩纹瑱C(jī)和FPGA相結(jié)合的方案，單片機(jī)和FPGA通信簡單可靠，對于液晶的顯示，和波形的參數(shù)設(shè)計(jì)也非常容易，從而可以縮短了設(shè)計(jì)的時(shí)間，以及做更多的擴(kuò)展功能。2. 系統(tǒng)設(shè)計(jì)和理論分析2.1總體設(shè)計(jì)思路本系統(tǒng)根據(jù)題目要求，以FPGA為核心，利用直接數(shù)字頻率合成技術(shù)，產(chǎn)生題目要求的不同頻率的正弦波，應(yīng)用數(shù)字調(diào)制技術(shù)在FPGA內(nèi)實(shí)現(xiàn)AM,FM,ASK,FSK的調(diào)制。通過單片機(jī)MSP430和FPGA通信，來由單片機(jī)直接控制FPGA，大大的減少了FPGA的控制復(fù)雜度，同時(shí)由單片機(jī)把

7、數(shù)據(jù)顯示在屏幕上，實(shí)現(xiàn)良好的人機(jī)交互界面。2.2數(shù)字部分2.2.1各模塊的實(shí)現(xiàn)（1）正弦波產(chǎn)生模塊實(shí)現(xiàn)原理：如下圖2-1所示，相位累加器為32位的累加器，輸出為0（232-1），取高12位作為正弦查找表的輸入地址。正弦表存儲(chǔ)了一個(gè)周期的正弦波212個(gè)點(diǎn)的數(shù)據(jù)，即存儲(chǔ)深度為4096，輸出寬度為8位，所以wave7.0輸出的就八位的正弦波。其頻率由“頻率控制字”控制。圖2-1 正弦波發(fā)生框圖（2）調(diào)制系統(tǒng)實(shí)現(xiàn)原理1).AM調(diào)制通過正弦波模塊產(chǎn)生載波和1K的調(diào)制波信號(hào)，通過對AM信號(hào)的幅值調(diào)節(jié)來調(diào)節(jié)調(diào)幅度，再進(jìn)行直流疊加后和載波相乘即AM調(diào)制。AM硬件實(shí)現(xiàn)原理如下圖2-2圖2-2調(diào)幅硬件框圖2).F

8、M調(diào)制調(diào)制波產(chǎn)生模塊，通過對1KHz的正弦波經(jīng)幅頻變換，正弦波的最大值對應(yīng)10KHz,最小值對應(yīng)-10KHz。通過頻偏控制開關(guān)選擇5KHz和10KHz調(diào)頻控制字。在已調(diào)波產(chǎn)生模塊中，調(diào)制波模塊輸出的調(diào)頻控制字與載波頻率控制字相加得混合頻率控制字，再經(jīng)頻率累加器，正弦表查詢，輸出即為FM波。FM硬件實(shí)現(xiàn)原理圖如下圖2-3圖2-3調(diào)頻硬件框圖3).ASK調(diào)制ASK調(diào)制由M序列和100KHz載波相乘實(shí)現(xiàn)，通過移位寄存器隨機(jī)輸出0,1序列，在M為1時(shí)，輸出載波信號(hào)，在M為0時(shí)輸出0。ASK硬件實(shí)現(xiàn)原理圖如下圖2-4圖2-4 ASK硬件框圖4).PSK調(diào)制PSK調(diào)制由M序列選擇不同相位控制字和載波相乘，

9、在M為1時(shí)，輸出載波信號(hào)，在M為0時(shí)將載波信號(hào)相位偏移180度。PSK硬件實(shí)現(xiàn)原理圖如下圖2-5圖2-5 PSK硬件框圖（3）頻率穩(wěn)定度的實(shí)現(xiàn)我們采用50MHz,頻率誤差不會(huì)超過10-6的晶振作為頻率參考源，經(jīng)FPGA內(nèi)部的PLL倍頻得到200MHz作為系統(tǒng)主頻。（4）顯示及鍵盤模塊的實(shí)現(xiàn)顯示及鍵盤模塊通過單片機(jī)MSP430控制，再通過MSP430和FPGA通信將頻率控制字，頻偏選擇控制字，調(diào)制方式控制字送給FPGA。2.3模擬部分（1）數(shù)模轉(zhuǎn)換模塊的實(shí)現(xiàn)自制電阻網(wǎng)絡(luò)(R-2R)DA如下圖2-6所示，A0-A11在電阻網(wǎng)絡(luò)上流過的電流In=Vo/1000,但在輸出端形成的電壓Vn=In*100

10、0*2n。在電阻網(wǎng)絡(luò)的輸入端用反向器74HC04來增大電流的輸出能力。圖 2-6 電阻網(wǎng)絡(luò)(R-2R)DA（2）電壓幅度調(diào)節(jié)的實(shí)現(xiàn)由于FPGA的輸出電壓只有3.3V，為了達(dá)到發(fā)揮部分的要求，我們在輸出采用運(yùn)算放大器搭建的正向放大器，Vout=1+R3R5,R3為滑動(dòng)變阻器。調(diào)節(jié)R3和R5的比，即可以達(dá)到輸出6V的要求。圖2-6 電壓幅度調(diào)節(jié)電路2.4理論分析和計(jì)算根據(jù)題目要求，頻率范圍為1KHz-10MHz，步進(jìn)為100Hz，我們擴(kuò)展題目的要求，產(chǎn)生1Hz-20MHz的波形輸出。根據(jù)輸出頻率:fOUT= fclk2MFTW最小分辨率為：fmin= fclk2M其中M為相位累加器的位數(shù)，F(xiàn)TW為

11、頻率控制字，fclk為系統(tǒng)時(shí)鐘，輸出信號(hào)的頻率由頻率控制字FTW控制。當(dāng)FTW不斷增加時(shí)，fout可以不斷增加，但是考慮到采樣定理，fout應(yīng)該小于fclk/2。根據(jù)實(shí)際情況，一般fout應(yīng)該不應(yīng)該小于fclk/5。剛開始用的DA是DAC902，所以fclk受到模數(shù)轉(zhuǎn)換部分的影響，不能達(dá)到200MHz的時(shí)鐘頻率，而且高頻特性很不好。所以我采用電阻網(wǎng)絡(luò)來搭建DA，高頻特性很好，所以不需用考慮到fclk的時(shí)鐘問題。綜合考慮。選取200MHz的時(shí)鐘頻率，則在最高10MHz的時(shí)候依然有20個(gè)點(diǎn)。經(jīng)過后級處理后無明顯失真。選取相位累加器位數(shù)M=32,頻率分辨率為:fmin= fclk2M = 2

12、5;108232=0.046566(Hz)這樣可以很簡單的實(shí)現(xiàn)1Hz-100Hz的步進(jìn)。AM調(diào)制度的理論分析與實(shí)現(xiàn)。對于AM信號(hào)S（t）=Ac×1+mtcos（c）t其中Ac用來確定功率電平，mt為調(diào)制信號(hào)調(diào)制度=Amax-AcAc×100%從而可通過FPGA改變調(diào)制信號(hào)和載波信號(hào)的幅度比就可以任意調(diào)制度調(diào)制。3. 軟件設(shè)計(jì)利用FPGA產(chǎn)生正弦信號(hào)發(fā)生模塊，AM模塊，F(xiàn)M模塊，ASK模塊，F(xiàn)SK模塊。過MSP430將鍵盤的選擇，和各種控制字通過模擬SPI協(xié)議送給FPGA。圖 3-1 軟件流程圖4.系統(tǒng)測試4.1測試條件測試環(huán)境：室溫約25°C測試儀器：EM1715

13、A 直流穩(wěn)壓電源 RIGOL DS5062MAE 數(shù)字示波器 60MHz 1GSa/s RIGOL DG1011 DDS信號(hào)發(fā)生器 60MHz 300MSa/s4.2測試方法及結(jié)果正弦波頻率范圍及其穩(wěn)定度測試標(biāo)稱頻率實(shí)測頻率平均頻率頻率穩(wěn)定度第一次第二次第三次10Hz10101010<10-6100Hz100100100100<10-61KHz1.0001.0001.0001.000<10-610KHz10.00010.00010.00010.000<10-650KHz50.00049.99949.99949.9992×10-5100KHz100.0099.9

14、9899.99899.9992×10-5500KHz499.99499.99499.99499.992×10-51MHz999.98999.98999.98999.982×10-55MHz4.99994.99994.99994.99992×10-510MHz9.99989.999810.0009.99992×10-515MHz15.00014.99914.99914.9996×10-5 (2)正弦波幅度范圍測試頻率1KHz50Khz100KHz200KHz300KHz400KHz幅度/v6.876.746.666.416.226.14

15、頻率500KHz1MHz2MHz5MHz10MHz12MHZ幅度/v6.135.985.765.435.175.09 (3) AM調(diào)制度測試載波頻率設(shè)置調(diào)制度實(shí)測調(diào)制度100KHz10%基本無偏差50%100%1MHz10%基本無偏差50%100%10MHz10%基本無偏差50%100%(4)FM調(diào)制頻偏1K-10K測試由于實(shí)驗(yàn)設(shè)備有限，F(xiàn)M調(diào)制在示波器上看不太出來，所以在十七樓實(shí)驗(yàn)室用無線通信分析儀驗(yàn)證一下FM頻偏的準(zhǔn)確性，由于時(shí)間有限只測試了頻偏1K載波100K的頻譜，如下圖4-1所示。圖 4-1 100KHz頻偏1KHz圖(5)ASK測試圖圖4-2 500KHz的ASK調(diào)制圖(6)PSK測試圖圖