信息硬件綜合設計課程設計數(shù)字鐘的設計

1、武漢工程大學 計算機科學與工程學院綜合設計報告設計名稱： 信息硬件綜合設計 設計題目： 數(shù)字鐘的設計 學生學號： 專業(yè)班級： 09信息技術2班 學生姓名： 學生成績： 指導教師（職稱）： 課題工作時間： 2011年11月28日至 2011年12月16日說明：1、報告中的第一、二、三項由指導教師在綜合設計開始前填寫并發(fā)給每個學生；四、五兩項（中英文摘要）由學生在完成綜合設計后填寫。2、學生成績由指導教師根據(jù)學生的設計情況給出各項分值及總評成績。3、指導教師評語一欄由指導教師就學生在整個設計期間的平時表現(xiàn)、設計完成情況、報告的質量及答辯情況，給出客觀、全面的評價。4、所有學生必須參加綜合設計的答辯

2、環(huán)節(jié)，凡不參加答辯者，其成績一律按不及格處理。答辯小組成員應由2人及以上教師組成。5、報告正文字數(shù)一般應不少于5000字，也可由指導教師根據(jù)本門綜合設計的情況另行規(guī)定。6、平時表現(xiàn)成績低于6分的學生，取消答辯資格，其本項綜合設計成績按不及格處理。7、此表格式為武漢工程大學計算機科學與工程學院提供的基本格式（適用于學院各類綜合設計），各教研室可根據(jù)本門綜合設計的特點及內容做適當?shù)恼{整，并上報學院批準。成績評定表學生姓名： 鄧曌 學號： 0905060205 班級： 09信息技術2班 類別合計分值各項分值評分標準實際得分合計得分備注平時表現(xiàn)1010按時參加綜合設計，無曠課、遲到、早退、違反實驗室紀

3、律等情況。由設計負責人給出完成情況3020按設計任務書的要求完成了全部任務，能完整演示其設計內容，符合要求。10能對其設計內容進行詳細、完整的介紹，并能就指導教師提出的問題進行正確的回答。報告質量3510報告文字通順，內容翔實，論述充分、完整，立論正確，結構嚴謹合理；報告字數(shù)符合相關要求，工整規(guī)范，整齊劃一。5課題背景介紹清楚，綜述分析充分。5設計方案合理、可行，論證嚴謹，邏輯性強，具有說服力。5符號統(tǒng)一；圖表完備、符合規(guī)范要求。5能對整個設計過程進行全面的總結，得出有價值的結論或結果。5參考文獻數(shù)量在3篇以上，格式符合要求，在正文中正確引用。答辯情況2510在規(guī)定時間內能就所設計的內容進行闡

4、述，言簡意明，重點突出，論點正確，條理清晰。15在規(guī)定時間內能準確、完整、流利地回答教師所提出的問題。總評成績： 分 補充說明： 指導教師： 陳艷 （簽字）日 期： 2011 年 12 月 23 日答辯記錄表學生姓名： 鄧曌 學號： 0905060205 班級： 09信息技術 2班 答辯地點： 機電大樓3樓數(shù)字邏輯實驗室 答辯內容記錄：答辯成績合計分值各項分值評分標準實際得分合計得分備注2510在規(guī)定時間內能就所設計的內容進行闡述，言簡意明，重點突出，論點正確，條理清晰。15在規(guī)定時間內能準確、完整、流利地回答教師所提出的問題。答辯小組成員（簽字）： 2011 年 12 月 16 日指導教師評

5、語指導教師： 陳艷 （簽字）日 期： 年 月 日一、綜合設計目的、條件、任務和內容要求：1）設計目的數(shù)字鐘是一種用數(shù)字電路技術實現(xiàn)時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。通過本次設計，要求同學們掌握數(shù)字鐘的工作原理、設計方法，完成簡單數(shù)字電路的設計；復習鞏固邏輯電路及時序電路相關原理、應用知識；進一步學習、掌握各種常用芯片的邏輯功能及使用方法；學習計數(shù)器級聯(lián)設計、數(shù)字系統(tǒng)的設計、測試方法。2）條件本次設計在數(shù)字邏輯實驗室進行，為每個小組準備獨立的試驗臺、電源、面包板（可以選用數(shù)字邏輯課程實驗箱）、萬用表、鑷子、剪

6、刀、拔線銓、導線若干；提供設計需要的芯片，包括：晶體震蕩器、分頻器、計數(shù)器、段碼管、段碼管驅動譯碼芯片及各種門電路芯片、聲光報警芯片及相應的電阻、電容等。教師提供設計思路概要（見附件9_1 綜合設計詳細指導說明）3）任務和要求（1）設計指標 以12/24小時計時制顯示時、分、秒；為了保證計時的穩(wěn)定及準確須由晶體振蕩器提供表針時間基準信號；具有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間；計時過程具有報時功能，當時間到達整點前10秒進行報時（選做）。（2）設計要求畫出電路原理圖；元器件及參數(shù)選擇；系統(tǒng)設計、調試與分析。（3）制作要求 1-4人為一個小組，設計、裝配系統(tǒng)，完成設計題目

7、，并能發(fā)現(xiàn)問題和解決問題。（4）編寫設計報告 依照給定模板完成設計報告，要求體現(xiàn)自己的工作、收獲和思考。 指導教師簽字： 陳艷 2011 年 12 月 20 日 二、進度安排：14周 自由分組、查閱資料，確定初步設計計劃。15周周一周三 學生學習相關知識，確定設計方案，完成秒計時的顯示。15周周四周五 完成分、時計時顯示。16周周一周二 完成校時、校分電路及鬧鐘電路的設計16周周三周四 系統(tǒng)總體測試、改進。寫報告16周周五 答辯三、應收集資料及主要參考文獻：1 蔡希彪，曹洪奎.單片機電子時鐘系統(tǒng)的設計與仿真 j；中國科技信息； 2007年04期.2 方怡冰.單片機課程的教學與實驗改革j.電氣電

8、子教學學報.2006，第3期.3 劉文秀.單片機應用系統(tǒng)仿真的研究j.現(xiàn)代電子技術.2005， 第286 期.4 張友德.單片微型機原理、應用與實驗m.上海：復旦大學出版社，2003.225256.5 閻有運電子技術實踐教程北京：中國礦大出版社，20076 艾永樂數(shù)字電子基礎北京：中國電力出版社，20077 謝自美電子線路設計實驗測試（第二版）華中科技大學出版社，20038 康華光數(shù)字電子技術基礎. 北京:高等教育出版社，2000.39 閻石數(shù)字電子技術基礎（第四版）.北京：高等教育出版社，1998.11四、綜合設計（課程設計）摘要（中文）：數(shù)字鐘是一種用數(shù)字電路技術實現(xiàn)時、分、秒計時的裝置，

9、與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更長的使用壽命，已得到廣泛的使用。數(shù)字鐘從原理上講是一種典型的數(shù)字電路，其中包括了組合邏輯電路和時序電路。因此，我們此次設計與制做數(shù)字鐘就是為了了解數(shù)字鐘的原理，從而學會制作數(shù)字鐘.而且通過數(shù)字鐘的制作進一步的了解各種在制作中用到的中小規(guī)模集成電路的作用及實用方法.且由于數(shù)字鐘包括組合邏輯電路和時敘電路.通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法.關鍵字:計數(shù)器；譯碼器；顯示器；調時電路；數(shù)字電子鐘五、綜合設計（課程設計）abstract（英文）：the digital clock is one kind r

10、ealizes with the digital circuit technology, divides, the second time installment, compares with the mechanical clock has a higher accuracy and intuitive, and not mechanism, has the longer service life, obtained the widespread use. the digital clock theoretically speaking is one kind of typical digi

11、tal circuit, including the combinatory logic electric circuit and the sequence circuit. therefore, our design and the make digit clock is to understand the digital clocks principle, thus the academic society manufactures the digital clock. moreover through digital clocks manufacture further understa

12、nding each kind the small scale integration electric circuits function which and the practice means uses in the manufacture. when and digital clock including combinatory logic electric circuit and narrates the electric circuit. may further study through it with grasps each kind of combinatory logic

13、electric circuit and sequence circuits principle and the application method. key words: counter;decoder;monitors;regulation time;circuit;digital clock目 錄摘 要iabstractii第一章 課題概述11.1研究背景11.2研究意義11.3研究目的21.4研究的應用2第二章 設計簡介及設計方案論述22.1 分頻器的設計32.2 時間計數(shù)電路32.3整點報時數(shù)電路的設計32.4校時電路的設計52.5時分秒計數(shù)器的設計62.6譯碼顯示電路的設計7第三

14、章 系統(tǒng)工作原理93.1數(shù)字鐘的工作原理93.2使用芯片及功能說明10第四章 系統(tǒng)功能的實現(xiàn)134.1模擬電路134.2調試過程13總 結15致 謝16參考文獻17武漢工程大學課程設計(論文)摘 要數(shù)字鐘是一種用數(shù)字電路技術實現(xiàn)時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更長的使用壽命，已得到廣泛的使用。數(shù)字鐘從原理上講是一種典型的數(shù)字電路，其中包括了組合邏輯電路和時序電路。因此，我們此次設計與制做數(shù)字鐘就是為了了解數(shù)字鐘的原理，從而學會制作數(shù)字鐘.而且通過數(shù)字鐘的制作進一步的了解各種在制作中用到的中小規(guī)模集成電路的作用及實用方法.且由于數(shù)字鐘包括組合邏輯

15、電路和時敘電路.通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法.數(shù)字鐘的設計方法有許多種,例如,可用中小規(guī)模集成電路組成電子鐘；也可以利用專用的電子鐘芯片配以顯示電路及其所需要的外圍電路組成電子鐘；還可以利用單片機來實現(xiàn)電子鐘等等。這些方法都各有其特點。關鍵字：計數(shù)器；譯碼器；顯示器；調時電路；數(shù)字電子鐘abstractthe digital clock is one kind realizes with the digital circuit technology, divides, the second time installment, compares with

16、the mechanical clock has a higher accuracy and intuitive, and not mechanism, has the longer service life, obtained the widespread use. the digital clock theoretically speaking is one kind of typical digital circuit, including the combinatory logic electric circuit and the sequence circuit. therefore

17、, our design and the make digit clock is to understand the digital clocks principle, thus the academic society manufactures the digital clock. moreover through digital clocks manufacture further understanding each kind the small scale integration electric circuits function which and the practice mea

18、ns uses in the manufacture. when and digital clock including combinatory logic electric circuit and narrates the electric circuit. may further study through it with grasps each kind of combinatory logic electric circuit and sequence circuits principle and the application method. the digital clocks d

19、esign method has many kinds, for example, available small scale integration electric circuit composition electron clock; may also use the special-purpose electron clock chip to match the peripheral circuit composition electron clock which the display circuit and needs; may also using the monolithic

20、integrated circuit realize electron clock and so on. these methods respectively have its characteristic.key words: counter;decoder;monitors;regulation time;circuit;digital clock17第一章 課題概述1.1研究背景數(shù)字鐘是一種用數(shù)字電路技術實現(xiàn)時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。數(shù)字鐘從原理上講是一種典型的數(shù)字電路，其中包括了組合邏輯電路

21、和時序電路。目前，數(shù)字鐘的功能越來越強，并且有多種專門的大規(guī)模集成電路可供選擇。從有利于學習的角度考慮，這里主要介紹以中小規(guī)模集成電路和器件設計數(shù)字鐘的方法。隨著微電子技術和超大規(guī)模集成電路技術的不斷發(fā)展，家用電子產品不但種類日益豐富，而且變得更加經濟實用，單片微型計算機體積小、性價比高、功能強、可靠性高等獨有的特點，在各個領域得到了廣泛的應用。數(shù)字鐘是一種應用非常廣泛的日常計時工具，數(shù)字顯示的日歷鐘已經越來越流行，特別是適合在家庭居室、辦公室、大廳、會議室、車站和廣場等使用。lcd數(shù)字顯示的日歷鐘顯示清晰直觀、走時準確、可以進行夜視，并且還可以擴展出多種功能。功能也越來越齊全，除了時、分、秒

22、顯示及鬧鈴。但通過我們對各種電子鐘表、歷的不斷觀察總結發(fā)現(xiàn)目前市場的鐘、歷都存在一些不足之處，比如：時鐘不精確、產品成本太高、無環(huán)境溫度顯示等，這都給人們的使用帶來了某些不便。為此設計了一種簡易的數(shù)字鐘。1.2研究意義數(shù)字鐘是采用數(shù)字電路實現(xiàn)對：時，分，秒，數(shù)字顯示的計時裝置，廣泛用于個人家庭，車站，碼頭辦公室等公共場所，成為人們日常生活中不可少的必需品，由于數(shù)字集成電路的發(fā)展和石英晶體振蕩器的廣泛應用，使得數(shù)字鐘的精度,遠遠超過老式鐘表，鐘表的數(shù)字化給人們生產生活帶來了極大的方便，而且大大地擴展了鐘表原先的報時功能。諸如定時自動報警、按時自動打鈴、時間程序自動控制、定時廣播、自動起閉路燈、定

23、時開關烘箱、通斷動力設備、甚至各種定時電氣的自動啟用等，所有這些，都是以鐘表數(shù)字化為基礎的。因此，研究數(shù)字鐘及擴大其應用，有著非?，F(xiàn)實的意義。1.3研究目的數(shù)字鐘是一種用數(shù)字電路技術實現(xiàn)時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。數(shù)字鐘從原理上講是一種典型的數(shù)字電路，其中包括了組合邏輯電路和時序電路。因此，我們此次設計與制做數(shù)字鐘就是為了了解數(shù)字鐘的原理，從而學會制作數(shù)字鐘.而且通過數(shù)字鐘的制作進一步的了解各種在制作中用到的中小規(guī)模集成電路的作用及實用方法.且由于數(shù)字鐘包括組合邏輯電路和時敘電路.通過它可以進一步學習

24、與掌握各種組合邏輯電路與時序電路的原理與使用方法。1.4研究的應用數(shù)字鐘已成為人們日常生活中：必不可少的必需品，廣泛用于個人家庭以及車站、碼頭、劇場、辦公室等公共場所，給人們的生活、學習、工作、娛樂帶來極大的方便。由于數(shù)字集成電路技術的發(fā)展和采用了先進的石英技術，使數(shù)字鐘具有走時準確、性能穩(wěn)定、攜帶方便等優(yōu)點，它還用于計時、自動報時及自動控制等各個領域。第二章 設計簡介及設計方案論述利用數(shù)字電路實驗箱上面提供的晶體振蕩器電路與分頻器電路結合，調整相關內部的電阻和電容大小，使其輸出信號頻率為1hz，即構成了秒脈沖發(fā)生器。用兩片74ls90級聯(lián)構成60進制計數(shù)器，用來計“秒”，其cp輸入為秒脈沖；

25、另兩片74ls90級聯(lián)構成60進制計數(shù)器，用來計“分”，其cp輸入為“秒”變?yōu)?時產生的一個下降沿信號；還有兩片74ls90級聯(lián)構成24進制計數(shù)器，用來計“時”，其cp輸入為“分”變0時產生的一個下降沿信號。這樣六片74ls90實現(xiàn)了數(shù)字鐘的計時功能。它們的輸出用六片數(shù)碼管顯示，之間接六片74ls49譯碼器構成顯示驅動電路。對“時”，“分”的調節(jié)采用將原來使他們計時加“1” 的信號切換為可控脈沖信號的方法。報時電路由555定時器構成的多諧振蕩器，三極管和蜂鳴器組成，這樣蜂鳴器輸出的音頻信號有高低變化。報時電路的驅動信號要在報時時間段內使振蕩器工作。2.1 分頻器的設計（1）由于石英晶體振蕩器產

26、生的頻率很高，要得到秒脈沖，需要用分頻電路。（2） 選用3片中規(guī)模集成電路計數(shù)器74ls90可以完成分頻的功能（3） 因每片為十分之一分頻，3片級聯(lián)則可獲得所需要的頻率信號，即第一片的q0端輸出頻率為500hz，第二片的q3端輸出為10h z。（4） 分頻器的功能只要有兩個：第一是產生標準脈沖信號，第二提供功能擴展電路所需要的信號。圖2-1 分頻器的設計2.2 時間計數(shù)電路脈沖信號經過計數(shù)器，分別得到：秒“個位、十位，”分“個位、十位以及“時”個位、十位的計時?！懊搿薄胺帧庇嫈?shù)器為60進制，小時為12小時。表2-1芯片清單一覽表器件名稱規(guī)格數(shù)量74ls90274ls48274ls0012.3整

27、點報時數(shù)電路的設計 報整點時數(shù)電路的功能是：每當數(shù)字鐘計時到整點時發(fā)出音響，且?guī)c響幾聲。實現(xiàn)這一功能的電路主要由以下幾部分組成： 減法計數(shù)器：完成幾點響幾聲的功能。即從小時計數(shù)器的整點開始進行減法計數(shù)，直到零為止。 編碼器：將小時計數(shù)器的5個輸出端q4、q3、q2、q1、q0按照“12翻1”的編碼要求轉換為減法計數(shù)器的4個輸入端d3、d2、d1、d0所需的bcd碼。 邏輯控制電路：控制減法計數(shù)器的清“0”與置數(shù)。控制音響電路的輸入信號。 減法計數(shù)器選用74ls191，各控制端的作用如下:為置數(shù)端。當=0時將小時計數(shù)器的輸出經數(shù)據(jù)輸入端d0d1d2d3的數(shù)據(jù)置入。為溢出負脈沖輸出端。當減計數(shù)到

28、“0”時，輸出一個負脈沖。 為加/減控制器。=1時減法計數(shù)。 為減法計數(shù)脈沖，兼作音響電路的控制脈沖。編碼器是由與非門實現(xiàn)的組合邏輯電路，其輸出端的邏輯表達式由5變量的卡諾圖可得：d1的邏輯表達式如果用與非門實現(xiàn)上式，則 d2的邏輯表達式d0、d3的邏輯表達式分別為表2-2報整點時數(shù)電路編碼器的卡諾圖 分進位脈沖 小時計數(shù)器輸出 減法計數(shù)器輸入 cpq4q3q2q1q0d3d2d1d01000010001200010001030001100114001000100500101010160011001107001110111801000100090100110011010000101011100

29、011011121001011002.4校時電路的設計 當數(shù)字鐘接通電源或者計時出現(xiàn)誤差時，需要校正時間（或稱校時）。校時是數(shù)字鐘應具備的基本功能。一般電子手表都具有時、分、秒等校時功能。為使電路簡單，這里只進行分和小時的校時。對校時電路的要求是： 在小時校正時不影響分和秒的正常計數(shù)；在分校正時不影響秒和小時的正常計數(shù)。 校時方式有“快校時”和“慢校時”兩種： “快校時”是，通過開關控制，使計數(shù)器對1hz的校時脈沖計數(shù)； “慢校時”是用手動產生單脈沖作校時脈沖。這里采用“快校時”方式的校時電路，如圖8所示，電路是由74ls00、74ls04以及電阻、電容開關等組成。其中j1為校“分”用的控制開

30、關，j2為?！皶r”用的控制開關。校時脈沖采用分頻器輸出的1hz脈沖，當j1或j2分別為“0”時可進行“快校時” ，如果校時脈沖由單次脈沖產生器提供，則可以進行“慢校時” ?！翱煨r”方式校時電路的工作原理是：對校“時”電路來說，正常計數(shù)時，開關斷開，83處為高電平，與非門u25b解鎖，82處為低電平，81處為高電平，與非門u25d解鎖，則至“時”個位計數(shù)器的進位脈沖與“分”十位進位脈沖相同。校時時，開關接通，83處為低電平，80處為高電平，與非門u25d解鎖，82處為高電平，與非門u25a解鎖，則至“時”個位計數(shù)器的進位脈沖與校時脈沖相同，校時脈沖頻率越高，校時越快，這里校時脈沖取1hz。?！?/p>

31、分”電路同理。需要注意的是，校時電路是由與非門構成的組合邏輯電路，開關s1或s2為“0”或“1”時，可能會產生抖動，接電容c1、c2可以緩解抖動，必要時還應將其改為去抖動開關電路。圖2-1 “快校時”方式的校時電路圖2-2“慢校時”方式的校時電路2.5時分秒計數(shù)器的設計 整個計數(shù)器電路由秒計數(shù)器、分計數(shù)器、時計數(shù)器串接而成。實現(xiàn)方法多種多樣，下面介紹兩種：60進制計數(shù)器是由兩片74ls90和一片74ls00，采用整體置零法來實現(xiàn)的。24進制計數(shù)器也是由兩片74ls90和一片74ls00，采用整體置零法來實現(xiàn)的。秒計數(shù)器和分計數(shù)器各自由一個十進制計數(shù)器74ls90和一個六進制計數(shù)器74ls90（

32、qc輸出六分頻）串接組成，形成兩個六十進制計數(shù)器。時計數(shù)器可由兩個十進制計數(shù)器74ls90串接并通過反饋接成二十四制計數(shù)器。圖2-3 60進制計數(shù)器圖2-4 24進制計數(shù)器2.6譯碼顯示電路的設計譯碼驅動電路將計數(shù)器輸出的bcd碼轉換為數(shù)碼管需要的邏輯狀態(tài),并且為保證數(shù)碼管正常工作提供足夠的工作電流。譯碼器由六片74ls4組成，74ls48驅動器是與8421bcd編碼計數(shù)器配合用的7段譯碼驅動器。一片74ls48驅動一只數(shù)碼，72ls48是集電極開路輸出，為了限制數(shù)碼管的導通電流，在72ls48的輸出與數(shù)碼管的輸入端之間均應串有限流電阻。譯碼顯示電路可選用74ls48直接驅動共陰極的七段數(shù)碼管

33、。2.7清零電路可以設計一個清零電路，使之具有開機清零和不掉電清零兩種清零功能：開機清零是指在電路剛剛上電時可以使所有的計數(shù)器自動復位，即從零開始工作；不掉電清零是指在電路正常工作時，按動清零開關，使計數(shù)器全部回零。清零電路參考原理圖如圖2-5所示：圖2-5 清零電路第三章 系統(tǒng)工作原理3.1數(shù)字鐘的工作原理（1）晶體振蕩器電路晶體振蕩器是構成數(shù)字式時鐘的核心，它保證了時鐘的走時準確及穩(wěn)定。一般輸出為方波的數(shù)字式晶體振蕩器電路通常有兩類，一類是用ttl門電路構成；另一類是通過cmos非門構成的電路，如圖1.2所示，從圖上可以看出其結構非常簡單。該電路廣泛使用于各種需要頻率穩(wěn)定及準確的數(shù)字電路，

34、如數(shù)字鐘、電子計算機、數(shù)字通信電路等。圖3-1 cmos晶體振蕩器圖3-1所示電路中，cmos非門u1與晶體、電容和電阻構成晶體振蕩器電路，u2實現(xiàn)整形功能，將振蕩器輸出的近似于正弦波的波形轉換為較理想的方波。輸出反饋電阻為非門提供偏置，使電路工作于放大區(qū)域，即非門的功能近似于一個高增益的反相放大器。電容、與晶體構成一個諧振型網絡，完成對振蕩頻率的控制功能，同時提供了一個180度相移，從而和非門構成一個正反饋網絡，實現(xiàn)了振蕩器的功能。由于晶體具有較高的頻率穩(wěn)定性及準確性，從而保證了輸出頻率的穩(wěn)定和準確。（2）分頻器電路通常，數(shù)字鐘的晶體振蕩器輸出頻率較高，為了得到1hz的秒信號輸入，需要對振蕩

35、器的輸出信號進行分頻。通常實現(xiàn)分頻器的電路是計數(shù)器電路，一般采用多級2進制計數(shù)器來實現(xiàn)。例如，將32768z的振蕩信號分頻為1z的分頻倍數(shù)為32768（），即實現(xiàn)該分頻功能的計數(shù)器相當于15級2進制計數(shù)器。常用的2進制計數(shù)器有74hc393等。（3）時間計數(shù)單元時間計數(shù)單元有時計數(shù)、分計數(shù)和秒計數(shù)等幾個部分。時計數(shù)單元一般為12進制計數(shù)器或24進制計數(shù)器，其輸出為兩位8421bcd碼形式；分計數(shù)和秒計數(shù)單元為60進制計數(shù)器，其輸出也為8421bcd碼。一般采用10進制計數(shù)器如74hc290、74hc390等來實現(xiàn)時間計數(shù)單元的計數(shù)功能。欲實現(xiàn)12進制和60進制計數(shù)還需進行計數(shù)模值轉換。（4）譯

36、碼驅動及顯示單元計數(shù)器實現(xiàn)了對時間的累計以8421bcd碼形式輸出，為了將計數(shù)器輸出的8421bcd碼顯示出來，需用顯示譯碼電路將計數(shù)器的輸出數(shù)碼轉換為數(shù)碼顯示器件所需要的輸出邏輯和一定的電流，一般這種譯碼器通常稱為7段譯碼顯示驅動器。常用的7段譯碼顯示驅動器有cd4511。3.2使用芯片及功能說明3.2.1 74ls90芯片74ls90計數(shù)器是一種中規(guī)模二一五進制計數(shù)器，將輸出qa與輸入b相接，構成8421bcd碼計數(shù)器； 將輸出qd與輸入a相接，構成5421bcd碼計數(shù)器；表中h為高電平、l為低電平、x為不定狀態(tài)。74ls90邏輯電路由四個主從jk觸發(fā)器和一些附加門電路組成，整個電路可分兩

37、部分，其中fa觸發(fā)器構成一位二進制計數(shù)器；fd、fc、fb構成異步五進制計數(shù)器，在74ls90計數(shù)器電路中，設有專用置“0”端r1、r2和置位（置“9”）端s1、s2。74ls90具有如下的五種基本工作方式：五分頻；即由fd、fc、和fb組成的異步五進制計數(shù)器工作方式。十分頻（8421碼）；將qa與ck2聯(lián)接，可構成8421碼十分頻電路。六分頻；在十分頻（8421碼）的基礎上，將qb端接r1，qc端接r2。其計數(shù)順序為000101，當?shù)诹鶄€脈沖作用后，出現(xiàn)狀態(tài)qcqbqa=110，利用qbqc=11反饋到r1和r2的方式使電路置“0”。 九分頻；qar1、qdr2，構成原理同六分頻。十分頻（5

38、421碼）；將五進制計數(shù)器的輸出端qd接二進制計數(shù)器的脈沖輸入端ck1，即可構成5421碼十分頻工作方式。 74ls90為中規(guī)模ttl集成計數(shù)器，可實現(xiàn)二分頻、五分頻和十分頻等功能，它由一個二進制計數(shù)器和一個五進制計數(shù)器構成。其引腳排列圖如下所示：圖3-2 74ls90的引腳排列圖3.2.2 七段譯碼器七段譯碼器與七段顯示器的測量：把顯示器與74ls48相連，第一接觸時，數(shù)碼管完全沒有顯示數(shù)字，檢查后發(fā)現(xiàn)是數(shù)碼管未接地而造成的，接地后發(fā)現(xiàn)還是沒有顯示正確的數(shù)字，后來經過同學的調試發(fā)現(xiàn)芯片引腳接觸不良，所以確認芯片是否接觸良好是非常重要的。3.2.3 74ls48芯片74ls48除了有實現(xiàn)7段顯

39、示譯碼器基本功能的輸入（dcba）和輸出（yayg）端外，7448還引入了燈測試輸入端（lt）和動態(tài)滅零輸入端（rbi），以及既有輸入功能又有輸出功能的消隱輸入/動態(tài)滅零輸出（bi/rbo）端。由7448真值表可獲知7448所具有的邏輯功能：（1）7段譯碼功能（lt=1，rbi=1） 在燈測試輸入端（lt）和動態(tài)滅零輸入端（rbi）都接無效電平時，輸入dcba經7448譯碼，輸出高電平有效的7段字符顯示器的驅動信號，顯示相應字符。除dcba = 0000外，rbi也可以接低電平，見表1中116行。（2）消隱功能（bi=0） 此時bi/rbo端作為輸入端，該端輸入低電平信號時，表1倒數(shù)第3行，無

40、論lt 和rbi輸入什么電平信號，不管輸入dcba為什么狀態(tài)，輸出全為“0”，7段顯示器熄滅。該功能主要用于多顯示器的動態(tài)顯示。（3）燈測試功能（lt = 0） 此時bi/rbo端作為輸出端， 端輸入低電平信號時，表1最后一行，與 及dcba輸入無關，輸出全為“1”，顯示器7個字段都點亮。該功能用于7段顯示器測試，判別是否有損壞的字段。（4）動態(tài)滅零功能（lt=1，rbi=1） 此時bi/rbo端也作為輸出端，lt 端輸入高電平信號，rbi 端輸入低電平信號，若此時dcba = 0000，表1倒數(shù)第2行，輸出全為“0”，顯示器熄滅，不顯示這個零。dcba0，則對顯示無影響。該功能主要用于多個7

41、段顯示器同時顯示時熄滅高位的零。表3-3 74ls48的功能表第四章 系統(tǒng)功能的實現(xiàn)4.1模擬電路4.2調試過程這次調試過程中出現(xiàn)了不少問題，第一次調試發(fā)現(xiàn)數(shù)碼管的數(shù)字不變化，數(shù)字鐘不計時，肯定是某個地方出錯了，猜測原因有：振蕩器連線出錯，沒產生1hz的脈沖；計數(shù)器的電源引腳、接地引腳沒接好導致不工作。經檢查，原來是清零端r01、r02沒有接地。排除故障后，數(shù)字鐘的“秒”顯示器開始計時，但是“分”和“時”顯示器卻出現(xiàn)跳動的現(xiàn)象，猜測是“分”和“時”計數(shù)器受到干擾的緣故，經檢查，原來是校時電路的開關有一端忘了接地，導致“分”和“時”的個位計數(shù)器ina一端電平不確定。接地后，“分”和“時”顯示器不

42、再跳動。然而一個問題解決了，另外一個問題又出來了?！懊搿笔伙@示器每次出現(xiàn)4的時候，就向“分”個位顯示器進1，而不是像00-01-02-59-00-這樣逢60進1，檢查“秒”計數(shù)器，不知道哪里出錯，把“秒”十位計數(shù)器74ls92的輸出端qc接到校時電路的進位脈沖輸入端，發(fā)現(xiàn)是“秒”十位顯示器逢4進1，改為把“秒”十位計數(shù)器74ls92的輸出端qd接到校時電路的進位脈沖輸入端，則發(fā)現(xiàn)“秒”不再向“分”進位，百思不得其解，后來查了一下介紹74ls92引腳和計數(shù)功能的資料，發(fā)現(xiàn)的確是從74ls92的輸出端qc接到校時電路的進位脈沖輸入端，沒有錯，但是為什么就不行呢？我?guī)е蓡栐俅螜z查“秒”與“分”之間的線路，查了幾次，終于發(fā)現(xiàn)原來是我在校時電路的至“分”個位計數(shù)器的ina輸入端無意中加多了一個非門，去掉非門后，終于正常進位了。我接好報時電路后，再調試，發(fā)現(xiàn)居然不是仿電臺四低音一高音整點報時，而是59分51秒和59分59秒報時，重新檢查，發(fā)現(xiàn)又是接錯線了，改正后，終于達到了報時的要求：在59分51秒、53秒、55秒、57秒報低音，在59分59秒報高音?？?結通過這次課程設計，我們從實際問題的分析，電路的設計，連接電路到調試等各個步驟，熟悉了電路的設計步驟，也清楚了