CMOS反相器電路版圖設(shè)計(jì)與仿真.doc

CMOS反相器電路版圖設(shè)計(jì)與仿真姓 名：鄧翔學(xué) 號(hào)：1007010033導(dǎo) 師：馬奎本組成員：鄧翔 石貴超 王大鵬CMOS反相器電路版圖設(shè)計(jì)與仿真摘要：本文是基于老師的指導(dǎo)下，對(duì)cadence軟件的熟悉與使用，進(jìn)行CMOS反相器的電路設(shè)計(jì)和電路的仿真以及版圖設(shè)計(jì)與版圖驗(yàn)證仿真。關(guān)鍵字：CMOS反相器 ；版圖設(shè)計(jì)。Abstract: This article is based on the teachers guidance, familiar with cadence software and use, for CMOS inverter circuit design and circuit simulation and landscape and the landscape design of the simulation.Key word: CMOS inverter;Landscape design.一 引言20世紀(jì)70年代后期以來，一個(gè)以計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)為代表的新的技術(shù)改革浪潮席卷了全世界，它不僅促進(jìn)了計(jì)算機(jī)本身性能的進(jìn)步和更新?lián)Q代，而且?guī)缀跤绊懙饺考夹g(shù)領(lǐng)域，沖擊著傳統(tǒng)的工作模式。以計(jì)算機(jī)輔助設(shè)計(jì)這種高技術(shù)為代表的先進(jìn)技術(shù)已經(jīng)、并將進(jìn)一步給人類帶來巨大的影響和利益。計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)的水平成了衡量一個(gè)國(guó)家產(chǎn)業(yè)技術(shù)水平的重要標(biāo)志。計(jì)算機(jī)輔助設(shè)計(jì)（Computer Aided Design，CAD）是利用計(jì)算機(jī)強(qiáng)有力的計(jì)算功能和高效率的圖形處理能力，輔助知識(shí)勞動(dòng)者進(jìn)行工程和產(chǎn)品的設(shè)計(jì)與分析，以達(dá)到理想的目的或取得創(chuàng)新成果的一種技術(shù)。它是綜合了計(jì)算機(jī)科學(xué)與工程設(shè)計(jì)方法的最新發(fā)展而形成的一門新興學(xué)科。計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)的發(fā)展是與計(jì)算機(jī)軟件、硬件技術(shù)的發(fā)展和完善，與工程設(shè)計(jì)方法的革新緊密相關(guān)的。采用計(jì)算機(jī)輔助設(shè)計(jì)已是現(xiàn)代工程設(shè)計(jì)的迫切需要。電子技術(shù)的發(fā)展使計(jì)算機(jī)輔助設(shè)計(jì)(CAD)技術(shù)成為電路設(shè)計(jì)不可或缺的有力工具。國(guó)內(nèi)外電子線路CAD軟件的相繼推出與版本更新，是CAD技術(shù)的應(yīng)用滲透到電子線路與系統(tǒng)設(shè)計(jì)的各個(gè)領(lǐng)域，如電路圖和版圖的繪制、模擬電路仿真、工藝模擬與仿真、邏輯電路分析、優(yōu)化設(shè)計(jì)、印刷電路板的布線等。CAD技術(shù)的發(fā)展使得電子線路設(shè)計(jì)的速度、質(zhì)量、精確度得以保證。順應(yīng)集成電路發(fā)展的要求，集成電路CAD，確切地說是整個(gè)電子設(shè)計(jì)自動(dòng)化必須要有更大的發(fā)展。隨著集成電路與計(jì)算機(jī)的迅速發(fā)展，以CAD為基礎(chǔ)的EDA技術(shù)滲透到電子系統(tǒng)和專用集成電路設(shè)計(jì)的各個(gè)環(huán)節(jié)。一個(gè)能完成比較復(fù)雜的VLSI設(shè)計(jì)的EDA系統(tǒng)一般包括10-20個(gè)CAD工具，涉及從高層次數(shù)字電路的自動(dòng)綜合、數(shù)字系統(tǒng)仿真、模擬電路仿真到各種不同層次的版圖設(shè)計(jì)和校驗(yàn)工具，完成自頂向下的VLSI設(shè)計(jì)的各個(gè)環(huán)節(jié)和全部過程。為滿足日益增大的信息處理能力的需求，主要從實(shí)現(xiàn)圖形最小尺寸的工藝精度和提高單位面積晶體管數(shù)目的集成度兩個(gè)方面來努力，還要綜合考慮滿足電路功能以及工作頻率和功耗的性能指標(biāo)。CMOS技術(shù)自身的巨大發(fā)展?jié)摿κ荌C高速持續(xù)發(fā)展的基礎(chǔ)。集成電路制造水平發(fā)展到深亞微米工藝階段，CMOS的低功耗、高速度和高集成度得到了充分的體現(xiàn)。二 CMOS反相器在cadence中的電路設(shè)計(jì)與仿真2.1 CMOS反相器的工作原理及電路圖: CMOS反相器由一個(gè)P溝道增強(qiáng)型MOS管和一個(gè)N溝道增強(qiáng)型MOS管串聯(lián)組成。通常P溝道管作為負(fù)載管，N溝道管作為輸入管。這種配置可以大幅降低功耗，因?yàn)樵趦煞N邏輯狀態(tài)中，兩個(gè)晶體管中的一個(gè)總是截止的。處理速率也能得到很好的提高，因?yàn)榕cNMOS型和PMOS型反相器相比，CMOS反相器的電阻相對(duì)較低。 首先通過vpn連接進(jìn)入服務(wù)器，在服務(wù)器下面mkdir創(chuàng)建自己的文件夾然后在自己文件夾下使用icfb&命令打開軟件。在打開的窗口中filenew設(shè)計(jì)電路圖。在打開的窗口中fileopen打開設(shè)計(jì)好的電路圖2.2 進(jìn)行電路仿真點(diǎn)擊右上方的Tools選擇Analog Environment仿真原理圖。 在彈出的窗口中選擇setupModel Library選擇模型庫(kù)。選擇模型庫(kù)/user2/benke1/process/csmc/6S05DPTM-ST3600/05HVCDTST3600V101/s05hvcdtst3600v101.scs。賦值到Model Library File中Section（opt.）tt_5v.點(diǎn)擊Add添加進(jìn)行仿真輸入和輸出，時(shí)間的設(shè)置得到電路的仿真結(jié)果：由圖可知，電路設(shè)計(jì)是正確的。三 CMOS反相器版圖的設(shè)計(jì)與DRC驗(yàn)證3.1 版圖設(shè)計(jì)在打開的窗口中fileopen版圖文件。同樣在instance中添加元件，設(shè)計(jì)設(shè)計(jì)版圖。元件放置好以后根據(jù)原理圖設(shè)置長(zhǎng)寬比。位置擺放好以后選中元器件，點(diǎn)擊EditHierarchyFlatten最后得到的版圖如下圖：3.2 DRC版圖驗(yàn)證在2013dengxianginv目錄下新建兩個(gè)文件夾mkdir gds drc 。一個(gè)用于放置版圖的gds文件，另一個(gè)用于放置drc的規(guī)則文件和生成的drc文件。將下面目錄下的文件拷到新建的drc目錄下：/user2/benke1/process/csmc/6S05DPTM-ST3600/0.5um5VVGS40VVDSST3600BCDDraculaCommandFile-FAB1V890:/user2/benke1/process/csmc/6S05DPTMST3600/0.5um5VVGS40VVDSST3600BCDDraculaCommandFile-FAB1cp drac_drc_metal1.rul /user2/benke6/2013/dengxiang/inv/drc。用vi打開修改如下：把INDISK設(shè)置為自己的目錄/user2/benke6/2013/dengxiang/inv/gds/inv.gds接著將在icfb打開的cadence窗口中配置stream。在打開的窗口中選擇Library Browser選擇invinvlayout在Run Directory中填入新建的gds文件夾路徑：/user2/benke6/2013/dengxiang/inv/gds接著在drc目錄下執(zhí)行：PDRACULA回車后執(zhí)行:/g ./drac_drc_metal1.rul接著執(zhí)行/f生成文件如圖：執(zhí)行：./開始drc校驗(yàn)。出現(xiàn)上圖證明DRC驗(yàn)證結(jié)束。 Drc校驗(yàn)完以后打印drc的路/user2/benke6/2013/dengxiang/inv/drc。在版