集成電路定時器555及其基本應(yīng)用

1、集成邏輯門和基本應(yīng)用、學(xué)習(xí)要求TTL、CMOS和非網(wǎng)關(guān)電路的主要參數(shù)測試方法，以及OC門、TS門的“線路和”功能；設(shè)計和安裝測試邏輯門參數(shù)的實驗電路，并進行參數(shù)測試。學(xué)習(xí)如何使用集成邏輯澆口設(shè)計警報、延遲和其他功能回路。I，TTL門電路的主要參數(shù)和使用計劃，1 .TTL和非數(shù)字電路的主要參數(shù)、靜態(tài)功率PD是非負載時總電源電流ICC乘以電源電壓VCC。也就是說，在PD=ICC VCC (2-3-1)表達式中，ICC是非圖中所有輸入和輸出端均為空時電源供應(yīng)的電流。通用ICC10mA、PD50mW。輸出高水位VOH表示多個輸入端的輸出級別值。典型的VOH3.5V稱為邏輯“1”。輸出低級別VOL表示所

2、有輸入為高級別時的輸出級別值。典型的VOL0.4V，稱為邏輯“0”。扇出系數(shù)常開觸點和碑文輸出到低級VOL時可以驅(qū)動等效語句的最大數(shù)量。測試時，NO的計算方法如下：NO=IOL/IIS (2-3-2)式，IIS是輸入短路電流，一個輸入端接地，另一個輸入端懸空，輸出端空載時從接地輸入端引出的電流。一般IIS1.6mA；IOL是輸出較低級別時允許的最大電流，一般IOL16mA。平均傳輸延遲tpd是表征設(shè)備交換機速度的參數(shù)。如果環(huán)境和碑文的輸入為1波，則輸出波形的上升和下降都將延遲時間設(shè)置為tPLH，減少延遲時間設(shè)置為tPHL，則顯示平均傳輸延遲時間tpd可用(2-3-3)。Tpd的值非常小，通常是

3、幾納秒到幾十納秒。Tpd=(tPLH tPHL)/2 (2-3-3) DC噪聲容限VNH和VNL表示輸入部允許的輸入電壓變化的限制范圍。輸入端處于高水平狀態(tài)時的噪音容限VNH=VOH minVIH min(2-3-4)輸入端處于低水平狀態(tài)時的噪音容限VNL=VIL maxVOL max(2-3-5)正常VOH min=2.4V，VOH min，2 .TTL設(shè)備使用規(guī)則，電源電壓VCC僅允許在5V10%的范圍內(nèi)，超出此范圍可能會損壞設(shè)備或混淆邏輯功能。電源過濾器TTL設(shè)備的快速切換產(chǎn)生電流跳躍，速度約為4mA5mA。此電流在共線上的壓降會引起噪音干擾，因此應(yīng)盡量減少接地線以減少干擾。一個0.01

4、F0.1F電容作為低頻濾波器和高頻濾波器，在電源端以100F的電容提供。輸出端連接不允許輸出端直接連接或接地到5V。對于容量大于100pF的負載，必須串接數(shù)百歐姆的限流電阻。否則，設(shè)備可能損壞。除收集器打開(OC)門和三態(tài)(TS)門外，其他柵極電路的輸出端不允許并行使用，否則設(shè)備可能會邏輯混亂或損壞。輸入端的連接輸入端可以連接1個1k10k電阻和電源連接或直接電源電壓VCC以獲得高水平輸入。直接接地是低級輸入。或者，門、碑文和其他TTL電路的過量輸入部分不能懸掛，只能接地，門、非門等TTL電路的過量輸入部分可以懸空(與連接級別相同)，但是地面的阻抗高，容易受到外部干擾，因此可以直接連接到電源電

5、壓VCC或與其他輸入并行使用，以提高電路的可靠性，但是與其他輸入端并行工作時，從信號接收的電流會增加。第二，CMOS柵極電路的主要參數(shù)和使用規(guī)則，1 .CMOS和非柵極電路的主要參數(shù)、電源電壓VDD CMOS柵極電路的大功率電壓VDD范圍，通常在5V 15V范圍內(nèi)工作，允許10%波動。靜態(tài)功耗PD CMOS中的PD與工作電源電壓VDD的高低相關(guān)，但是與TTL設(shè)備相比，PD的大小看起來微乎其微(大約微瓦特級別)。輸出高水位VOH VOHVDD0.5V是邏輯“1”。將低級volvolvolv ss 0.5v輸出為邏輯“0”(VSS=0v)。扇出系數(shù)常開CMOS電路的輸入阻抗很高，輸入短路電流IIS

6、很小，一般IIS0.1A。輸出端入口電流IOL比TTL電路小得多，在5V電源電壓下為常規(guī)IOL500A。但是，如果用此電流驅(qū)動同一種類的門電路，則扇出系數(shù)將非常大。因此，操作頻率低時，扇出系數(shù)不受限制。但是，在高頻下工作時，后門上的輸入電容器是主負載，因此扇出系數(shù)受到限制。通常，NO=1020。平均傳輸延遲tpd CMOS電路的平均傳輸延遲比TTL電路長得多，通常為tpd200ns。直流噪聲容限VNH和VNL CMOS設(shè)備的噪聲容限通常估計為電源電壓VDD的30%，VNH VNL=1.5V具有更好的抗干擾能力，因為CMOS設(shè)備的噪聲容限遠遠大于TTL電路的噪聲容限。提高電源電壓VDD是提高CM

7、OS設(shè)備抗干擾能力的有效方法。2 .CMOS設(shè)備的使用規(guī)則、電源電壓電源電壓不能反向組合、VDD連接電源陽極、VSS連接電源陰極(通常為接地)。輸出端的連接輸出端不能直接連接到VDD或地面，除了三態(tài)門外，不允許連接兩個設(shè)備的輸出端。輸入端的連接輸入端的信號電壓Vi必須為VSSViVDD。如果超出此范圍，則可能損壞輸入部能夠串接電流限制電阻(10k100k)的設(shè)備內(nèi)部的保護二極管或絕緣柵極。所有額外的輸出不能懸空，必須根據(jù)邏輯要求直接連接VDD或VSS(接地)。工作速度不高時，輸入部可以并行使用。測試CMOS電路時，必須首先添加電源電壓VDD，然后添加輸入信號。關(guān)閉電源時，首先切斷輸入信號，然后

8、是電源電壓VDD必須分離。所有測試設(shè)備的外殼必須接地良好。CMOS電路具有高輸入阻抗，容易受到外部干擾、沖擊和靜態(tài)破壞，必須保存在導(dǎo)電容器中。焊接時，電烙鐵外殼必須接地好，必要時可以拔掉烙鐵，利用余熱焊接。第三，根據(jù)邏輯功能，集成邏輯網(wǎng)關(guān)可分為逆變器、空、收集器打開(OC)和空、緩沖/驅(qū)動器、組合邏輯網(wǎng)關(guān)和具有三態(tài)輸出的邏輯網(wǎng)關(guān)。1 .由澆口回路組成的時間源；(a)由TTL澆口回路組成的脈沖時間源；Ro是澆口回路的內(nèi)部等效電阻，通常為數(shù)百歐姆。輸出頻率可以從幾赫茲變更為幾兆赫，可以變更電容c，以粗糙地調(diào)整頻率，并微調(diào)RP實施頻率。1D、2d、3d、4d、0、1、0、0、1、1、1、1、1、0、

9、0和工作方式：初始此時，充電c，當左端電壓達到uuo時，將1D充電為1，反轉(zhuǎn)電容器c，當左端電壓達到UOL時，輸入1D 0，重復(fù)電路操作。生成方波上的示意圖。晶體管t連接到在前級隔離輸出級別的四極跟隨，電位器電阻RP改變數(shù)十，000歐元不會影響電路的工作狀態(tài)。因此，該電路具有輸出頻率范圍大、輸出波形好、載荷能力大等優(yōu)點。2 .由澆口回路組成的觸發(fā)器，可以配置RS觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器等作為澆口回路，右圖為默認RS觸發(fā)器。該電路經(jīng)常用作抖動開關(guān)電路，因為具有將開關(guān)s置于1小時Q=0、s置于2小時Q=1的重置(0)和位置設(shè)置(1)功能，并且將開關(guān)s切換到2小時q=1不會發(fā)生Q端的抖動。右圖是由基本R

10、S觸發(fā)器組成的恒醒觸發(fā)電路，可以用作恒醒控制電路或報警電路。工作方式：觸發(fā)脈沖不來時，R=1，S=0，Q=1，發(fā)光二極管d亮，電容Ct充電到Rt，S=1。q保持為1，d始終保持打開狀態(tài)，因此總是稱為燈。負脈沖出現(xiàn)且R=0，S=1時，d關(guān)閉，電容器Ct放電，直到S=0。如果R=1，S=0，則d返回到亮狀態(tài)。燈熄滅時間t=0.7RtCt .4。收集器打開(OC)門和三狀態(tài)(TS)門應(yīng)用程序、收集器打開(OC)和空燈以及三狀態(tài)(TS)輸出門具有線路和功能。也就是說，輸出端可以直接連接。對于收集器打開和碑文，輸出端懸空，因此使用時輸出端和電源之間必須連接電阻RL，其值取決于應(yīng)用條件。右圖顯示了n個OC

11、門“線”和“驅(qū)動TTL門”回路。分析表明，外部阻力RL的最大值RL max和最小RL min的表達式，n OC語句，對于表達式，VOH min=2.4V，IOH=100A，iih=50a，volmax=0.4v，IIS，實施OC和非邏輯功能比使用通用和非邏輯功能更經(jīng)濟，圖2.3.5 1級OC語句在第3級“(a)”，(a)，(a)第3級“”和非文字“(b)第1級OC語句通常采用rlminrlmax。3狀態(tài)(TS)輸出和碑文與常規(guī)和非照明電路的不同之處在于，如圖2.3.6所示，還有一個控制端(稱為禁止端或neen)。如果控制端是較高的級別，則輸出端將分離，指示高阻力狀態(tài)或“懸掛”。如果控制端是較低

12、的級別，則輸出與輸入相同。將三狀態(tài)緩沖驅(qū)動器的輸出端直接并行放置在公共總線上，并且控制端c返回到低級別，從而將每個數(shù)據(jù)集交替?zhèn)鬏數(shù)娇偩€上。用于數(shù)據(jù)傳輸?shù)娜龖B(tài)門，集成電路計時器555及其基本應(yīng)用，學(xué)習(xí)要求集成電路計時器555構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，自激多諧振蕩器和施密特觸發(fā)器的工作原理及應(yīng)用電路設(shè)計方法。熟練地安裝和測試各實驗電路，獨立完成布置的實驗設(shè)計和生產(chǎn)工作。I，555內(nèi)部結(jié)構(gòu)和性能特性，555計時器的電壓范圍大，可在3V 18V范圍內(nèi)工作，輸出電壓的低電平VoL0，高電平VOH VCC，與其他數(shù)字集成電路(CMOS、TTL等)兼容，輸出電流達到100毫安，直接驅(qū)動繼電器555的輸入阻抗很高，

13、輸入電流只有0.1A，用作計時器時，計時長且穩(wěn)定。555的靜態(tài)電流很小，通常約80A。晶體管t由開關(guān)控制，A1是逆相比較器，A2是同相比較器，比較器的基準電壓由電源電壓VCC和內(nèi)部電阻的分壓比確定，RS觸發(fā)器由t的傳導(dǎo)和阻擋，2，555組成的基本電路和應(yīng)用，單穩(wěn)態(tài)觸發(fā)器及其應(yīng)用，多諧振子和應(yīng)用，RS觸發(fā)器和施密特觸發(fā)器的應(yīng)用單穩(wěn)觸發(fā)器及其應(yīng)用，電源設(shè)置t阻塞，VCC通過r充電到c，vC上升到(2/3)VCC時反向比較器A1，低輸出級別，重置RS觸發(fā)器，輸出端VO為“0”時晶體管t傳導(dǎo)，c通過t快速放電和輸出RS觸發(fā)位置，輸出端Vo為“1”時，晶體管t關(guān)閉，電源VCC通過r充電回c，以后重復(fù)上述

14、過程，1。 單穩(wěn)態(tài)觸發(fā)器及其應(yīng)用，操作波形如圖所示。其中，Vi是用于輸入的脈沖，VC是電容c兩端的電壓，VO是輸出脈沖，tp是延遲脈沖的寬度，分析結(jié)果為： tp=RCln31.1RC觸發(fā)脈沖的周期t必須大于TP以確保每個負脈沖的操作，(1)觸摸開關(guān)電路，如果沒有觸發(fā)脈沖輸入，則輸出555 555的內(nèi)部比較器A2反轉(zhuǎn)，將輸出VO更改為高電平“1”，發(fā)光二極管亮，直到電容器c的電壓充電到VC=2VCC/3為止。 C1是高頻過濾器電容，用于保持VCC的基準電壓穩(wěn)定性。通常，0.01F、C2用于過濾由電源電流跳躍引入的高頻干擾，通常獲取0.01F0.1F，觸摸開關(guān)電路可用于觸摸報警、觸摸時間、觸摸控制

15、等。電路輸出信號的上下級別與數(shù)字邏輯級別兼容，(2)分頻電路，2。多諧振蕩器及其應(yīng)用、容量c的放電時間t1和充電時間T2分別由t1=r 2 cln 20.7 r 2c T2=(R1 R2)cln 20.7(R1 R2)c、輸出脈沖的頻率、(1)時鐘脈沖發(fā)生器、555組成矩形脈沖的占空比隨頻率的變化而變化，(1)時鐘脈沖發(fā)生器，占空比可調(diào)時鐘脈沖發(fā)生器，放電電路為D2，RB，內(nèi)部晶體管t和電容c，放電時間t10.7RBC，充電電路RA，D1，c，充電時間t20.7RAC 使用RA=RB可以獲得對稱方波，(2)電子門鈴，醫(yī)院病床，施密特觸發(fā)器，基本RS觸發(fā)器，3 .通過RS觸發(fā)器、施密特觸發(fā)器、應(yīng)

16、用程序等中斷電路廣泛使用。連接r，s觸發(fā)施密特觸發(fā)器，3。RS觸發(fā)器和施密特觸發(fā)器應(yīng)用程序、邏輯級測試電路可用于TTL、CMOS等邏輯電路測試，測量信號頻率不應(yīng)超過25Hz。否則，觀察結(jié)果不明確，使用由設(shè)計工作、集成邏輯門P46 2.3.4 555應(yīng)用電路設(shè)計P60 2.5.1 2.5.4、實驗和事故問題、555組成的單穩(wěn)定觸發(fā)器調(diào)整和生產(chǎn)下一個電路設(shè)計和實驗。如果觸摸控制燈必須手動觸摸金屬薄片(或電線)，床頭小珠亮10s，設(shè)置時鐘脈沖作為夜間觀看時鐘的時間分配器的頻率為1kHz，要求輸出脈沖的頻率為10Hz倍頻時鐘脈沖的頻率為500Hz，輸出脈沖的頻率為1kHz，555的多諧振蕩器，設(shè)計和實驗以