集成電路設計（第4版） 課件11.3 FPGA與CPLD硬件驗證_第1頁
集成電路設計（第4版） 課件11.3 FPGA與CPLD硬件驗證_第2頁
集成電路設計（第4版） 課件11.3 FPGA與CPLD硬件驗證_第3頁
集成電路設計（第4版） 課件11.3 FPGA與CPLD硬件驗證_第4頁
集成電路設計（第4版） 課件11.3 FPGA與CPLD硬件驗證_第5頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1第11章

集成電路數(shù)字系統(tǒng)設計基礎11.1數(shù)字系統(tǒng)硬件描述語言11.2數(shù)字系統(tǒng)邏輯綜合與物理實現(xiàn)11.3數(shù)字系統(tǒng)的FPGA/CPLD硬件驗證11.3數(shù)字系統(tǒng)的FPGA/CPLD硬件驗證211.3.1PLD概述圖11.22PLD的基本結構可編程邏輯器件的功能可通過對芯片編程而加以改變3按照與陣列和或陣列是否可編程及輸出電路是否可重構，PLD可分成以下4種類型。①PROM（ProgrammableROM）：可編程只讀存儲器。②PLA（ProgrammableLogicArray）：可編程邏輯陣列。③PAL（ProgrammableArrayLogic）：可編程陣列邏輯。④GAL（GenericArrayLogic）：通用陣列邏輯。411.3.2現(xiàn)場可編程門陣列（FPGA）1．輸入/輸出塊IOB2．可重構邏輯塊CLBCLB（ConfigurableLogicBlock）是FPGA的基本邏輯單元3．開關矩陣SMFPGA中有極豐富的可編程互連線（PI）資源，開關矩陣SM（SwitchMatrix）就是通用PI交叉處的轉接控制邏輯。FPGA是單元型高密度可編程邏輯器件，因其邏輯粒度小、延時小和靈活有效的布線方式而得到了越來越廣泛的應用。FPGA內(nèi)部的結構主要由三種邏輯塊構成：11.3.3基于FPGA的數(shù)字系統(tǒng)硬件驗證51．設計輸入2．約束輸入3．邏輯綜合和器件實現(xiàn)4．仿

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論