數(shù)字電子技術(shù)智慧樹知到期末考試答案章節(jié)答案2024年內(nèi)蒙古科技大學(xué)

數(shù)字電子技術(shù)智慧樹知到期末考試答案+章節(jié)答案2024年內(nèi)蒙古科技大學(xué)下列觸發(fā)器中，沒有約束條件的是（）。

答案:邊沿D觸發(fā)器在下列邏輯電路中，不是組合邏輯電路的有（）。

答案:寄存器同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點(diǎn)是工作速度快。（）

答案:對若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。（）

答案:錯鎖存器和觸發(fā)器都屬于雙穩(wěn)態(tài)電路，它們存在兩個穩(wěn)定狀態(tài)，從而可存儲、記憶1位二進(jìn)制數(shù)據(jù)。（）

答案:對施密特觸發(fā)器有兩個穩(wěn)態(tài)。（）

答案:對

答案:對時序邏輯電路通常由邏輯門和觸發(fā)器組合而成。（）

答案:對JK觸發(fā)器在JK輸入信號的作用下可以工作在4個狀態(tài)——置1，置0，保持和翻轉(zhuǎn)。（）

答案:對以下關(guān)于鎖存器和觸發(fā)器描述錯誤的是（）

答案:鎖存器和觸發(fā)器都是脈沖邊沿敏感器件###鎖存器和觸發(fā)器都是脈沖電平敏感器件###鎖存器是脈沖邊沿敏感器件，觸發(fā)器是脈沖電平敏感器件N個觸發(fā)器可以構(gòu)成能寄存（）位二進(jìn)制數(shù)碼的寄存器。

答案:N個組合邏輯電路通常是由（）構(gòu)成的。

答案:門電路哪種D/A轉(zhuǎn)換器類型通常具有較低的速度但較高的精度（）

答案:逐次逼近型在A/D轉(zhuǎn)換器中，量化誤差會隨著什么因素的增加而減?。ǎ?/p>

答案:輸入信號幅度的增加

答案:要構(gòu)成容量為2K×8的RAM，需要（）片容量為256×4的RAM

答案:16某數(shù)字鐘需要一個分頻器將32768HZ的脈沖轉(zhuǎn)換為1HZ的脈沖，欲構(gòu)成此分頻器至少需要（）個觸發(fā)器。

答案:15

答案:圖a時序邏輯電路中一定是含（）.

答案:觸發(fā)器

答案:一個D/A轉(zhuǎn)換器的輸出電壓范圍是0V到5V，輸入數(shù)字代碼的分辨率為12位。每位代碼代表的電壓是多少（）

答案:0.00391V觸發(fā)器的輸出邏輯電平從1到0或從0到1的轉(zhuǎn)換稱為（）

答案:翻轉(zhuǎn)一個A/D轉(zhuǎn)換器的采樣率為1kHz，輸入信號頻率為500Hz，是否滿足奈奎斯特采樣定理（）

答案:是下降沿觸發(fā)的邊沿JK觸發(fā)器在CP下降沿到來之前J=1、K=0，而CP下降沿到來之后變?yōu)镴=0、K=1，則觸發(fā)器的狀態(tài)為（）。

答案:1僅當(dāng)全部輸入均為0時，輸出才為0，否則輸出為1，這種邏輯關(guān)系為（）。

答案:與邏輯采用不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器時，若在觸發(fā)器進(jìn)入暫穩(wěn)態(tài)期間再次受到觸發(fā)，輸出脈寬可在此前暫穩(wěn)態(tài)時間的基礎(chǔ)上再展寬tW。（）

答案:錯觸發(fā)器是構(gòu)成組合邏輯電路的基本單元（）

答案:錯異步時序邏輯電路里所有觸發(fā)器同時動作。（）

答案:錯4個變量可構(gòu)成（）個最小項(xiàng)，變量的每一種取值可使（）個最小項(xiàng)的值為1。（）

答案:一個容量為1024×8的靜態(tài)RAM具有（）。

答案:地址線10根，數(shù)據(jù)線8根若一個A/D轉(zhuǎn)換器的最大輸入電壓為1.8V，分辨率為12位，參考電壓為2.5V，輸入信號為1.2V，那么它的數(shù)字輸出是多少（）

答案:614某存儲器的地址線為A15～A0，數(shù)據(jù)線為D7～D0，其存儲容量是（）。

答案:64K×8位D/A轉(zhuǎn)換器的精度通常以什么單位表示（）

答案:位（bits）（）存儲器是利用電容器存儲電荷來保存數(shù)據(jù)0或1的。

答案:動態(tài)RAM一個計數(shù)器的模（也稱做進(jìn)制）是指（）。

答案:計數(shù)器狀態(tài)圖中有效狀態(tài)數(shù)對于門控D鎖存器來說，在（）條件下，輸出端Q總是等于輸入的數(shù)據(jù)D

答案:使能脈沖期間

答案:Y=AB+C對于與邏輯運(yùn)算描述正確的是（）。

答案:有0出0，全1出1只考慮本位，不考慮低位來的進(jìn)位的加法器是（）。

答案:半加器十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有4個。（）

答案:對單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間用tW表示，與電路中RC成正比。（）

答案:對

答案:圖a###圖d

答案:主從型JK觸發(fā)器，當(dāng)JK=11是，完成（）功能。

答案:翻轉(zhuǎn)

答案:模3的計數(shù)器，能自啟動一個T觸發(fā)器,在T=1時,加上時鐘脈沖,則觸發(fā)器（）。

答案:翻轉(zhuǎn)（）存儲器可以實(shí)現(xiàn)組合邏輯函數(shù)。

答案:ROM

答案:要區(qū)分60個數(shù)符，至少需（）位二進(jìn)制代碼。

答案:6要構(gòu)成容量為1K×4的RAM，需要（）片容量為256×4的RAM

答案:4在A/D轉(zhuǎn)換器中，分辨率是指：（）

答案:最小可分辨的電壓差寄存器不是組合邏輯電路。（）

答案:對單穩(wěn)態(tài)觸發(fā)器的穩(wěn)態(tài)維持時間與電路中RC成正比。（）

答案:錯一個16位D/A轉(zhuǎn)換器的參考電壓為3.6V，輸入代碼為8192，輸出電壓是多少伏特（）（四舍五入到最接近的選項(xiàng)）

答案:3.0V在邏輯變量中，1比0大。（）

答案:錯或邏輯是至少一個條件具備事件就發(fā)生的邏輯。（）

答案:對用或非門構(gòu)成的基本SR鎖存器，其特性方程中，約束條件為SR=0。這說明兩個輸入信號（）。

答案:不能同時為1組合邏輯電路在結(jié)構(gòu)上（）。

答案:由邏輯門構(gòu)成且無反饋

答案:觸發(fā)器有個穩(wěn)定狀態(tài)，它可以存儲1位二進(jìn)制碼，存儲8位二進(jìn)制信息需要個觸發(fā)器.（）

答案:2,8D/A轉(zhuǎn)換器的響應(yīng)時間通常受到什么因素的影響（）

答案:轉(zhuǎn)換速度

答案:1kHz下列觸發(fā)器中，有約束條件的是（）。

答案:同步RS觸發(fā)器

答案:1001石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（）

答案:錯組合邏輯電路設(shè)計的結(jié)果一般是要得到邏輯電路圖。（）

答案:對RAM不僅可以讀，也可以寫，則它可以替代所有ROM。（）

答案:錯組合電路的分析是指已知邏輯圖，求解邏輯表達(dá)式的過程。（）

答案:錯除了時鐘CP外，沒有輸入變量的電路不是時序電路。（）

答案:錯

答案:錯

答案:

答案:EN1=0和EN2=1###EN1=1和EN2=0###EN1=0和EN2=0

答案:一個10位的D/A轉(zhuǎn)換器的參考電壓為1.8V，輸入代碼為768，輸出電壓是多少伏特（）（四舍五入到最接近的選項(xiàng)）

答案:1.5V下列表達(dá)式中符合邏輯運(yùn)算法則的是（）。

答案:下面的4個CMOS電路，不能正常工作的是（）。

答案:一個班做表決，四個班委都必須同意，表決才生效，其邏輯關(guān)系是（）。

答案:與邏輯（）存儲器是一種組合邏輯電路。

答案:ROM將8位RAM擴(kuò)展成16位RAM的方法是將下列選項(xiàng)中的（）以外的信號線相應(yīng)地并聯(lián)在一起。

答案:數(shù)據(jù)線時序邏輯電路中必須有（）。

答案:時鐘信號（）存儲器斷電之后數(shù)據(jù)不會丟失。

答案:ROM或非邏輯關(guān)系表述正確的是（）。

答案:有1出0，全0出1一個4輸入端的與非門，使其輸出為1的輸入變量取值組合有（）種。

答案:15

答案:模3可逆計數(shù)器用觸發(fā)器設(shè)計一個24進(jìn)制的計數(shù)器,至少需要（）個觸發(fā)器。

答案:5觸發(fā)器CP輸入端的三角形符號指的是（）

答案:邊沿觸發(fā)

答案:一個8位D/A轉(zhuǎn)換器的參考電壓為3.3V，輸入代碼為128，輸出電壓是多少伏特（）（四舍五入到最接近的選項(xiàng)）

答案:1.0V若一個A/D轉(zhuǎn)換器的量化步進(jìn)為0.025V，輸入信號為0.15V，那么它的數(shù)字輸出是多少（）

答案:5ROM具有（）功能。

答案:只讀逐次逼近型A/D轉(zhuǎn)換器的基本原理是：（）

答案:將輸入信號與多個參考電壓比較下列器件中，實(shí)現(xiàn)邏輯加法運(yùn)算的是（）。

答案:或門用4級觸發(fā)器組成計數(shù)器，其最大計數(shù)模是（）。

答案:16以下各電路中，（）可以產(chǎn)生脈沖定時。

答案:多諧振蕩器同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點(diǎn)是（）。

答案:工作速度高一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是3:8。（）

答案:錯

答案:對一個32K×4的存儲系統(tǒng)的起始地址為全0，其最高地址的十六進(jìn)制地址碼為7FFFH。（）

答案:對三態(tài)門有三種輸出狀態(tài)，即輸出高電平、輸出低電平和高阻狀態(tài)，分別代表三種不同的邏輯值。對嗎？（）

答案:錯施密特觸發(fā)器的正向閾值電壓一定大于負(fù)向閾值電壓。（）

答案:對在使用卡諾圖法化簡時，最小項(xiàng)既可以當(dāng)作0，也可以當(dāng)作1。（）

答案:錯集成邏輯門電路在使用時，一般不讓多余的輸入端懸空，以防引入干擾信號。對多余輸入端的處理以不改變電路工作狀態(tài)及穩(wěn)定可靠為原則。對嗎？（）

答案:對單穩(wěn)態(tài)觸發(fā)器可用于將正弦波變換成方波。（）

答案:錯時序電路的根本特征是任意時刻的輸出不僅取決于當(dāng)時的輸入，而且還取決于電路原來的狀態(tài)。（）

答案:對EPROM不僅可以讀，也可以寫，則它可以替代RAM。（）

答案:錯5V電源供電74HC系列的CMOS與非門；已知74HC系列VIL(max)=1.5V，VOL(max)=0.1V；VIH(min)=3.5V，VOH(min)=4.9V。輸入端在以下（）接法中屬于高電平邏輯1。

答案:輸入端接5V電源###輸入端接同類與非門輸出高電平4.9V一個4輸入的或非門，只使用其中的3個輸入端，另外一輸入端應(yīng)該（）。

答案:正邏輯體制下，接邏輯0###接低電平下列電路中屬于時序電路的是（）。

答案:寄存器###計數(shù)器

答案:4位二進(jìn)制譯碼器，其輸出端個數(shù)為（）。

答案:16

答案:圖a某EPROM有4位數(shù)據(jù)線，10位地址線，則其存儲容量為（）。

答案:4KBD/A轉(zhuǎn)換器的作用是將什么類型的信號轉(zhuǎn)換為模擬信號（）

答案:數(shù)字信號轉(zhuǎn)模擬信號

答案:

答案:一個A/D轉(zhuǎn)換器的參考電壓為2.048V，分辨率為12位，輸入信號為1.5V，則其數(shù)字輸出是多少（）

答案:1843能夠?qū)崿F(xiàn)從多路數(shù)據(jù)輸入端中選擇一路進(jìn)行傳輸?shù)碾娐贩Q為（）。

答案:數(shù)據(jù)選擇器

答案:1，1一個12位D/A轉(zhuǎn)換器的參考電壓為4V，輸入代碼為2048，輸出電壓是多少伏特（）（四舍五入到最接近的選項(xiàng)）

答案:2V如果一個16位的D/A轉(zhuǎn)換器的參考電壓為10V，那么最大輸出精度是多少毫伏（）

答案:0.3052mV用二進(jìn)制異步計數(shù)器從0開始計數(shù)，計到十進(jìn)制數(shù)100，則最少需要（）個觸發(fā)器。

答案:7使用布爾代數(shù)運(yùn)算時，可以使用的運(yùn)算規(guī)則不包括（）。

答案:引用

答案:2500Hz

答案:5kHz

答案:在四變量的卡諾圖中，邏輯上不相鄰的最小項(xiàng)為（）。

答案:m2與m8下列不是3線—8線譯碼器74LS138輸出端狀態(tài)的是（）。

答案:01011100在A/D轉(zhuǎn)換中，采樣定理的含義是：（）

答案:輸入信號的頻率不能高于采樣率的一半數(shù)據(jù)選擇器，某瞬間在選擇變量作用下，從多路信號中選出（）。

答案:13線—8線譯碼器74LS138，當(dāng)控制端使其處于不譯碼狀態(tài)時，各輸出端的狀態(tài)為（）。

答案:全為1狀態(tài)某ROM有4位數(shù)據(jù)線，13位地址線，則其存儲容量為（）。

答案:32KB只有保持和翻轉(zhuǎn)功能的觸發(fā)器是（）。

答案:T觸發(fā)器某存儲器的地址線為A12～A0，數(shù)據(jù)線為D7～D0，其存儲容量是（）。

答案:8K×8位優(yōu)先編碼器同時有兩個信號輸入時，是按（）的輸入信號編碼。

答案:高優(yōu)先級逐次比較型A/D轉(zhuǎn)換器的基本原理是：（）

答案:逐步逼近輸入信號的真實(shí)值

答案:時序邏輯電路在輸入有限個CP時鐘后，電路進(jìn)入有效循環(huán)，稱（）電路

答案:自啟動（）存儲器是利用鎖存器來保存數(shù)據(jù)0或1的。

答案:靜態(tài)RAM串行式逐次逼近型A/D轉(zhuǎn)換器的優(yōu)點(diǎn)之一是：（）

答案:多通道輸入可以有多個輸入信號同時有效的編碼器是（）。

答案:優(yōu)先編碼器比較兩個一位二進(jìn)制數(shù)A和B，當(dāng)A=B時輸出F=1，則F的表達(dá)式為（）。

答案:如果一個12位D/A轉(zhuǎn)換器的參考電壓為5V，那么最小的輸出電壓分辨率是多少？（）

答案:0.00125V一個10位的D/A轉(zhuǎn)換器的輸出范圍是0V到10V，如果輸入數(shù)字為512，對應(yīng)的輸出電壓是多少？（）

答案:5VD/A轉(zhuǎn)換器的作用是將數(shù)字信號轉(zhuǎn)換為（）信號。

答案:模擬若一個A/D轉(zhuǎn)換器的分辨率為10位，其最大輸入電壓范圍為0到5V，那么每個量化級代表的電壓是多少（）

答案:0.01V在一個8位的D/A轉(zhuǎn)換器中，有多少個可能的輸出電壓級別（）

答案:256一個12位A/D轉(zhuǎn)換器的參考電壓為2.5V，輸入電壓為1.8V，則轉(zhuǎn)換器的數(shù)字輸出是多少（）

答案:1853A/D轉(zhuǎn)換的精度通常用什么來衡量（）

答案:位數(shù)A/D模數(shù)轉(zhuǎn)換器的作用是將模擬信號轉(zhuǎn)換為：（）

答案:數(shù)字信號一個A/D轉(zhuǎn)換器的最大采樣率為1Msps（百萬樣本每秒），其最小采樣周期是多少納秒（）

答案:100ns逐次逼近型D/A轉(zhuǎn)換器的工作原理是基于（）。

答案:逐位比較石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是。（）

答案:振蕩頻率穩(wěn)定單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與輸入觸發(fā)脈沖寬度成正比。（）

答案:錯石英晶體多諧振蕩器的缺點(diǎn)是。（）

答案:頻率不能調(diào)節(jié)多諧振蕩器可產(chǎn)生。（）

答案:矩形脈沖脈沖整形電路有（）。

答案:施密特觸發(fā)器（）無需外加輸入信號就能在接通電源后自動產(chǎn)生矩形波輸出。

答案:多諧振蕩器用555定時器組成施密特觸發(fā)器，當(dāng)輸入控制端CO外接10V電壓時，回差電壓為。（）

答案:3.33V多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。（）

答案:對集成單穩(wěn)態(tài)觸發(fā)器可分為和兩大類。（）

答案:可重復(fù)觸發(fā)，不可重復(fù)觸發(fā)（）存儲器在讀/寫的同時需要進(jìn)行數(shù)據(jù)刷新。

答案:動態(tài)RAM一個容量為512×1的靜態(tài)RAM具有（）。

答案:地址線9根，數(shù)據(jù)線1根E2PROM不僅可以讀，也可以寫，則它可以替代RAM。（）

答案:錯隨機(jī)存取存儲器具有（）功能。

答案:讀/寫某一存儲器的地址線為A14～A0，數(shù)據(jù)線為D3～D0，其存儲容量是（）。

答案:32K×4位要構(gòu)成容量為4K×4的RAM，需要（）片容量為256×4的RAM

答案:16一個16K×4的存儲系統(tǒng)的起始地址為全0，其最高地址的十六進(jìn)制地址碼為3FFFH。（）

答案:對（）不具有多次擦除重寫功能。

答案:PROM將4位RAM擴(kuò)展成8位RAM的方法是將下列選項(xiàng)中的（）以外的信號線相應(yīng)地并聯(lián)在一起。

答案:數(shù)據(jù)線某EPROM有8位數(shù)據(jù)線，13位地址線，則其存儲容量為（）。

答案:64KB4個觸發(fā)器可以構(gòu)成能寄存（）位二進(jìn)制數(shù)碼的寄存器。

答案:4個8位移位寄存器，串行輸入時經(jīng)（）脈沖后，8個數(shù)據(jù)全部移入寄存器。

答案:8個下列電路中不屬于時序電路的是（）。

答案:編碼器用二進(jìn)制異步計數(shù)器從0開始計數(shù)，計到十進(jìn)制數(shù)178，則最少需要（）個觸發(fā)器。

答案:8

答案:40kHz設(shè)計一個8421BCD碼計數(shù)器至少需要（）個觸發(fā)器。

答案:4把一個五進(jìn)制計數(shù)器和四進(jìn)制計數(shù)器串聯(lián)，可得到（）進(jìn)制計數(shù)器。

答案:20用D觸發(fā)器設(shè)計一個15進(jìn)制的計數(shù)器，至少需要（）個D觸發(fā)器。

答案:4用n級觸發(fā)器組成計數(shù)器，其最大計數(shù)模是（）。

答案:

答案:要實(shí)現(xiàn)JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（）。

答案:

答案:J=1，K=1以下關(guān)于鎖存器和觸發(fā)器描述正確的是（）

答案:鎖存器是脈沖電平敏感器件，觸發(fā)器是脈沖邊沿敏感器件只有置0和置1功能的觸發(fā)器是（）。

答案:D觸發(fā)器主從型JK觸發(fā)器，當(dāng)JK=00是，完成（）功能。

答案:保持存儲4位二進(jìn)制信息需要（）個觸發(fā)器。

答案:4個當(dāng)輸入端S和R為（）時，由或非門構(gòu)成的基本SR鎖存器保持原狀態(tài)不變。

答案:S=0，R=0

答案:0，1普通編碼器在任何時刻只能對一個輸入信息進(jìn)行編碼，優(yōu)先編碼器允許多個輸入信號有效，按優(yōu)先級別高的有效輸入信號進(jìn)行編碼。（）

答案:對編碼器的邏輯功能是（）。

答案:把某種狀態(tài)轉(zhuǎn)換成相應(yīng)的二進(jìn)制代碼引起組合電路中競爭冒險的原因是（）。

答案:延時一個16選一的數(shù)據(jù)選擇器，地址輸入端有（）個。

答案:4全加器只能完成兩個1位二進(jìn)制數(shù)的相加。（）

答案:錯組合邏輯電路不帶有記憶功能。（）

答案:對若在編碼器中有50個編碼對象則要求輸出二進(jìn)制代碼的位數(shù)為（）。

答案:6組合邏輯電路的分析就是根據(jù)邏輯電路分析找出電路的邏輯功能。（）

答案:對LED共陽極型七段數(shù)碼管一般采用低電平驅(qū)動。（）

答案:對

答案:多余端1接高電平，多余端2接低電平一個4輸入的與非門，只使用其中的3個輸入端，另外一輸入端應(yīng)該（）。

答案:正邏輯體制下，接邏輯1

答案:圖c

答案:

答案:

答案:圖c和圖d輸出端可以并聯(lián)使用的CMOS邏輯門是（）。

答案:漏極開路門，即OD門###三態(tài)門，即TSL

答案:

答案:已知74LVC系列CMOS門，在3.3V電源供電時，VIL(max)=0.8V，VOL(max