數(shù)字電子技術(shù)教案word版

學(xué)習(xí)好資料歡迎下載學(xué)習(xí)好資料歡迎下載學(xué)習(xí)好資料歡迎下載第一章數(shù)字邏輯概論一、實施時間：第1-2周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.5四、課時數(shù)：6學(xué)時五．目的要求：（一）教學(xué)目的與要求：1、掌握常見的數(shù)制（如：十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制）及其之間的相互轉(zhuǎn)換；2、掌握常見的代碼（如：8421碼、余三碼、循環(huán)碼）以及數(shù)制與代碼之間的相互轉(zhuǎn)換。3、掌握二值邏輯變量與基本邏輯運算和邏輯函數(shù)及其表示方法（如：真值表、邏輯函數(shù)表達(dá)式、卡諾圖、邏輯電路圖、波形圖）及其之間的相互轉(zhuǎn)換。4、掌握基本邏輯運算與、或、非。5、掌握二進(jìn)制數(shù)（包括正、負(fù)二進(jìn)制數(shù)）的表示和補(bǔ)碼、反碼的運算。六、主要內(nèi)容：1、常見的代碼（如：8421碼、余三碼、循環(huán)碼）以及數(shù)制與代碼之間的相互轉(zhuǎn)換。2、掌握二值邏輯變量與基本邏輯運算和邏輯函數(shù)及其表示方法及其之間的相互轉(zhuǎn)換。3、掌握二進(jìn)制數(shù)（包括正、負(fù)二進(jìn)制數(shù)）的表示和補(bǔ)碼、反碼的運算。七、本章重點和難點：1、重點：（1）常見的代碼（如：8421碼、余三碼、循環(huán)碼、余三循環(huán)碼）。（2）數(shù)制與代碼之間的相互轉(zhuǎn)換，二值邏輯變量與基本邏輯運算和邏輯函數(shù)及其表示方法。2、難點：二進(jìn)制數(shù)（包括正、負(fù)二進(jìn)制數(shù)）的表示法和補(bǔ)碼的運算。第一節(jié)數(shù)制與編碼一、實施時間：第1周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.5四、課時數(shù)：4學(xué)時五．目的要求：1、掌握常見的數(shù)制（如：十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制）及其之間的相互轉(zhuǎn)換；2、掌握常見的代碼（如：8421碼、余三碼、循環(huán)碼）以及數(shù)制與代碼之間的相互轉(zhuǎn)換。六、主要內(nèi)容：1、十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制及其之間的相互轉(zhuǎn)換；2、二進(jìn)制正負(fù)數(shù)的表示及運算。3、8421碼、余三碼、循環(huán)碼以及數(shù)制與代碼之間的相互轉(zhuǎn)換。七、教學(xué)重點和難點：8421碼、余三碼、循環(huán)碼以及數(shù)制與代碼之間的相互轉(zhuǎn)換。一、數(shù)制1、十進(jìn)制（Decimal）基數(shù)：由0~9十個數(shù)碼組成，基數(shù)為10。位權(quán)：10的冪10210110010-110-210-3計數(shù)規(guī)律：下標(biāo)下標(biāo)D表示十進(jìn)制例：(652.5)D=6′102+5′101+2′100+5′10-1權(quán)位置計數(shù)法權(quán)位置計數(shù)法任意一個十進(jìn)制數(shù)，都可按其權(quán)位展成多項式的形式。(N)D=(Kn-1?K1K0.K-1?K-m)D=Kn-110n-1+?+K1101+K0100+K-110-1+?+K-m10-m2、任意R進(jìn)制只由0~（R-1）R個數(shù)碼和小數(shù)點組成，不同數(shù)位上的數(shù)具有不同的權(quán)值Ri，基數(shù)R，逢R進(jìn)一。任意一個R進(jìn)制數(shù)，都可按其權(quán)位展成多項式的形式。(N)R=(Kn-1?K1K0.K-1?K-m)R=Kn-1Rn-1+?+K1R1+K0R0+K-1R-1+?+K-mR-m表1常用數(shù)制對照表十進(jìn)制二進(jìn)制八進(jìn)制十六進(jìn)制00000001000111200102230011334010044501015560110667011177810001089100111910101012A11101113B12110014C13110115D14111016E15111117F二、不同數(shù)制之間的轉(zhuǎn)換（因?qū)W生已在計算機(jī)文化課程中學(xué)過，不詳講，但出題可能要出，布置學(xué)生復(fù)習(xí)即可）1、二進(jìn)制轉(zhuǎn)換成十進(jìn)制利用二進(jìn)制數(shù)的按權(quán)展開式，可以將任意一個二進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的十進(jìn)制數(shù)。2、十進(jìn)制轉(zhuǎn)換成二進(jìn)制（1）整數(shù)部分的轉(zhuǎn)換除基取余法：用目標(biāo)數(shù)制的基數(shù)（R=2）去除十進(jìn)制數(shù)，第一次相除所得余數(shù)為目的數(shù)的最低位K0，將所得商再除以基數(shù)，反復(fù)執(zhí)行上述過程，直到商為“0”，所得余數(shù)為目的數(shù)的最高位Kn-1。（2）小數(shù)部分的轉(zhuǎn)換乘基取整法：小數(shù)乘以目標(biāo)數(shù)制的基數(shù)（R=2），第一次相乘結(jié)果的整數(shù)部分為目的數(shù)的最高位K-1，將其小數(shù)部分再乘基數(shù)依次記下整數(shù)部分，反復(fù)進(jìn)行下去，直到小數(shù)部分為“0”，或滿足要求的精度為止（即根據(jù)設(shè)備字長限制，取有限位的近似值）。3、二進(jìn)制與十六進(jìn)制之間的轉(zhuǎn)換從小數(shù)點開始，將二進(jìn)制數(shù)的整數(shù)和小數(shù)部分每4位分為一組，不足四位的分別在整數(shù)的最高位前和小數(shù)的最低位后加“0”補(bǔ)足，然后每組用等值的十六進(jìn)制碼替代，即得目的數(shù)。4、二進(jìn)制與八進(jìn)制之間的轉(zhuǎn)換從小數(shù)點開始，將二進(jìn)制數(shù)的整數(shù)和小數(shù)部分每3位分為一組，不足三位的分別在整數(shù)的最高位前和小數(shù)的最低位后加“0”補(bǔ)足，然后每組用等值的八進(jìn)制碼替代，即得目的數(shù)。三、二進(jìn)制正負(fù)數(shù)的表示及運算1、二進(jìn)制原碼、補(bǔ)碼及反碼二進(jìn)制數(shù)N的基數(shù)的補(bǔ)碼又稱為2的補(bǔ)碼，常簡稱為補(bǔ)碼，其定義為n是二進(jìn)制數(shù)N整數(shù)部分的位數(shù)。例：[1010]補(bǔ)=24-1010=10000-1010=0110[1010.101]補(bǔ)=24-1010.101=10000.000-1010.101=0101.011二進(jìn)制數(shù)N的降基數(shù)補(bǔ)碼又稱為1的補(bǔ)碼，習(xí)慣上稱為反碼，其定義為n是二進(jìn)制數(shù)N整數(shù)部分的位數(shù)，m是N的小數(shù)部分的位數(shù)。例：[1010]反=(24-20)-1010=1111-1010=0101[1010.101]反=(24-2-3)-1010.101=1111.111-1010.101=0101.010根據(jù)定義，二進(jìn)制數(shù)的補(bǔ)碼可由反碼在最低有效位加1得到。即[N]補(bǔ)=[N]反+101001001+0000000101001010例：01001001+0000000101001010[N]反=01001001[N]補(bǔ)=01001010無論是補(bǔ)碼還是反碼，按定義再求補(bǔ)或求反一次，將還原為原碼。即[[N]補(bǔ)]補(bǔ)=[N]原[[N]反]反=[N]原2、二進(jìn)制正負(fù)數(shù)的表示法有原碼、反碼和補(bǔ)碼三種表示方法。（1）二進(jìn)制正數(shù)的原碼、反碼和補(bǔ)碼:對于正數(shù)而言，三種表示法相同(P24)，即符號位為0，隨后是二進(jìn)制數(shù)的絕對值，也就是原碼。[-25]原=11100111符號位“1”加原碼[-25]反=11100111符號位“1”加反碼[-25]補(bǔ)=11100111符號位“1”加補(bǔ)碼（2）二進(jìn)制負(fù)數(shù)的原碼、反碼和補(bǔ)碼在數(shù)字電路中，用原碼求兩個正數(shù)M和N的減法運算電路相當(dāng)復(fù)雜，但如果采用反碼或補(bǔ)碼，即可把原碼的減法運算變成反碼或補(bǔ)碼的加法運算，易于電路實現(xiàn)。反碼運算：[X1]反+[X2]反=[X1+X2]反當(dāng)符號位有進(jìn)位時需循環(huán)進(jìn)位，即把符號位進(jìn)位加到和的最低位。例：X1=0001000，X2=-0000011，求X1+X2解：[X1]反+[X2]反=[X1+X2]反[X1]反=10001000+）[X2]反=01111100100000100進(jìn)位加到和的最低位。進(jìn)位加到和的最低位。∴[X1]反+[X2]反=[X1+X2]反=00000101∴X1+X2=+0000101補(bǔ)碼運算：[X1]補(bǔ)+[X2]補(bǔ)=[X1+X2]補(bǔ)符號位參加運算。不過不需循環(huán)進(jìn)位，如有進(jìn)位，自動丟棄。例：X1=-0001000，X2=0001011，求X1+X2解：[X1]補(bǔ)+[X2]補(bǔ)=[X1+X2]補(bǔ)[X1]補(bǔ)=11111000+）[X2]補(bǔ)=00001011100000011進(jìn)位自動丟棄位。進(jìn)位自動丟棄位?！郲X1]補(bǔ)+[X2]補(bǔ)=[X1+X2]補(bǔ)=00000011∴X1+X2=+0000011四、常用的編碼編碼－用文字、符號或數(shù)碼表示特定對象的過程稱為編碼。常用的編碼·二—十進(jìn)制碼·格雷碼·校驗碼·字符編碼1、二—十進(jìn)制碼（BCD碼）·有權(quán)碼8421BCD碼用四位自然二進(jìn)制碼的16種組合中的前10種，來表示十進(jìn)制數(shù)0~9，由高位到低位的權(quán)值為23、22、21、20，即為8、4、2、1，由此得名。此外，有權(quán)的BCD碼還有2421BCD碼和5421BCD碼等。·無權(quán)碼余三碼是一種常用的無權(quán)BCD碼。表2常用的BCD碼十進(jìn)制8421BCD碼2421BCD5421BCD余三碼00000000000000011100010001000101002001000100010010130011001100110110401000100010001115010110111000100060110110010011001701111101101010108100011101011101191001111111001100位權(quán)8421b3b2b1b02421b3b2b1b05421b3b2b1b0無權(quán)2、格雷碼（反射循環(huán)碼）和余三循環(huán)碼（1）格雷碼（反射循環(huán)碼）：將0和1豎排，然后畫一面鏡子進(jìn)行反射，鏡上方的數(shù)前面加0，鏡下方的數(shù)前面加1，如此反復(fù)進(jìn)行，直至形成四位數(shù)為止，所得的16個代碼就是格雷碼，如表3所示。特點：（1）任意兩組相鄰碼之間只有一位不同。注：首尾兩個數(shù)碼即最小數(shù)0000和最大數(shù)1000之間也符合此特點，故它可稱為循環(huán)碼。（2）編碼還具有反射性，因此又可稱其為反射碼。（2）余三循環(huán)嗎：將格雷碼的前三個和后三個去掉分別代表十進(jìn)制數(shù)的0~9十個數(shù)碼。（三）校驗碼最常用的誤差檢驗碼是奇偶校驗碼，它的編碼方法是在信息碼組外增加一位監(jiān)督碼元。（四）字符編碼ASCII碼（P28表1.4.3A）：七位代碼表示128個字符（P28表1.4.3A）96個為圖形字符控制字符32個表2格雷碼和余三循環(huán)嗎十進(jìn)制格雷碼余三循環(huán)碼000000010100010110200110111300100101401100100501111100601011101701001111811001110911011010101111將格雷碼的前三個和后三個去掉而成。111110121010131011141001151000第二節(jié)二值邏輯變量與基本邏輯運算一、實施時間：第2周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.5四、課時數(shù)：2學(xué)時五．目的要求：掌握二值邏輯變量與基本邏輯運算和邏輯函數(shù)及其表示方法。六、主要內(nèi)容：1、二值邏輯變量；2、基本邏輯運算；3、邏輯函數(shù)及其表示方法。七、教學(xué)重點和難點：基本邏輯運算；邏輯函數(shù)及其表示方法。一、數(shù)字信號的基本概念數(shù)字信號的特點如下：1．?dāng)?shù)字信號在時間上和數(shù)值上均是離散的。2．?dāng)?shù)字信號在電路中常表現(xiàn)為突變的電壓或電流。

圖1.1典型的數(shù)字信號二、二值數(shù)字邏輯及正、負(fù)邏輯數(shù)字信號是一種二值信號，用兩個電平（高電平和低電平）分別來表示兩個邏輯值（邏輯1和邏輯0），稱二值數(shù)字邏輯。有兩種邏輯體制：正邏輯體制規(guī)定：高電平為邏輯1，低電平為邏輯0。負(fù)邏輯體制規(guī)定：低電平為邏輯1，高電平為邏輯0。如果采用正邏輯，圖1.1所示的數(shù)字電壓信號就成為下圖所示邏輯信號。

3、在數(shù)字電路中，輸入信號是“條件”，輸出信號是“結(jié)果”，因此輸入、輸出之間存在一定的因果關(guān)系，稱其為邏輯關(guān)系。它可以用邏輯表達(dá)式、圖形和真值表來描述。

三、基本邏輯運算1、與運算——只有當(dāng)決定一件事情的條件全部具備之后，這件事情才會發(fā)生。我們把這種因果關(guān)系稱為與邏輯。與邏輯舉例：圖1.2（a）所示,A、Ｂ是兩個串聯(lián)開關(guān)，L是燈，用開關(guān)控制燈亮和滅的關(guān)系如圖2（b）所示。設(shè)1表示開關(guān)閉合或燈亮；0表示開關(guān)不閉合或燈不亮，則得真值表圖2（c）所示圖1.2與邏輯運算（a）電路圖（b）真值表（c）邏輯真值表（d）邏輯符若用邏輯表達(dá)式來描述，則可寫為與運算的規(guī)則為：“輸入有0，輸出為0；輸入全1，輸出為1”。數(shù)字電路中能實現(xiàn)與運算的電路稱為與門電路，其邏輯符號如圖（d）所示。與運算可以推廣到多變量：……2、或運算——當(dāng)決定一件事情的幾個條件中，只要有一個或一個以上條件具備，這件事情就發(fā)生。我們把這種因果關(guān)系稱為或邏輯。或邏輯舉例：如圖1.3（a）所示，或運算的真值表如圖1.3（b）所示，邏輯真值表如圖1.3（c）所示。若用邏輯表達(dá)式來描述，則可寫為L＝A+B或運算的規(guī)則為：“輸入有1，輸出為1；輸入全0，輸出為0”。在數(shù)字電路中能實現(xiàn)或運算的電路稱為或門電路，其邏輯符號如圖（d）所示。或運算也可以推廣到多變量：……圖1.3或邏輯運算（a）

電路圖（b）真值表（c）邏輯真值表（d）邏輯符號3、非運算——某事情發(fā)生與否，僅取決于一個條件，而且是對該條件的否定。即條件具備時事情不發(fā)生；條件不具備時事情才發(fā)生。非邏輯舉例：例如圖1.4（a）所示的電路，當(dāng)開關(guān)A閉合時，燈不亮；而當(dāng)A不閉合時，燈亮。其真值表如圖1.4（b）所示，邏輯真值表如圖1.4（c）所示。若用邏輯表達(dá)式來描述，則可寫為:圖1.4非邏輯運算（a）電路圖（b）真值表（c）邏輯真值表（d）邏輯符號四、其他常用邏輯運算1、與非——由與運算和非運算組合而成。圖1.5與非邏輯運算（a）

邏輯真值表（b）邏輯符號2、或非——由或運算和非運算組合而成。若用邏輯表達(dá)式來描述，則可寫為圖1.6或非邏輯運算（a）邏輯真值表（b）邏輯符號3、異或運算：異或是一種二變量邏輯運算，當(dāng)兩個變量取值相同時，邏輯函數(shù)值為0；當(dāng)兩個變量取值不同時，邏輯函數(shù)值為1。

圖1.7異或邏輯運算（a）邏輯真值表（b）邏輯符號異或的邏輯表達(dá)式為：。五、邏輯函數(shù)的表示方法用有限個與、或、非等邏輯運算符，應(yīng)用邏輯關(guān)系將若干個邏輯變量A、B、C等連接起來，所得的表達(dá)式稱為邏輯函數(shù)。一個邏輯函數(shù)有四（五）種表示方法，即真值表、函數(shù)表達(dá)式、邏輯圖、波形圖（和卡諾圖）。例：三個人表決一件事情，結(jié)果按“少數(shù)服從多數(shù)”的原則決定。試建立該問題的邏輯函數(shù)。解：1、真值表表示法2、邏輯函數(shù)表達(dá)式2、邏輯函數(shù)表達(dá)式表示法由真值表寫邏輯表達(dá)式的方法：（1）找出函數(shù)值為1的項。（2）每個函數(shù)值為1的輸入變量取值組合寫成一個乘積項。（3）這些乘積項作邏輯加。F=ABC+ABC+ABC+ABC3、邏輯圖表示法ABC輸出變量Y000000100100011110001011110111114、波形圖作業(yè)：P371.2.2至1.4.2每題的第一小題，共9個小題。第二章邏輯代數(shù)一、實施時間：第3、4周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.8四、課時數(shù)：6學(xué)時五、目的要求：1．掌握邏輯代數(shù)的定律和運算規(guī)律。2．掌握邏輯函數(shù)的代數(shù)法化簡和卡諾圖化簡法。六、主要內(nèi)容：1．邏輯代數(shù)的定律和運算規(guī)則2．邏輯函數(shù)的代數(shù)化簡法3最小項的定義與性質(zhì)，邏輯函數(shù)的最小項表達(dá)式。邏輯函數(shù)的卡諾圖化簡法4．無關(guān)項的概念，具有無關(guān)項函數(shù)的卡諾圖化簡法七、本章重點和難點：1．用代數(shù)法化簡邏輯函數(shù)的方法(難點)。2．邏輯函數(shù)的卡諾圖化簡法(難點)。第一節(jié)邏輯代數(shù)的定律和運算規(guī)則一、實施時間：第3周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.8四、課時數(shù)：3學(xué)時五、目的要求：掌握邏輯代數(shù)的定律和運算規(guī)律。六、主要內(nèi)容：邏輯代數(shù)的定律和運算規(guī)則，邏輯函數(shù)的標(biāo)準(zhǔn)形式及最小項表達(dá)式，七、重點和難點：邏輯代數(shù)的定律和運算規(guī)則及邏輯函數(shù)的標(biāo)準(zhǔn)形式一、邏輯代數(shù)的基本公式公式的證明方法：1．用簡單的公式證明略為復(fù)雜的公式?！纠?】證明吸收律:證：

2．用真值表證明，即檢驗等式兩邊函數(shù)的真值表是否一致?！纠?】用真值表證明反演律

二、邏輯代數(shù)的基本規(guī)則1.代入規(guī)則

對于任何一個邏輯等式，以某個邏輯變量或邏輯函數(shù)同時取代等式兩端任何一個邏輯變量后，等式依然成立。

例如，在反演律中用BC去代替等式中的B，則新的等式仍成立：

2.對偶規(guī)則

將一個邏輯函數(shù)L進(jìn)行下列變換：

·→＋，＋→·

0→1，1→0

所得新函數(shù)表達(dá)式叫做L的對偶式，用L`表示。對偶規(guī)則的基本內(nèi)容是：如果兩個邏輯函數(shù)表達(dá)式相等，那么它們的對偶式也一定相等。基本公式中的公式l和公式2就互為對偶式。3.反演規(guī)則

將一個邏輯函數(shù)L進(jìn)行下列變換：

·→＋，＋→·；

0→1，1→0；

原變量→反變量，反變量→原變量。

所得新函數(shù)表達(dá)式叫做L的反函數(shù)，用表示。利用反演規(guī)則，可以非常方便地求得一個函數(shù)的反函數(shù)

【例3】求以下函數(shù)的反函數(shù)：解：

【例4】求以下函數(shù)的反函數(shù)：解：在應(yīng)用反演規(guī)則求反函數(shù)時要注意以下兩點：（1）保持運算的優(yōu)先順序不變，必要時加括號表明，如【例2.3】。（2）變換中，幾個變量（一個以上）的公共非號保持不變，如【例2.4】。

第二節(jié)邏輯函數(shù)的化簡一、實施時間：第4周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.8四、課時數(shù)：5學(xué)時五、目的要求：1、掌握邏輯函數(shù)的代數(shù)法化簡；2、掌握邏輯函數(shù)的卡諾圖化簡法。六、主要內(nèi)容：邏輯函數(shù)的代數(shù)法化簡、邏輯函數(shù)的卡諾圖化簡及具有無關(guān)項的邏輯函數(shù)化簡。七、重點和難點：邏輯函數(shù)的卡諾圖化簡一、邏輯函數(shù)式的常見形式

一個邏輯函數(shù)的表達(dá)式不是唯一的，可以有多種形式，并且能互相轉(zhuǎn)換。例如：

其中，與—或表達(dá)式是邏輯函數(shù)的最基本表達(dá)形式。

二、邏輯函數(shù)的最簡“與—或表達(dá)式”的標(biāo)準(zhǔn)（1）與項最少，即表達(dá)式中“+”號最少。（2）每個與項中的變量數(shù)最少，即表達(dá)式中“·”號最少。

三、用代數(shù)法化簡邏輯函數(shù)1、并項法。運用公式，將兩項合并為一項，消去一個變量。如

2、吸收法。運用吸收律A+AB=A，消去多余的與項。如:

3、消去法。

（4）配項法。

在化簡邏輯函數(shù)時，要靈活運用上述方法，才能將邏輯函數(shù)化為最簡。

再舉幾個例子：【例1】化簡邏輯函數(shù)：解：（利用）（利用A+AB=A）（利用）

【例2】化簡邏輯函數(shù)：

解：（利用反演律） （利用）（利用A+AB=A）（配項法）（利用A+AB=A）

（利用）【例3】化簡邏輯函數(shù)解法1：（增加冗余項）（消去1個冗余項）（再消去1個冗余項）解法2：（增加冗余項）（消去1個冗余項）（再消去1個冗余項）由上例可知，邏輯函數(shù)的化簡結(jié)果不是唯一的。四、邏輯函數(shù)的卡諾圖化簡（一）最小項的定義與性質(zhì)

（二）邏輯函數(shù)的最小項表達(dá)式

任何一個邏輯函數(shù)表達(dá)式都可以轉(zhuǎn)換為一組最小項之和，稱為最小項表達(dá)式。

【例1】將以下邏輯函數(shù)轉(zhuǎn)換成最小項表達(dá)式：解：

【例2】將下列邏輯函數(shù)轉(zhuǎn)換成最小項表達(dá)式：解：

=m7+m6+m3+m5=∑m（3,5,6,7）（三）卡諾圖1．相鄰最小項

如果兩個最小項中只有一個變量互為反變量，其余變量均相同，則稱這兩個最小項為邏輯相鄰，簡稱相鄰項。

例如，最小項ABC和就是相鄰最小項。如果兩個相鄰最小項出現(xiàn)在同一個邏輯函數(shù)中，可以合并為一項，同時消去互為反變量的那個量。如2.卡諾圖最小項的定義:

n個變量的邏輯函數(shù)中，包含全部變量的乘積項稱為最小項。n變量邏輯函數(shù)的全部最小項共有2n個。用小方格來表示最小項，一個小方格代表一個最小項，然后將這些最小項按照相鄰性排列起來。即用小方格幾何位置上的相鄰性來表示最小項邏輯上的相鄰性。3．卡諾圖的結(jié)構(gòu)（1）二變量卡諾圖

（2）三變量卡諾圖

（3）四變量卡諾圖

仔細(xì)觀察可以發(fā)現(xiàn)，卡諾圖具有很強(qiáng)的相鄰性：（1）直觀相鄰性，只要小方格在幾何位置上相鄰（不管上下左右），它代表的最小項在邏輯上一定是相鄰的。（2）對邊相鄰性,即與中心軸對稱的左右兩邊和上下兩邊的小方格具有相鄰性。（四）用卡諾圖表示邏輯函數(shù)1．從真值表到卡諾圖【例3】某邏輯函數(shù)的真值表如表(2)所示，用卡諾圖表示該邏輯函數(shù)。解：該函數(shù)為三變量，先畫出三變量卡諾圖，然后根據(jù)真值表將8個最小項L的取值0或者1填入卡諾圖中對應(yīng)的8個小方格中即可。

2．從邏輯表達(dá)式到卡諾圖（1）如果表達(dá)式為最小項表達(dá)式，則可直接填入卡諾圖。

【例4】用卡諾圖表示邏輯函數(shù):解：（1）寫成簡化形式：

然后填入卡諾圖：

（2）如表達(dá)式不是最小項表達(dá)式，但是“與—或表達(dá)式”，可將其先化成最小項表達(dá)式，再填入卡諾圖。也可直接填入?！纠?.5】用卡諾圖表示邏輯函數(shù) 解：直接填入：

(五)邏輯函數(shù)的卡諾圖化簡法1．卡諾圖化簡邏輯函數(shù)的原理:（1）2個相鄰的最小項結(jié)合，可以消去1個取值不同的變量而合并為l項。（2）4個相鄰的最小項結(jié)合，可以消去2個取值不同的變量而合并為l項。（3）8個相鄰的最小項結(jié)合，可以消去3個取值不同的變量而合并為l項。

總之，2n個相鄰的最小項結(jié)合，可以消去n個取值不同的變量而合并為l項。2．用卡諾圖合并最小項的原則（畫圈的原則）（1）盡量畫大圈，但每個圈內(nèi)只能含有2n（n=0,1,2,3……）個相鄰項。要特別注意對邊相鄰性和四角相鄰性。（2）圈的個數(shù)盡量少。（3）卡諾圖中所有取值為1的方格均要被圈過，即不能漏下取值為1的最小項。（4）在新畫的包圍圈中至少要含有1個末被圈過的1方格，否則該包圍圈是多余的。

3．用卡諾圖化簡邏輯函數(shù)的步驟：（1）畫出邏輯函數(shù)的卡諾圖。（2）合并相鄰的最小項，即根據(jù)前述原則畫圈。（3）寫出化簡后的表達(dá)式。每一個圈寫一個最簡與項，規(guī)則是，取值為l的變量用原變量表示，取值為0的變量用反變量表示，將這些變量相與。然后將所有與項進(jìn)行邏輯加，即得最簡與—或表達(dá)式

【例6】用卡諾圖化簡邏輯函數(shù)：

L（A,B,C,D）=∑m（0,2,3,4,6,7,10,11,13,14,15）

解：（1）由表達(dá)式畫出卡諾圖。

（2）畫包圍圈，合并最小項，

得簡化的與—或表達(dá)式:

【例4.7】用卡諾圖化簡邏輯函數(shù)：解：（1）由表達(dá)式畫出卡諾圖。（2）畫包圍圈合并最小項，得簡化的與—或表達(dá)式:注意：圖中的虛線圈是多余的，應(yīng)去掉?！纠?】某邏輯函數(shù)的真值表如表3所示，用卡諾圖化簡該邏輯函數(shù)。解：（1）由真值表畫出卡諾圖。（2）畫包圍圈合并最小項。有兩種畫圈的方法：圖（a）所示圈法：寫出表達(dá)式：圖（b）所示圈法：寫出表達(dá)式：

通過這個例子可以看出，一個邏輯函數(shù)的真值表是唯一的，卡諾圖也是唯一的，但化簡結(jié)果有時不是唯一的。

4．卡諾圖化簡邏輯函數(shù)的另一種方法——圈0法【例9】已知邏輯函數(shù)的卡諾圖如圖所示，分別用“圈1法”和“圈0法”寫出其最簡與—或式。解：（1）用圈1法畫包圍圈，得：（2）用圈0法畫包圍圈，得：

(六)具有無關(guān)項的邏輯函數(shù)的化簡1．無關(guān)項——在有些邏輯函數(shù)中，輸入變量的某些取值組合不會出現(xiàn)，或者一旦出現(xiàn)，邏輯值可以是任意的。這樣的取值組合所對應(yīng)的最小項稱為無關(guān)項、任意項或約束項。【例10】在十字路口有紅綠黃三色交通信號燈，規(guī)定紅燈亮停，綠燈亮行，黃燈亮等一等，試分析車行與三色信號燈之間邏輯關(guān)系。解：設(shè)紅、綠、黃燈分別用A、B、C表示，且燈亮為1，燈滅為0。車用L表示，車行L=1，車停L=0。列出該函數(shù)的真值。顯而易見，在這個函數(shù)中，有5個最小項為無關(guān)項。帶有無關(guān)項的邏輯函數(shù)的最小項表達(dá)式為：L=∑m（）+∑d（）如本例函數(shù)可寫成：L=∑m（2）+∑d（0,3,5,6,7）

2．具有無關(guān)項的邏輯函數(shù)的化簡化簡具有無關(guān)項的邏輯函數(shù)時，要充分利用無關(guān)項可以當(dāng)0也可以當(dāng)1的特點，盡量擴(kuò)大卡諾圈，使邏輯函數(shù)更簡。如在【例10】中不考慮無關(guān)項時，表達(dá)式為：考慮無關(guān)項時，表達(dá)式為:注意:在考慮無關(guān)項時，哪些無關(guān)項當(dāng)作1，哪些無關(guān)項當(dāng)作0，要以盡量擴(kuò)大卡諾圈、減少圈的個數(shù)，使邏輯函數(shù)更簡為原則?！纠?.11】某邏輯函數(shù)輸入是8421BCD碼，其邏輯表達(dá)式為：

L（A,B,C,D）=∑m（1,4,5,6,7,9）+∑d（10,11,12,13,14,15）

用卡諾圖法化簡該邏輯函數(shù)。解：（1）畫出4變量卡諾圖。將1、4、5、6、7、9號小方格填入1；將10、11、12、13、14、15號小方格填入×。（2）合并最小項，如圖（a）所示。注意，1方格不能漏。×方格根據(jù)需要，可以圈入，也可以放棄。（3）寫出邏輯函數(shù)的最簡與—或表達(dá)式:如果不考慮無關(guān)項，如圖（b）所示，寫出表達(dá)式為：本章小結(jié)1．邏輯代數(shù)是分析和設(shè)計邏輯電路的工具。應(yīng)熟記基本公式與基本規(guī)則。2．可用兩種方法化簡邏輯函數(shù)，公式法和卡，諾圖法。公式法是用邏輯代數(shù)的基本公式與規(guī)則進(jìn)行化簡，必須熟記基本公式和規(guī)則并具有一定的運算技巧和經(jīng)驗?？ㄖZ圖法是基于合并相鄰最小項的原理進(jìn)行化簡的，特點是簡單、直觀，不易出錯，有一定的步驟和方法可循。

本章作業(yè)：P64:2.1.1（1）、（2），2.1.3（2）、（3），2.1.4（1）、（3）、（5）、（7）、（9），2.2.3（1）、（3）、（5）、（7）。第三章邏輯門電路一、實施時間：第5、6周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.10四、課時數(shù)：8學(xué)時五、目的、要求：1、了解晶體管的開關(guān)特性；2、理解基本邏輯門電路的組成和工作原理；3、掌握TTL與非門的工作原理，了解靜態(tài)輸入、輸出、電壓傳輸特性及輸入端負(fù)載特性，開關(guān)特性；了解門電路的定義及分類方法；4、掌握其它TTL門（反相器、或非門、OC門、三態(tài)門）的工作原理及TTL門的改進(jìn)系列；5、了解OC門的上拉電阻的計算；6、了解TG傳輸門的基本工作原理；六、主要內(nèi)容1．TTL與非門的工作原理；2、其它TTL門（反相器、或非門、OC門、三態(tài)門）的工作原理及TTL門的改進(jìn)系列；3、OC門的上拉電阻的計算；4、TG傳輸門的基本工作原理。七、本章重點、難點:TTL與非門的工作原理第一節(jié)基本邏輯門電路一、實施時間：第5周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.10四、課時數(shù)：2學(xué)時五、目的、要求：1、了解晶體管的開關(guān)特性；2、理解基本邏輯門電路的組成和工作原理。六、主要內(nèi)容基本邏輯門電路的組成和工作原理。七、教學(xué)重點、難點:基本邏輯門電路的工作原理。一、二極管與門和或門電路1．與門電路2．或門電路二、三極管非門電路二極管與門和或門電路的缺點：（1）在多個門串接使用時，會出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值的情況。（2）負(fù)載能力差解決辦法：將二極管與門（或門）電路和三極管非門電路組合起來。三、DTL與非門電路工作原理：（1）當(dāng)A、B、C全接為高電平5V時，二極管D1～D3都截止，而D4、D5和T導(dǎo)通，且T為飽和導(dǎo)通，VL=0.3V，即輸出低電平。（2）A、B、C中只要有一個為低電平0.3V時，則VP≈1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。所以該電路滿足與非邏輯關(guān)系，即：第二節(jié)TTL邏輯門電路一、實施時間：第5、6周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.10四、課時數(shù)：6學(xué)時五、目的、要求：1、掌握TTL與非門的工作原理，了解靜態(tài)輸入、輸出電壓傳輸特性及輸入端負(fù)載特性，開關(guān)特性；了解門電路的定義及分類方法；2、掌握其它TTL門（反相器、或非門、OC門、三態(tài)門）的工作原理及TTL門的改進(jìn)系列；3、了解OC門的上拉電阻的計算；4、了解TG傳輸門的基本工作原理。六、主要內(nèi)容1、TTL與非門的工作原理2、TTL與非門的開關(guān)速度；門電路參數(shù)的定義及分類方法；3、TTL與非門的電壓傳輸特性及抗干擾能力；4、TTL與非門的帶負(fù)載能力；5、集成TTL與非門舉例——7400；6、其它TTL門（反相器、或非門、OC門、三態(tài)門）的工作原理及TTL門的改進(jìn)系列；7、OC門的上拉電阻的計算；8、TG傳輸門的基本工作原理。七、教學(xué)重點、難點:1、TTL與非門的工作原理；2、其它TTL門（反相器、或非門）的工作原理。一、TTL與非門的基本結(jié)構(gòu)及工作原理1．TTL與非門的基本結(jié)構(gòu)多發(fā)射結(jié)三極管的結(jié)構(gòu)。指導(dǎo)讀圖：P97圖3.2.62．TTL與非門的邏輯關(guān)系（1）輸入全為高電平3.6V時。T2、T3導(dǎo)通，VB1=0.7×3=2.1（V），由于T3飽和導(dǎo)通，輸出電壓為：VO=VCES3≈0.3V這時T2也飽和導(dǎo)通，故有VC2=VE2+VCE2=1V。使T4和二極管D都截止。實現(xiàn)了與非門的邏輯功能之一：輸入全為高電平時，輸出為低電平。（2）輸入有低電平0.3V時。該發(fā)射結(jié)導(dǎo)通，VB1=1V。所以T2、T3都截止。由于T2截止，流過RC2的電流較小，可以忽略，所以VB4≈VCC=5V，使T4和D導(dǎo)通，則有：VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V）實現(xiàn)了與非門的邏輯功能的另一方面：輸入有低電平時，輸出為高電平。綜合上述兩種情況，該電路滿足與非的邏輯功能，即：二、TTL與非門的開關(guān)速度1．TTL與非門提高工作速度的原理（1）采用多發(fā)射極三極管加快了存儲電荷的消散過程。（2）采用了推拉式輸出級，輸出阻抗比較小，可迅速給負(fù)載電容充放電。2．TTL與非門傳輸延遲時間tpd導(dǎo)通延遲時間tPHL——從輸入波形上升沿的中點到輸出波形下降沿的中點所經(jīng)歷的時間。截止延遲時間tPLH——從輸入波形下降沿的中點到輸出波形上升沿的中點所經(jīng)歷的時間。與非門的傳輸延遲時間tpd是tPHL和tPLH的平均值。即一般TTL與非門傳輸延遲時間tpd的值為幾納秒～十幾個納秒。三、TTL與非門的電壓傳輸特性及抗干擾能力1．電壓傳輸特性曲線：Vo=f（Vi）2．幾個重要參數(shù)（1）輸出高電平電壓VOH——在正邏輯體制中代表邏輯“1”的輸出電壓。VOH的理論值為3.6V，產(chǎn)品規(guī)定輸出高電壓的最小值VOH（min）=2.4V。（2）輸出低電平電壓VOL——在正邏輯體制中代表邏輯“0”的輸出電壓。VOL的理論值為0.3V，產(chǎn)品規(guī)定輸出低電壓的最大值VOL（max）=0.4V。（3）關(guān)門電平電壓VOFF——是指輸出電壓下降到VOH（min）時對應(yīng)的輸入電壓。即輸入低電壓的最大值。在產(chǎn)品手冊中常稱為輸入低電平電壓，用VIL（max）表示。產(chǎn)品規(guī)定VIL（max）=0.8V。（4）開門電平電壓VON——是指輸出電壓下降到VOL（max）時對應(yīng)的輸入電壓。即輸入高電壓的最小值。在產(chǎn)品手冊中常稱為輸入高電平電壓，用VIH（min）表示。產(chǎn)品規(guī)定VIH（min）=2V。（5）閾值電壓Vth——電壓傳輸特性的過渡區(qū)所對應(yīng)的輸入電壓，即決定電路截止和導(dǎo)通的分界線，也是決定輸出高、低電壓的分界線。近似地：Vth≈VOFF≈VON即Vi＜Vth，與非門關(guān)門，輸出高電平；Vi＞Vth，與非門開門，輸出低電平。Vth又常被形象化地稱為門檻電壓。Vth的值為1.3V～1.４V。3．抗干擾能力TTL門電路的輸出高低電平不是一個值，而是一個范圍。同樣，它的輸入高低電平也有一個范圍，即它的輸入信號允許一定的容差，稱為噪聲容限。低電平噪聲容限VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V高電平噪聲容限VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V四、TTL與非門的帶負(fù)載能力1．輸入低電平電流IIL與輸入高電平電流IIH

（1）輸入低電平電流IIL——是指當(dāng)門電路的輸入端接低電平時，從門電路輸入端流出的電流?？梢运愠觯寒a(chǎn)品規(guī)定IIL＜1.6mA。（2）輸入高電平電流IIH——是指當(dāng)門電路的輸入端接高電平時，流入輸入端的電流。有兩種情況。①寄生三極管效應(yīng)：如圖（a）所示。這時IIH=βPIB1，βP為寄生三極管的電流放大系數(shù)。②倒置的放大狀態(tài)：如圖（b）所示。這時IIH=βiIB1，βi為倒置放大的電流放大系數(shù)。由于βp和βi的值都遠(yuǎn)小于1，所以IIH的數(shù)值比較小，產(chǎn)品規(guī)定：IIH＜40uA。2．帶負(fù)載能力（1）灌電流負(fù)載當(dāng)驅(qū)動門輸出低電平時，電流從負(fù)載門灌入驅(qū)動門。當(dāng)負(fù)載門的個數(shù)增加，灌電流增大，會使T3脫離飽和，輸出低電平升高。因此，把允許灌入輸出端的電流定義為輸出低電平電流IOL，產(chǎn)品規(guī)定IOL=16mA。由此可得出:NOL稱為輸出低電平時的扇出系數(shù)。（2）拉電流負(fù)載。當(dāng)驅(qū)動門輸出高電平時，電流從驅(qū)動門拉出,流至負(fù)載門的輸入端。拉電流增大時，RC4上的壓降增大，會使輸出高電平降低。因此，把允許拉出輸出端的電流定義為輸出高電平電流IOH。產(chǎn)品規(guī)定IOH=0.4mA。由此可得出：NOH稱為輸出高電平時的扇出系數(shù)。一般NOL≠NOH，常取兩者中的較小值作為門電路的扇出系數(shù)，用NO表示。五、TTL與非門舉例——74007400是一種典型的TTL與非門器件，內(nèi)部含有4個2輸入端與非門，共有14個引腳。引腳排列圖如圖所示。六、TTL門電路的其他類型1．非門2．或非門3．與或非門4．集電極開路門（OC門）在工程實踐中，有時需要將幾個門的輸出端并聯(lián)使用，以實現(xiàn)與邏輯，稱為線與。普通的TTL門電路不能進(jìn)行線與。為此，專門生產(chǎn)了一種可以進(jìn)行線與的門電路——集電極開路門。OC門主要有以下幾方面的應(yīng)用（1）實現(xiàn)線與。電路如右圖所示，邏輯關(guān)系為:（2）實現(xiàn)電平轉(zhuǎn)換。如圖示，可使輸出高電平變?yōu)?0V。（3）用做驅(qū)動器。如圖是用來驅(qū)動發(fā)光二極管的電路。OC門進(jìn)行線與時，外接上拉電阻RP的選擇：（1）當(dāng)輸出高電平時，RP不能太大。RP為最大值時要保證輸出電壓為VOH（min），由得：（2）當(dāng)輸出低電平時，RP不能太小。RP為最小值時要保證輸出電壓為VOL（max），由得：所以：RP（min）＜RP＜RP（max）5．三態(tài)輸出門（1）三態(tài)輸出門的結(jié)構(gòu)及工作原理。當(dāng)EN=0時，G輸出為1，D1截止，相當(dāng)于一個正常的二輸入端與非門，稱為正常工作狀態(tài)。當(dāng)EN=1時，G輸出為0，T4、T3都截止。這時從輸出端L看進(jìn)去，呈現(xiàn)高阻，稱為高阻態(tài)，或禁止態(tài)。（（a）組成單向總線（2）三態(tài)門的應(yīng)用三態(tài)門在計算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。（a）組成單向總線，實現(xiàn)信號的分時單向傳送.（b）組成雙向總線，實現(xiàn)信號的分時雙向傳送。七、TTL集成邏輯門電路系列簡介1．74系列——為TTL集成電路的早期產(chǎn)品，屬中速TTL器件。2．74L系列——為低功耗TTL系列，又稱LTTL系列。3．74H系列——為高速TTL系列。4．74S系列——為肖特基TTL系列，進(jìn)一步提高了速度。如圖示。5．74LS系列——為低功耗肖特基系列。6．74AS系列——為先進(jìn)肖特基系列，它是74S系列的后繼產(chǎn)品。7．74ALS系列——為先進(jìn)低功耗肖特基系列，是74LS系列的后繼產(chǎn)品。4．CMOS傳輸門工作原理：（設(shè)兩管的開啟電壓VTN=|VTP|）（1）當(dāng)C接高電平VDD，接低電平0V時，若Vi在0V～VDD的范圍變化，至少有一管導(dǎo)通，相當(dāng)于一閉合開關(guān)，將輸入傳到輸出，即Vo=Vi。（2）當(dāng)C接低電平0V，接高電平VDD，Vi在0V～VDD的范圍變化時，TN和TP都截止，輸出呈高阻狀態(tài)，相當(dāng)于開關(guān)斷開。本章作業(yè)：1、定量分析P98圖3.2.7TTL與非門的工作原理。2、定性分析P98圖3.2.8TTL或非門的工作原理。3、定性分析P96圖3.2.4TTL非門的工作原理。4、P1253.2.4第四章

組合邏輯電路

一、實施時間：第7、8、15周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.15四、課時數(shù)：12學(xué)時五、目的、要求：1、掌握組合邏輯電路的分析和設(shè)計方法；2、理解組合邏輯電路的競爭-冒險現(xiàn)象、產(chǎn)生原因及消除方法；3、掌握常用組合邏輯電路（如：編碼器、譯碼器、數(shù)據(jù)分配器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器）的基本概念、工作原理及功能。六、主要內(nèi)容1、組合邏輯電路的特點,分析方法，設(shè)計方法；2、組合邏輯電路的競爭與冒險。3、編碼器的基本概念、工作原理，設(shè)計方法；4、譯碼器的基本概念、工作原理，設(shè)計方法；5、數(shù)據(jù)分配器和數(shù)據(jù)選擇器的工作原理及應(yīng)用；6、數(shù)值比較器的工作原理及應(yīng)用；7、算術(shù)運算電路的工作原理及應(yīng)用。七、本章重點、難點:組合邏輯電路的分析與設(shè)計。編碼器和譯碼器的譯碼器的設(shè)計方法。加法器的工作原理。組合邏輯電路的分析方法組合邏輯電路的設(shè)計方法

一、實施時間：第7周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.15四、課時數(shù)：3學(xué)時五、目的、要求：1、了解組合邏輯電路的特點2、掌握組合邏輯電路的分析方法和設(shè)計方法六、主要內(nèi)容組合邏輯電路的特點,組合邏輯電路的分析方法，設(shè)計方法。七、重點、難點:組合邏輯電路的分析與設(shè)計。一．組合邏輯電路的特點電路任一時刻的輸出狀態(tài)只決定于該時刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。組合電路就是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。每一個輸出變量是全部或部分輸入變量的函數(shù)：L1=f1（A1、A2、…、Ai）L2=f2（A1、A2、…、Ai）……Lj=fj（A1、A2、…、Ai）

二、組合邏輯電路的分析方法分析過程一般包含4個步驟：

【例1】：組合電路如圖所示，分析該電路的邏輯功能。

解：（1）由邏輯圖逐級寫出邏輯表達(dá)式。為了寫表達(dá)式方便，借助中間變量P。

（2）化簡與變換：

（3）由表達(dá)式列出真值表。（4）分析邏輯功能：當(dāng)A、B、C三個變量不一致時，電路輸出為“1”，所以這個電路稱為“不一致電路”。

【例2】：組合電路如圖，試分析其邏輯功能。解：（1）由邏輯圖寫出邏輯表達(dá)式(2)變換。（3）列真值表：

（4）分析邏輯可能：由表可知，若輸入兩個或兩個以上的1（或0），輸出Y為1（或0），此電路在實際應(yīng)用中可作為三人表決電路?！纠?】：組合電路如圖，試分析其邏輯功能。

解：(1)由邏輯圖寫出邏輯表達(dá)式

（2）變換與化簡：（3）列真值表（4）電路的邏輯功能：電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個為0，Y=1；A、B全為1時，Y=0。所以Y和A、B的邏輯關(guān)系為與非運算的關(guān)系。

三.組合邏輯電路的設(shè)計方法設(shè)計過程的基本步驟：

【例1】在舉重比賽中，有兩名副裁判，一名主裁判。當(dāng)兩名以上裁判（必須包括主裁判在內(nèi)）認(rèn)為運動員上舉杠鈴合格，按動電鈕，裁決合格信號燈亮，試用與非門設(shè)計該電路。解：設(shè)主裁判為變量A，副裁判分別為B和C；按電鈕為1，不按為0。表示成功與否的燈為Y，合格為1，否則為0。（1）根據(jù)邏輯要求列出真值表。（2）由真值表寫出表達(dá)式：ABC0100011110111

(3)化簡：

Y=AB+AC（4）畫出邏輯電路圖：(略)【例2】：設(shè)計一個樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。解：設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時為1，斷開時為0；燈亮?xí)rY為1，燈滅時Y為0。（1）根據(jù)邏輯要求列出真值表。(2)由真值表寫邏輯表達(dá)式：

（3）變換：用與非門實現(xiàn)圖（a）用異或門實現(xiàn) 圖(b)

【例3】：設(shè)計一個能比較兩個一位數(shù)字大小的邏輯電路。解：（1）設(shè)兩個一位數(shù)分別為A,B.當(dāng)A>B時，Y1=1,當(dāng)A=B時，Y2=1,當(dāng)A<B時，Y3=1，(2)根據(jù)題目要求，列出真值表：輸入輸出AB00011011001010100001（3）邏輯表達(dá)式為：===(4)由邏輯表達(dá)式畫出邏輯圖。AABYYY≥111&&1位數(shù)值比較器的邏輯邏輯圖第三節(jié)組合邏輯電路的競爭與冒險

一、實施時間：第7周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.15四、課時數(shù)：1學(xué)時五、目的、要求：理解組合邏輯電路的競爭-冒險現(xiàn)象、產(chǎn)生原因及消除方法。六、主要內(nèi)容組合邏輯電路的競爭-冒險現(xiàn)象、產(chǎn)生原因及消除方法七、重點、難點:競爭-冒險產(chǎn)生原因及消除方法。一、冒險與競爭競爭：在組合電路中，信號經(jīng)由不同的途徑達(dá)到某一會合點的時間有先有后。冒險：由于競爭而引起電路輸出發(fā)生瞬間錯誤現(xiàn)象。表現(xiàn)為輸出端出現(xiàn)了原設(shè)計中沒有的窄脈沖，常稱其為毛刺。二、競爭與冒險的判斷代數(shù)法：或的形式時，A變量的變化可能引起險象?？ㄖZ圖法：如函數(shù)卡諾圖上為簡化作的圈相切，且相切處又無其他圈包含，則可能有險象。如圖所示電路的卡諾圖兩圈相切，故有險象。三、冒險現(xiàn)象的消除1.增加冗余項如圖所示卡諾圖，只要在兩圈相切處增加一個圈（冗余），就能消除冒險。增加冗余項可以解決每次只有單個輸入信號發(fā)生變化時電路的冒險問題，卻不能解決多個輸入信號同時發(fā)生變化時的冒險現(xiàn)象，適用范圍有限。２.增加選通信號在可能產(chǎn)生冒險的門電路的輸入端增加一個選通脈沖。當(dāng)輸入信號變換完成，進(jìn)入穩(wěn)態(tài)后，才啟動選通脈沖，將門打開。這樣，輸出就不會出現(xiàn)冒險脈沖。增加選通信號的方法比較簡單，一般無需增加電路元件，但選通信號必須與輸入信號維持嚴(yán)格的時間關(guān)系，因此選通信號的產(chǎn)生并不容易。３.輸出接濾波電容由于競爭冒險產(chǎn)生的干擾脈沖的寬度一般都很窄，在可能產(chǎn)生冒險的門電路輸出端并接一個濾波電容（一般為4～20pF），使輸出波形上升沿和下降沿都變得比較緩慢，從而起到消除冒險現(xiàn)象的作用。如圖P136圖4.3.6所示。輸出端接濾波電容方便易行，但會使輸出電壓波形變壞，僅適合對信號波形要求不高的場合。第四節(jié)若干典型的組合邏輯集成電路

一、實施時間：第8、15周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.18四、課時數(shù)：8學(xué)時五、目的、要求：掌握常用組合邏輯電路（如：編碼器、譯碼器、數(shù)據(jù)分配器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器）的基本概念、工作原理及功能；譯碼器74138、數(shù)據(jù)選擇器74151產(chǎn)生邏輯函數(shù)的方法。六、主要內(nèi)容1、編碼器的基本概念、工作原理，設(shè)計方法；2、譯碼器的基本概念、工作原理，設(shè)計方法；3、數(shù)據(jù)分配器和數(shù)據(jù)選擇器的工作原理及應(yīng)用；4、數(shù)值比較器的工作原理及應(yīng)用；5、算術(shù)運算電路的工作原理及應(yīng)用。七、重點、難點:1、各種常用組合邏輯電路（如：編碼器、譯碼器、數(shù)據(jù)分配器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器）的工作原理；2、譯碼器74138、數(shù)據(jù)選擇器74151產(chǎn)生邏輯函數(shù)的方法。一、二進(jìn)制編碼器：編碼——將特定含義的輸入信號（文字、數(shù)字、符號）轉(zhuǎn)換成二進(jìn)制代碼的過程.能夠?qū)崿F(xiàn)編碼功能的數(shù)字電路稱為編碼器。一般而言，N個不同的信號，至少需要n位二進(jìn)制數(shù)編碼。N和n之間滿足下列關(guān)系:2n≥N（一）二進(jìn)制編碼器：常見的編碼器有8線-3線（有8個輸入端，3個輸出端），16線—4線（16個輸入端，4個輸出端）等等。【例1】：設(shè)計一個8線-3線的編碼器解：（1）確定輸入輸出變量個數(shù):由題意知輸入為I0～.I88個，輸出為A1、A2、A3。（2）編碼表見下表：（輸入為高電平有效）

(3)由真值表寫出各輸出的邏輯表達(dá)式為：

用門電路實現(xiàn)邏輯電路：

（二）非二進(jìn)制編碼器（以二－十進(jìn)制編碼器為例）二-十進(jìn)制編碼器是指用四位二進(jìn)制代碼表示一位十進(jìn)制數(shù)的編碼電路（輸入10個互斥的數(shù)碼，輸出4位二進(jìn)制代碼）BCD碼：常用的幾種BCD碼：8421碼、5421碼、2421碼、余三碼。2．10線－4線編碼器【例2】：設(shè)計一個8421BCD碼編碼器解：輸入信號I0～I(xiàn)9代表0～9共10個十進(jìn)制信號，輸出信號為Y0～Y3相應(yīng)二進(jìn)制代碼.列編碼表

邏輯表達(dá)式

畫

邏輯圖

（三）優(yōu)先編碼器：是指當(dāng)多個輸入同時有信號時，電路只對其中優(yōu)先級別最高的信號進(jìn)行編碼?！纠?】電話室有三種電話，按由高到低優(yōu)先級排序依次是火警電話，急救電話，工作電話，要求電話編碼依次為00、01、10。試設(shè)計電話編碼控制電路。解：（１）根據(jù)題意知，同一時間電話室只能處理一部電話，假如用A、B、C分別代表火警、急救、工作三種電話，設(shè)電話鈴響用1表示，鈴沒響用0表示。當(dāng)優(yōu)先級別高的信號有效時，低級別的則不起作用，這時用×表示；用Y1,Y2表示輸出編碼。（２）列真值表:真值表如表３所示。表3例3的真值表0001100001101××01×001Y1Y2ABC輸出輸入

（３）寫邏輯表達(dá)式

（４）畫優(yōu)先編碼器邏輯圖如圖3所示。

圖3例3的優(yōu)先編碼邏輯圖

圖474LS148優(yōu)先編碼器（a）符號圖；(b)管腳圖

在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的，即具有單方面排斥的特性。常見的集成3位二進(jìn)制優(yōu)先編碼器74LS148的符號和管腳圖如圖4：圖中，～為輸入信號端，是使能輸入端，～是三個輸出端，和是用于擴(kuò)展功能的輸出端。74LS148的功能如表4所示。表4優(yōu)先編碼器74LS148的功能表輸入使能端輸入輸出擴(kuò)展使能輸出1××××××××111110111111111111000×××××××00001010××××××001010110×××××0100101110××××01101011110×××100010111110××1010101111110×1100101111111011101

在表4中，輸入I0～I(xiàn)7低電平有效，I7為最高優(yōu)先級，I0為最低優(yōu)先級。即只要=0，不管其他輸入端是0還是1，輸出只對I7編碼，且對應(yīng)的輸出為反碼有效，=000。為使能輸入端,只有=0時編碼器工作,=1時編碼器不工作。為使能輸出端。當(dāng)=0允許工作時，如果～端有信號輸入,=1;若～端無信號輸入時，=0。擴(kuò)展輸出端，當(dāng)=0時，只要有編碼信號，就是低電平。

優(yōu)先編碼器74LS148的應(yīng)用：74LS148編碼器的應(yīng)用是非常廣泛的。例如，常用計算機(jī)鍵盤，其內(nèi)部就是一個字符編碼器。它將鍵盤上的大、小寫英文字母和數(shù)字及符號還包括一些功能鍵（回車、空格）等編成一系列的七位二進(jìn)制數(shù)碼，送到計算機(jī)的中央處理單元CPU，然后再進(jìn)行處理、存儲、輸出到顯示器或打印機(jī)上。還可以用74LS148編碼器監(jiān)控爐罐的溫度，若其中任何一個爐溫超過標(biāo)準(zhǔn)溫度或低于標(biāo)準(zhǔn)溫度，則檢測傳感器輸出一個0電平到74LS148編碼器的輸入端，編碼器編碼后輸出三位二進(jìn)制代碼到微處理器進(jìn)行控制。優(yōu)先編碼器CD4532的功能表：P140表4.4.4二、譯碼器（一）譯碼器的基本概念及工作原理譯碼：編碼的逆過程，即將輸入代碼“翻譯”成特定的輸出信號譯碼器：實現(xiàn)譯碼功能的數(shù)字電路。分類:變量譯碼器和顯示譯碼器。

（二）變量譯碼器－譯出輸入變量的狀態(tài)1．二進(jìn)制譯碼器：輸入端為n個，則輸出端為2n個，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個輸出中只有一個為1（或為0），其余全為0（或為1）。常見的二進(jìn)制譯碼器有：2線—4線譯碼器、3線—8線譯碼器、4線—16線譯碼器【例】：用與非門設(shè)計3線—8線譯碼器解：（1）列出譯碼表：

（2）寫出各輸出函數(shù)表達(dá)式：

(3)畫出邏輯電路圖：

2、集成譯碼器（1）.集成二進(jìn)制譯碼器74LS138

A2、A1、A0為二進(jìn)制譯碼輸入端，～為譯碼輸出端（低電平有效），G1、、為使能輸入端。當(dāng)G1＝1、＝＝0時，譯碼器處于工作狀態(tài)；否則，譯碼器處于禁止?fàn)顟B(tài)。其功能表如下：

其中（２）集成8421BCD碼譯碼器74LS42

3、譯碼器的應(yīng)用1G1G0A74LS138G2B12AGAY1YYY2YYY73Y4560ABC100Y圖1例1邏輯圖&由于譯碼器的每個輸出端分別與一個最小項相對應(yīng)，因此輔以適當(dāng)?shù)拈T電路，便可實現(xiàn)任何組合邏輯函數(shù)。【例1】試用譯碼器和門電路實現(xiàn)邏輯函數(shù)解：（1）將邏輯函數(shù)轉(zhuǎn)換成最小項表達(dá)式，再轉(zhuǎn)換成與非—與非形式。=m3+m5+m6+m7=該函數(shù)有三個變量，所以選用3線—8線譯碼器74LS138。用一片74LS138加一個與非門就可實現(xiàn)邏輯函數(shù)Y，邏輯圖如圖1所示。

（2）譯碼器的擴(kuò)展G1GG1GG2B74LS138(2)0A1A2A1GG2BG74LS138(1)A1A2A0+5v2AA01A3A_0162YYYY4Y5YY3Y791410YYYY12Y13Y11Y152Y7YYYYY543016YY5Y7YYYYY543016YYY8

當(dāng)A=0時，低位片74LS138(1)工作，對輸入A3、A2、A1、A0進(jìn)行譯碼，還原出Y0～Y7，則高位禁止工作；當(dāng)A=1時，高位片74LS138(2)工作，還原出Y８～Y１５，而低位片禁止工作。（三）顯示譯碼器：通常由譯碼器、驅(qū)動器和顯示器等部分組成。常用的顯示器有多種類型，按顯示方式分，有字型重疊式、點陣式、分段式等。按發(fā)光物質(zhì)分，有半導(dǎo)體顯示器，又稱發(fā)光二極管(LED)顯示器、熒光顯示器、液晶顯示器、氣體放電管顯示器等。1．七段數(shù)字顯示器原理ababcdefgh98762345·¤abcdefg(?¤)hRabcdefg(?¤)hR10gfabedc(·)h1＋VCC圖2半導(dǎo)體顯示器【（a）管腳排列圖;(b)共陰極接線圖;(c)共陽級接線圖】

圖3七段數(shù)字顯示器發(fā)光段組合圖2．七段顯示譯碼器74LS48七段顯示譯碼器74LS48是一種與共陰極數(shù)字顯示器配合使用的集成譯碼器。

圖474LS48的管腳排列圖74LS48顯示譯碼器的功能如下表：為試燈輸入：當(dāng)=0時，/=1時，若七段均完好，顯示字形是“8”，該輸入端常用于檢查74LS48顯示器的好壞;當(dāng)=1時，譯碼器方可進(jìn)行譯碼顯示。用來動態(tài)滅零，當(dāng)=1時，且=0，輸入A3A2A1A0=0000時，則/=0使數(shù)字符的各段熄滅；/為滅燈輸入/滅燈輸出，當(dāng)=0時不管輸入如何,數(shù)碼管不顯示數(shù)字；為控制低位滅零信號,當(dāng)=1時,說明本位處于顯示狀態(tài)；若=0,且低位為零,則低位零被熄滅。三、數(shù)據(jù)分配器數(shù)據(jù)分配器——將一路輸入數(shù)據(jù)根據(jù)地址選擇碼分配給多路數(shù)據(jù)輸出中的某一路輸出。用譯碼器設(shè)計一個“1線-8線”數(shù)據(jù)分配器四、數(shù)據(jù)選擇器（一）數(shù)據(jù)選擇器的基本概念及工作原理數(shù)據(jù)選擇器——根據(jù)地址選擇碼從多路輸入數(shù)據(jù)中選擇一路，送到輸出。例：四選一數(shù)據(jù)選擇器根據(jù)功能表，可寫出輸出邏輯表達(dá)式：由邏輯表達(dá)式畫出邏輯圖：（二）集成數(shù)據(jù)選擇器集成數(shù)據(jù)選擇器74151（8選1數(shù)據(jù)選擇器）（三）數(shù)據(jù)選擇器的應(yīng)用1．?dāng)?shù)據(jù)選擇器的通道擴(kuò)展用兩片74151組成“16選1”數(shù)據(jù)選擇器2．實現(xiàn)組合邏輯函數(shù)（1）當(dāng)邏輯函數(shù)的變量個數(shù)和數(shù)據(jù)選擇器的地址輸入變量個數(shù)相同時，可直接用數(shù)據(jù)選擇器來實現(xiàn)邏輯函數(shù)。例4.3.1：試用8選1數(shù)據(jù)選擇器74151實現(xiàn)邏輯函數(shù)：解：1、將邏輯函數(shù)轉(zhuǎn)換成最小項表達(dá)式：=m3+m5+m6+m7mi對應(yīng)的Di中選，保持高電平，其余Di保持低電平，邏輯變量從地址輸入端輸入，G接地（0V），畫出連線圖。（2）當(dāng)邏輯函數(shù)的變量個數(shù)大于數(shù)據(jù)選擇器的地址輸入變量個數(shù)時。例4.3.2：試用4選1數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)：解：1、問題：地址輸入端只有兩個，只解決兩個輸入變量，怎么辦？2、解決辦法：將A、B接到地址輸入端，C加到適當(dāng)?shù)臄?shù)據(jù)輸入端。①列出邏輯函數(shù)L的真值表。②C從數(shù)據(jù)輸入端輸入，究竟如何輸？方法：將真值表改畫成如下形式，研究L的值，然后根據(jù)L、C的值得出D的中選規(guī)律。3、3、五、數(shù)值比較器（一）數(shù)值比較器的基本概念及工作原理功能：能對兩個相同位數(shù)的二進(jìn)制數(shù)進(jìn)行比較的邏輯電路。1．1位數(shù)值比較器2.二位比較器在比較兩個多位數(shù)的大小時，自高向低地逐位比較，只能在高位相等時，才需要比較低位。（二）集成數(shù)值比較器74HC854位數(shù)值比較器74HC85的功能表2.并聯(lián)擴(kuò)展方式由于串聯(lián)擴(kuò)展方式中比較結(jié)果是逐級進(jìn)位的，級聯(lián)芯片數(shù)越多，傳遞時間越長，工作速度越慢。因此，當(dāng)擴(kuò)展位數(shù)較多時，常采用并聯(lián)方式。六、算術(shù)運算電路（一）加法器的基本概念及工作原理加法器——實現(xiàn)兩個二進(jìn)制數(shù)的加法運算1．半加器——只能進(jìn)行本位加數(shù)、被加數(shù)的加法運算而不考慮低位進(jìn)位。列出半加器的真值表：由真值表直接寫出表達(dá)式:

畫出邏輯電路圖。

如果想用與非門組成半加器，則將上式用代數(shù)法變換成與非形式：

由此畫出用與非門組成的半加器和邏輯符號

2．全加器——能同時進(jìn)行本位數(shù)和相鄰低位的進(jìn)位信號的加法運算和分別是被加數(shù)和加數(shù)，為相鄰低位的進(jìn)位，為本位的和，為本位的進(jìn)位。全加器的真值表如下表

由真值表直接寫出邏輯表達(dá)式，再經(jīng)代數(shù)法化簡和轉(zhuǎn)換得：

根據(jù)邏輯表達(dá)式畫出全加器的邏輯電路圖：

邏輯符號

（二）多位數(shù)加法器1、4位串行進(jìn)位加法器

由圖可以看出多位加法器是將低位全加器的進(jìn)位輸出CO接到高位的進(jìn)位輸入CI.因此，任一位的加法運算必須在低一位的運算完成之后才能進(jìn)行，這種方式稱為串行進(jìn)位。這種加法器的邏輯電路比較簡單，但它的運算速度不高。為此，可采用超前進(jìn)位的加法器，使每位的進(jìn)位只由加數(shù)和被加數(shù)決定，而與低位的進(jìn)位無關(guān)。2、集成超前進(jìn)位加法器74HC283（1）原理:

全加器的和數(shù)和進(jìn)位數(shù)分別是：定義兩個中間變量：則上式變?yōu)椋河缮鲜?，?dāng)時，則有：結(jié)論：只與有關(guān)，而是最低位來的進(jìn)位信號,其值為0,故各位的進(jìn)位信號都只與兩個加數(shù)有關(guān),并可并行產(chǎn)生.（2）74HC283的結(jié)構(gòu)示意圖（3）74HC283內(nèi)部電路進(jìn)位位直接由加數(shù)、被加數(shù)和最低位進(jìn)位位C-1形成。(4)四位加法器的邏輯符號（5）集成加法器的應(yīng)用①加法器級聯(lián)實現(xiàn)多位二進(jìn)制數(shù)加法運算③構(gòu)成一位8421BCD碼加法器（可不講）由邏輯圖可得出(2)邏輯符號由邏輯圖可得出（四）集成算術(shù)/邏輯單元(ALU)74181—既可以進(jìn)行高電平的有效運算,也可以進(jìn)行低電平有效運算，但兩種運算功能不同。1、74LS181的邏輯符號（P170）3、74LS181及74LS182的應(yīng)用舉例—全超前進(jìn)位電路（P170）本章作業(yè)：4.1.6，4.2.1,4.2.2，4.4.2，4.4.6,4.4.21(1),4.4.23,4.4.31本章小結(jié)1．組合邏輯電路的特點是，電路任一時刻的輸出狀態(tài)只決定于該時刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。組合電路就是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。2．組合邏輯電路的分析步驟為：寫出各輸出端的邏輯表達(dá)式→化簡和變換邏輯表達(dá)式→列出真值表→確定功能。3．組合邏輯電路的設(shè)計步驟為：根據(jù)設(shè)計求列出真值表→寫出邏輯表達(dá)式(或填寫卡諾圖)→邏輯化簡和變換→畫出邏輯圖4．常用的中規(guī)模組合邏輯器件包括編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器等。5．上述組合邏輯器件除了具有其基本功能外，還可用來設(shè)計組合邏輯電路。應(yīng)用中規(guī)模組合邏輯器件進(jìn)行組合邏輯電路設(shè)計的一般原則是：使用MSI芯片的個數(shù)和品種型號最少，芯片之間的連線最少6．用MSI芯片設(shè)計組合邏輯電路最簡單和最常用的方法是，用數(shù)據(jù)選擇器設(shè)計多輸入、單輸出的邏輯函數(shù)；用二進(jìn)制譯碼器設(shè)計多輸入、多輸出的邏輯函數(shù)。第五章觸發(fā)器一、實施時間：第9、11周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.23四、課時數(shù)：6學(xué)時五、目的要求1、掌握基本RS觸發(fā)器、同步RS觸發(fā)器、主從RS觸發(fā)器、主從JK觸發(fā)器、T觸發(fā)器、T’觸發(fā)器、邊沿D觸發(fā)器的結(jié)構(gòu)、工作原理、邏輯功能及其功能表示方法（如：特性表、次態(tài)卡諾圖、特性方程、激勵表、狀態(tài)轉(zhuǎn)換圖、波形圖）；2、了解各種觸發(fā)器的缺點及解決缺點的辦法；3、了解觸發(fā)器之間的相互轉(zhuǎn)換方法。六、

主要內(nèi)容1、基本RS觸發(fā)器，同步RS觸發(fā)器、主從RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器、T′觸發(fā)器的邏輯功能。2、基本RS觸發(fā)器、同步RS觸發(fā)器、主從觸發(fā)器，JK觸發(fā)器、邊沿觸發(fā)器的工作原理及動作特點。3、TTL集成觸發(fā)器的管腳排列和邏輯符號。4、各種觸發(fā)器之間的相互轉(zhuǎn)換。七、

本章

重點、難點本章的重點是主從JK觸發(fā)器、邊沿D觸發(fā)器的組成結(jié)構(gòu)、工作原理和邏輯功能；觸發(fā)器的功能表示（如：特性表、次態(tài)卡諾圖、特性方程、激勵表、狀態(tài)轉(zhuǎn)換圖、波形圖）及其之間的相互轉(zhuǎn)換；觸發(fā)器的類型轉(zhuǎn)換。難點是JK觸發(fā)器、邊沿D觸發(fā)器的工作原理和邏輯功能；觸發(fā)器的功能表示（如：特性表、次態(tài)卡諾圖、特性方程、激勵表、狀態(tài)轉(zhuǎn)換圖、波形圖）。第一節(jié)基本觸發(fā)器一、實施時間：第9周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.23四、課時數(shù)：2學(xué)時五、目的要求理解基本RS觸發(fā)器、同步RS觸發(fā)器的工作原理及動作特點。六、主要內(nèi)容1、基本RS觸發(fā)器、同步RS觸發(fā)器的工作原理及動作特點。2、上述各種觸發(fā)器的邏輯符號。七、重點、難點基本RS觸發(fā)器、同步RS觸發(fā)器的工作原理及動作特點。一、基本RS觸發(fā)器＆＆SR（一）＆＆SRRSRSQ圖5.1兩與非門組成的基本RS觸發(fā)器(a)邏輯符號(b)邏輯圖基本RS觸發(fā)器由兩與非門構(gòu)成，低電平有效。其邏輯表達(dá)式為：邏輯功能： 置“1” 置“0” 不變 不定S為置“1”端，R為置“0”端。這種觸發(fā)器又稱為置0置1觸發(fā)器，或稱為置位復(fù)位觸發(fā)器?；綬S觸發(fā)器的功能表如表5.1所示。基本RS觸發(fā)器的簡化功能表如表5.2所示。由圖5.2的卡諾圖可得特性方程：圖5.2卡諾圖R+S=1(約束條件)表5.1RS觸發(fā)器功能表表5.2簡化功能表SR功能000╳不定001╳0101置“1”01111000置“0”10101100保持1111RS功能00╳不定010置“0”101置“1”11保持

（

二）動作特點基本RS觸發(fā)器的輸出端Q和狀態(tài)由輸入信號R和S來決定，當(dāng)輸入信號R和S發(fā)生變化時，輸出端Q和的狀態(tài)作相應(yīng)的變化。

圖5.3波形圖二、同步RS觸發(fā)器的電路結(jié)構(gòu)與動作特點（一）電路結(jié)構(gòu)與工作原理基本RS觸發(fā)器的翻轉(zhuǎn)由外加的輸入信號決定，當(dāng)外加的輸入信號改變，輸出信號會跟著改變。而數(shù)字系統(tǒng)中的各觸發(fā)器往往被要求在規(guī)定的時刻同時翻轉(zhuǎn)，這就需要由外加的時鐘脈沖來控制。同步RS觸發(fā)器就是一個具有外加時鐘信號CP的觸發(fā)器。電路結(jié)構(gòu)和邏輯符號如圖5.4所示G4G3

圖5.4同步G4G3(a)電路結(jié)構(gòu)(b)邏輯符號RD、SD為直接置0端和直接至1端，低電平有效。用來設(shè)置觸發(fā)器的初態(tài)。工作原理CP=0時，G3、G4門被封鎖，，Q狀態(tài)不變；CP=1時，，，Q的狀態(tài)由R、S的狀態(tài)決定；高電平有效。由此可得邏輯功能： 置“0” 置“1” 保持 不定其功能表如表5.3所示。表5.3同步RS觸發(fā)器的功能表SR功能0000保持00110100置“0”01101001置“1”1011110╳不定111╳SRQSRQn0100╳11╳0100011110

圖5.5卡諾圖（二）觸發(fā)器功能的幾種表示方法觸發(fā)器的功能除了可以用功能表表示外，還有幾種表示方法：（1）特性方程由功能表畫出卡諾圖，如圖5.5所示得特性方程：（約束方程）（2）狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖表示觸發(fā)器從一個狀態(tài)變化到另一個狀態(tài)或保持原狀不變時，對輸入信號的要求。（3）驅(qū)動表驅(qū)動表是用表格的方式表示觸發(fā)器從一個狀態(tài)變化到另一個狀態(tài)或保持原狀態(tài)不變時，對輸入信號的要求。（4）波形圖觸發(fā)器的功能也可以用輸入輸SRSRCP圖5.6波形圖注意第三個CP=1期間，輸入信號發(fā)生了多次變化，輸出信號也發(fā)生了多次變化。第二節(jié)主從觸發(fā)器的電路結(jié)構(gòu)和動作特點一、實施時間：第9周二、實施對象：電信、應(yīng)物、電氣三、編寫時間：1.23四、課時數(shù)：2學(xué)時五、目的要求掌握主從RS