EDA 7段數(shù)碼顯示譯碼器實驗報告_第1頁
EDA 7段數(shù)碼顯示譯碼器實驗報告_第2頁
EDA 7段數(shù)碼顯示譯碼器實驗報告_第3頁
EDA 7段數(shù)碼顯示譯碼器實驗報告_第4頁
EDA 7段數(shù)碼顯示譯碼器實驗報告_第5頁
已閱讀5頁,還剩2頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

專業(yè)班級:10電子三班學(xué)號:10200314姓名:楊志鵬EDA技術(shù)實驗報告實驗項目名稱:7段數(shù)碼顯示譯碼器設(shè)計實驗日期:2012年6月4日實驗成績:實驗評定標準:1)實驗程序是否正確A()B()C()2)實驗仿真、結(jié)果及分析是否合理A()B()C()3)實驗報告是否按照規(guī)定格式A()B()C()實驗?zāi)康膶W(xué)習7段顯示譯碼器設(shè)計,學(xué)習VHDL的CASE語句應(yīng)用及多層次設(shè)計方法。實驗器材ZYE1502D型試驗箱QuartusⅡ軟件一套PC一臺下載線一條實驗內(nèi)容(實驗過程)說明下面一段代碼的中個語句的含義,以及該例的整體功能,在QuartusⅡ上對該例進行編輯、編譯、綜合、適配、仿真、給出其所有信號的時序仿真波形。引腳鎖定以及硬件測試。建議選GW48系統(tǒng)的實驗電路模式6用數(shù)碼管顯示譯碼器輸出,鍵8、鍵7、鍵6、鍵5四位控制輸入,硬件驗證譯碼器的工作性能。用元件例化語句,按下圖的方式連接成頂層設(shè)計電路。圖中的DFF1是一個二進制加法計數(shù)器。實驗程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDECL7SISPORT(A:INSTD_LOGIC_VECTOR(3DOWNTO0);LED7S:OUTSTD_LOGIC_VECTOR(6DOWNTO0));ENDDECL7S;ARCHITECTUREoneOFDECL7SISBEGINPROCESS(A)BEGINCASEAISWHEN"0000"=>LED7S<="0111111";WHEN"0001"=>LED7S<="0000110";WHEN"0010"=>LED7S<="1011011";WHEN"0011"=>LED7S<="1001111";WHEN"0100"=>LED7S<="1101100";WHEN"0101"=>LED7S<="1101101";WHEN"0110"=>LED7S<="1111101";WHEN"0111"=>LED7S<="0001111";WHEN"1000"=>LED7S<="1111111";WHEN"1001"=>LED7S<="1101111";WHEN"1010"=>LED7S<="1110111";WHEN"1011"=>LED7S<="1111100";WHEN"1100"=>LED7S<="0111001";WHEN"1101"=>LED7S<="1011110";WHEN"1110"=>LED7S<="1111001";WHEN"1111"=>LED7S<="1110001";WHENOTHERS=>NULL;ENDCASE;ENDPROCESS;ENDone;用元件例化語句設(shè)計電路:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYDECL7S_CNT4BSISPORT(CLOCK0,RST0,EN0:INSTD_LOGIC;LED:OUTSTD_LOGIC_VECTOR(6DOWNTO0);COUT:OUTSTD_LOGIC);ENDENTITYDECL7S_CNT4BS;ARCHITECTURESTRUCTOFDECL7S_CNT4BSISCOMPONENTDECL7SPORT(A:INSTD_LOGIC_VECTOR(3DOWNTO0);LED7S:OUTSTD_LOGIC_VECTOR(6DOWNTO0));ENDCOMPONENT;COMPONENTDFF1PORT(CLK:INSTD_LOGIC;RST:INSTD_LOGIC;EN:INSTD_LOGIC;OUTY:OUTSTD_LOGIC_VECTOR(3DOWNTO0);COUT:OUTSTD_LOGIC);ENDCOMPONENT;SIGNALTMP:STD_LOGIC_VECTOR(3DOWNTO0);BEGINCUNIT1:DFF1PORTMAP(CLOCK0,RST0,EN0,TMP,COUT);CUNIT2:DECL7SPORTMAP(TMP,LED);ENDARCHITECTURESTRUCT;實驗仿真、結(jié)果及分析由以上代碼編譯,仿真,得到一下時序仿真波形圖。當A="0000"時,LED7S="0111111";即顯示十進制0當A="0001"時LED7S="0000110";即顯示十進制1當A="0010"時LED7S="1011011";即顯示十進制2當A="0011"時LED7S="1001111";即顯示十進制3當A="0100"時LED7S="1101100";即顯示十進制4當A="0101"時LED7S="1101101";即顯示十進制5當A="0110"時LED7S="1111101";即顯示十進制6當A="0111"時LED7S="0001111";即顯示十進制7當A="1000"時LED7S="1111111";即顯示十進制8當A="1001"時LED7S="1101111";即顯示十進制9當A="1010"時LED7S="1110111";顯示亂碼當A="1011"時LED7S="1111100";顯示亂碼當A="1100"時LED7S="0111001";顯示亂碼當A="1101"時LED7S="1011110";顯示亂碼當A="1110"時LED

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論