恒生電子-FPGA筆試題_第1頁
恒生電子-FPGA筆試題_第2頁
恒生電子-FPGA筆試題_第3頁
恒生電子-FPGA筆試題_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

恒生電子FPGA筆試題1.GSM信號的一個載波的帶寬是（）A:6OOKB:1.S2MC:200KD:3.84M2.以下屬于xilinxe的集成開發(fā)軟件的是（）A:quartusiiB:vivadoc:diamondD:modelsim3.以下對FIR和IIR慮波器特性的論述中不正確的是()A:FIR濾波器主要采用遞歸結(jié)構(gòu)B:工IR慮波器不易做到線性相位C:FIR慮波器總是穩(wěn)定的D:工IR慮波器主要用來設(shè)計(jì)規(guī)格化的頻率特性為分段常數(shù)的標(biāo)準(zhǔn)濾波器4.在H=32的基2時間抽取法FFT運(yùn)算流圖中，從x血n)到X0k)需0級蝶形運(yùn)算A:4B:5C:6D:35.若數(shù)字濾波器的單位脈沖響應(yīng)h(n）是對稱的·長度為K，則它的對稱中心是ОA:N/2B:(N-1)12C:(H/2)-1D:不確定6.下列哪個流程是正確的基于DA軟件的FPGA{CPLD設(shè)計(jì)流程A:原理圖/HDL文本輸入→功能仿真→綜合→適配fitter→編程下載→硬件測式B:原理圖/HL文本輸入→適配fitter→綜合→功能仿真→編程下載→硬件測試c:原理圖/HDL文本輸入→功能仿真→綜合→編程下載→適配fitter→硬件測試D:原理圖/HL文本輸入→功能仿真→適配fitter→編程下載→綜合→硬件測試7.在代碼設(shè)計(jì)完成后，應(yīng)該首先對設(shè)計(jì)文件進(jìn)行A:綜合B:時序仿真c:功能仿真D:加入到工程中Fitter8.綜合是EDA設(shè)計(jì)流程的關(guān)鍵步驟，綜合就是把抽象設(shè)計(jì)層次中的一種表示轉(zhuǎn)化成另一種表示的過程﹔在下面對綜合的描述中，（）是錯誤的A∶綜合就是將電路的高級語言轉(zhuǎn)化成低級的?？膳cFPGA/CPLI的基本結(jié)構(gòu)相映射的網(wǎng)表文件B:為實(shí)現(xiàn)系統(tǒng)的速度、面積﹑性能的要求，需要對綜合加以約束，稱為綜合約束C:綜合可理解為s將軟件描述與給定的硬件結(jié)構(gòu)用電路網(wǎng)表文件表示的映射過程，并且這種映射關(guān)系不是唯一的D:綜合是純軟件的轉(zhuǎn)換過程，與器件硬件結(jié)構(gòu)無關(guān)9.在QuartusII中執(zhí)行下列哪個命令，可以檢查設(shè)計(jì)電路錯誤（A:CreateDefaultSymbolB:Compiler---編譯c:Simulator---時序仿真D:TimingAnalyzer---時序分析10.FPGA設(shè)計(jì)優(yōu)化，主要考慮提高資源利用率減少功耗〈即面積優(yōu)化〉，和提高

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論