2024年計算機組成原理考研題庫【名?？佳姓骖}＋經(jīng)典教材課后習(xí)題＋章節(jié)題庫＋模擬試題】

第一部分名?？佳姓骖}一、選擇題1．計算機硬件能夠直接執(zhí)行的是（ ）。[2015年聯(lián)考真題]Ⅰ．機器語言程序Ⅱ．匯編語言程序Ⅲ．硬件描述語言程序A．僅ⅠB．僅ⅠⅡC．僅ⅠⅢD．ⅠⅡⅢ【答案】A查看答案【解析】機器語言是計算機唯一可以直接執(zhí)行的語言。匯編語言屬于低級語言，但其源程序必須要翻譯成目標程序成為機器語言程序后才能被直接執(zhí)行。硬件描述語言是電子系統(tǒng)硬件行為描述、結(jié)構(gòu)描述、數(shù)據(jù)流描述的語言。2．一臺完整的計算機系統(tǒng)應(yīng)包括（）幾大部分。A．運算器、存儲器和控制器B．外設(shè)與主機C．主機和實用程序D．配套的硬件設(shè)備和軟件系統(tǒng)【答案】D查看答案【解析】一臺完整的計算機系統(tǒng)包括硬件系統(tǒng)和軟件系統(tǒng)兩大部份。二者都不可缺少。3．由3個“1”和5個“0”組成的8位二進制補碼，能表示的最小整數(shù)是（ ）。[2015年聯(lián)考真題]A．-126B．-125C．-32D．-3【答案】B查看答案【解析】能表示的最小整數(shù)一定是負數(shù)，符號位占用1個“1”；負數(shù)的補碼和原碼的轉(zhuǎn)化是：原碼符號位不變，數(shù)值部分按位取反，末位加“1”。因此最小的整數(shù)的補碼是“10000011”，原碼為“11111101”，即-12510。4．下列有關(guān)浮點數(shù)加減運算的敘述中，正確的是（ ）。[2015年聯(lián)考真題]Ⅰ．對階操作不會引起階碼上溢或下溢Ⅱ．右規(guī)和尾數(shù)舍入都可能引起階碼上溢Ⅲ．左規(guī)時可能引起階碼下溢Ⅳ．尾數(shù)溢出時結(jié)果不一定溢出A．僅ⅡⅢB．僅ⅠⅡⅣC．僅ⅠⅢⅣD．ⅠⅡⅢⅣ【答案】D查看答案【解析】浮點數(shù)的加減運算步驟包括：①對階，使兩個操作數(shù)的小數(shù)點位置對齊，階碼小的尾數(shù)右移，可能產(chǎn)生溢出，但是階碼不會溢出；②尾數(shù)求和，將對階后的尾數(shù)按定點數(shù)加（減）運算規(guī)則運算；③規(guī)格化，包括左規(guī)和右規(guī)，左規(guī)時階碼減少，可能出現(xiàn)階碼下溢，而右規(guī)時，階碼增加可能出現(xiàn)階碼上溢；④舍入，該過程可能需要右規(guī)調(diào)整，因此可能出現(xiàn)階碼上溢；⑤溢出判斷，浮點數(shù)的溢出與否是由階碼的符號決定的，而不是由尾數(shù)溢出判斷的，因此尾數(shù)溢出時結(jié)果不一定溢出。因此ⅠⅡⅢⅣ均正確。5．若階碼為三位，用補碼表示；尾數(shù)7位，用原碼表示，其中一位為符號位；以2為底，則十進制數(shù)27／64的浮點規(guī)格化數(shù)是（）。[東部名?？佳姓骖}]A．0101011011B．1100110110 C．1110110110D．0001011011【答案】C查看答案【解析】首先排除A、D，它們非規(guī)格化，因為規(guī)格化的原碼，最高數(shù)值位為1。27／64的原碼表示：0．0110110=0．110110×2-1。左移一位成規(guī)格化數(shù)。階碼用補碼：111。6．假定主存地址為32位，按字節(jié)編址，主存和Cache之間采用直接映射方式，主存塊大小為4個字，每字32位，采用回寫（WriteBack）方式，則能存放4K字數(shù)據(jù)的Cache的總?cè)萘康奈粩?shù)至少是（）。[2015年聯(lián)考真題]A．146kB．147KC．148KD．158K【答案】B查看答案【解析】Cache和主存直接映射方式的規(guī)則為：主存儲器分為若干區(qū)，每個區(qū)與緩存容量相同；每個區(qū)分為若干數(shù)據(jù)塊，每個塊和緩存塊容量相同；主存中某塊只能映象到Cache的一個特定的塊中。本題中，Cache總共存放4K字數(shù)據(jù)，塊大小為4個字，因此cache被分為4K/4＝1K個塊，由10位表示。塊內(nèi)共16字節(jié)，所以由4位表示，于是標記位為32-10-14＝18位。所以，Cache的每一行需要包含所存的數(shù)據(jù)4個字，每個字32位，18位標記位和一個有效位，因此總?cè)萘繛椋海?*32+18+1）*1K＝147K。7．假定編譯器將賦值語句“x＝x+3；”轉(zhuǎn)換為指令”addxaddt，3”，其中xaddt是x對應(yīng)的存儲單元地址，若執(zhí)行該指令的計算機采用頁式虛擬存儲管理方式，并配有相應(yīng)的TLB，且Cache使用直寫（WriteThrough）方式，則完成該指令功能需要訪問主存的次數(shù)至少是（ ）。[2015年聯(lián)考真題]A．0B．1C．2D．3【答案】C查看答案【解析】采用頁式虛擬存儲管理方式時，若頁表全部放在內(nèi)存中，則存取一個數(shù)據(jù)最少要訪問兩次內(nèi)存：第一次是訪問頁表，得到所存取的數(shù)據(jù)或指令的物理地址；第二次根據(jù)該地址存取數(shù)據(jù)或指令。在配有TLB的頁式虛擬管理方式中，如果給出的地址在TLB中，則直接根據(jù)該地址取數(shù)據(jù)或指令，僅需要一次訪問內(nèi)存。Cache使用直寫方式時，計算完需要將數(shù)據(jù)寫回到內(nèi)存中，因此完成整個指令功能至少需要訪問主存2次。8．[A×B]補=（ ）。[北方名?？佳姓骖}]A．[A]補×[B]補B．[A]補×[B]補-[A]補×2nC．[A]補×BD．[A]補×B-[A]補×2n【答案】C查看答案【解析】（1）當(dāng)被乘數(shù)x的符號任意，以補碼表示，乘數(shù)y為正。設(shè)：因為：所以，因為：（y1y2…yn）是大于0的正整數(shù)。根據(jù)模運算的性質(zhì)有：2（y1y2…yn）=2（mod2）所以：（2）當(dāng)被乘數(shù)x符號任意，乘數(shù)y為負，都以補碼表示。（3）被乘數(shù)X與乘數(shù)Y的符號任意，以補碼表示。只要將式①與式②綜合起來便得到補碼乘法的統(tǒng)一算式如下：9．下列存儲器中，在工作期間需要周期性刷新的是（ ）。[2015年聯(lián)考真題]A．SRAMB．SDRAMC．ROMD．FLASH【答案】B查看答案【解析】動態(tài)隨機存儲器（DRAM）是利用存儲元電路中柵極電容上的電荷來存儲信息的，電容上的電荷一般只能維持1～2ms，因此即使電源不掉電，信息也會自動消失。為此，每隔一定時間必須刷新。10．某計算機使用4體交叉存儲器，假定在存儲器總線上出現(xiàn)的主存地址（十進制）序列為8005，8006，8007，8008，8001，8002，8003，8004，8000，則可能發(fā)生發(fā)生緩存沖突的地址對是（ ）。[2015年聯(lián)考真題]A．8004、8008B．8002、8007C．8001、8008D．8000、8004【答案】D查看答案【解析】交叉存儲器，又稱低位交叉編址，即低位地址為體號，高位地址為體內(nèi)地址。本題中，主存地址對應(yīng)的體號分別是：1，2，3，4，1，2，3，4，4。地址為8004和8000都是存取的四號儲存器，可能導(dǎo)致8004存儲還未完成而又存取8000地址，因此可能發(fā)生緩存沖突。11．為使虛擬存儲系統(tǒng)有效地發(fā)揮其預(yù)期的作用，所運行的程序應(yīng)具有的特性是（）。[西部名校考研真題]A．該程序不應(yīng)含有過多的I／O操作B．該程序的大小不應(yīng)超過實際的內(nèi)存容量C．該程序應(yīng)具有較好的局部性D．該程序的指令間相關(guān)不應(yīng)過多【答案】C查看答案【解析】Cache和虛存都是基于程序的局部性原理——程序訪問在時間、空間和順序上都有一定的范圍。12．下列有關(guān)總線定時的敘述中，錯誤的是（ ）。[2015年聯(lián)考真題]A．異步通信方式中，全互鎖協(xié)議最慢B．異步通信方式中，非互鎖協(xié)議的可靠性最差C．同步通信方式中，同步時鐘信號可由多設(shè)備提供D．半同步通信方式中，握手信號的采樣由同步時鐘控制【答案】C查看答案【解析】A項正確，異步通信方式中，全互鎖協(xié)議最慢，主從模塊都需要等待確認后才能撤銷其信號；B項正確，異步通信方式中，非互鎖協(xié)議沒有相互確認機制，因此可靠性最差；C項錯誤，同步通信要遵循統(tǒng)一的時鐘信號，不能由多設(shè)備提供；D項正確，半同步通信方式中，握手信號的采樣由同步時鐘控制。13．某一SRAM芯片，其容量為1024×8位，除電源和接地端外，該芯片引腳的最小數(shù)目為（）。[東部名校經(jīng)典試題）]A．20B．22C．25D．30【答案】A查看答案【解析】芯片容量為1024×8位：1024說明芯片容量為1024，故地址線為10根才能譯碼出1024個單元1024B=210B；8位說明數(shù)據(jù)線是8位，再加上片選端和讀寫控制線（因這里為RAM），所以要讀寫控制。故引腳最小引腳數(shù)為：10+8+1+1=20，選A項。14．若磁盤轉(zhuǎn)速為7200轉(zhuǎn)/分，平均尋道時間為8ms，每個磁道包含1000個扇區(qū)，則訪問一個扇區(qū)的平均存取時間大約是（）。[2015年聯(lián)考真題]A．8.1msB．12.2msC．16.3msD．20.5ms【答案】B查看答案【解析】磁盤的平均尋址時間包括平均尋道時間和平均等待時間。平均尋道時間為8ms，平均等待時間與磁盤轉(zhuǎn)速有關(guān)，為[60s/7200]*0.5≈4.165ms。磁盤的存取一個扇區(qū)的時間為60s/（7200*1000）≈0.0083ms。因此總的時間為：8+4.165+0.0083＝12.1733ms。15．采用虛擬存儲器的主要目的是（）。A．提高主存的存取速度B．?dāng)U大主存的存儲空間，并能進行自動管理和調(diào)度C．提高外存的存取速度D．?dāng)U大外存的存儲空間【答案】B查看答案【解析】虛存主要是擴大主存的存儲空間，并提供相應(yīng)的調(diào)度管理機制。虛擬存儲器是一個虛擬的空間，主機不可直接訪問，本題應(yīng)選擇B項。16．在采用中斷I/O方式控制打印輸出的情況下，CPU和打印控制接口中的I/O端口之間交換的信息不可能是（ ）。[2015年聯(lián)考真題]A．打印字符B．主存地址C．設(shè)備狀態(tài)D．控制命令【答案】B查看答案【解析】I/O接口的功能包括：①選址功能；②傳送命令功能；③傳送數(shù)據(jù)功能；④反映I/O設(shè)備工作狀態(tài)功能。A項為數(shù)據(jù)，C項為設(shè)備狀態(tài)，D項為命令。B項，主存地址在中斷方式控制下是不需要的，因此，它不可能是CPU和打印控制接口中的I/O端口之間交換的信息。17．內(nèi)部異常（內(nèi)中斷）可分為故障（fault）、陷阱（trap）和終止（abort）三類。下列有關(guān)內(nèi)部異常的敘述中，錯誤的（ ）。[2015年聯(lián)考真題]A．內(nèi)部異常的產(chǎn)生與當(dāng)前執(zhí)行指令相關(guān)B．內(nèi)部異常的檢測由CPU內(nèi)部邏輯實現(xiàn)C．內(nèi)部異常的響應(yīng)發(fā)生在指令執(zhí)行過程中D．內(nèi)部異常處理后返回到發(fā)生異常的指令繼續(xù)執(zhí)行【答案】D查看答案【解析】內(nèi)中斷分為：①由軟中斷指令啟動的中斷；②在一定條件下由CPU自身啟動的中斷。D項錯誤，如突然掉電引發(fā)的內(nèi)中斷經(jīng)處理后不會繼續(xù)執(zhí)行。18．某計算機字長32位，其存儲容量為8MB，若按字編址，它的尋址范圍是（ ）。A．0～2MB．0～8MBC．0～8MD．0～2MB【答案】A查看答案【解析】存儲容量8M×8bit，字長32位，所以按字長編碼，地址范圍應(yīng)該為：（8M×8）／32=2M；如果按照字節(jié)編碼，則地址范圍為：（8M×8）／8=8M；如果按照半字編碼，半字就是16位，則地址范圍為：（8M×8）／16=4M字。19．程序P在機器M上的執(zhí)行時間是20秒，編譯優(yōu)化后，P執(zhí)行的指令數(shù)減少到原來的70%，而CPI增加到原來的1.2倍，則P在M上的執(zhí)行時間是（）。[2014年聯(lián)考真題]A．8.4秒 B．11.7秒 C．14秒 D．16.8秒【答案】D查看答案【解析】20*0.7*1.2＝16.820．若x＝103,y＝-25,則下列表達式采用8位定點補碼運算實現(xiàn)時，會發(fā)生溢出的是（ ）。[2014年聯(lián)考真題]A．x+yB．-x+yC．x-yD．-x-y【答案】C查看答案【解析】8位定點補碼能表示的數(shù)的范圍為：-128～127A結(jié)果為78，B結(jié)果為-128，D結(jié)果為-78都在此范圍內(nèi)，只有C結(jié)果128超過了8位定點補碼能表示的數(shù)的范圍，會發(fā)生溢出21．在下列因素中與Cache的命中率無關(guān)的是（ ）。 A．主存的存取時間B．Cache的組織方式C．Cache的大小 D．Cache的容量【答案】A 查看答案【解析】Cache的命中率反映的是當(dāng)前的讀操作是否在Cache中的問題，與Cache塊的大小、組織方式、容量等有關(guān)，而與主存的存取時間無關(guān)。22.float型整數(shù)據(jù)常用IEEE754單精度浮點格式表示，假設(shè)兩個float型變量x和y分別在32為寄存器f1和f2中，若（f1）＝CC900000H,（f2）＝B0C00000H,則x和y之間的關(guān)系為：（）。[2014年聯(lián)考真題]A．x<y且符號相同B．x<y且符號不同C．x>y且符號相同D．x>y且符號不同【答案】A查看答案【解析】兩個數(shù)對應(yīng)的IEEE754的標準形式為；將IEEE754單精度形式的二進制轉(zhuǎn)化為浮點數(shù)公式為V＝（-1）^s*2^（E-Bias）*M由于f1，f2的符號位都是1，所以f1，f2符號相同，而階碼上f1>f2，所以f1>f2，所以f1的絕對值比f2大，而他們都是負數(shù)，所以f1<f2，所以選A23．某容量為256M的存儲器，由若干4M*8位的DRAM芯片構(gòu)成，該DRAM芯片的地址引腳和數(shù)據(jù)引腳總數(shù)是：（ ）。[2014年聯(lián)考真題]A．19B．22C．30 D．36【答案】A查看答案【解析】DRAM地址線復(fù)用，4M為2的22次方，因此除2為11根，數(shù)據(jù)線8根。因此地址引腳和數(shù)據(jù)引腳總數(shù)為19根24．下列Cache替換算法中，速度最快的是（ ），命中率最高的是（）。A．隨機替換算法；近期最少使用（LRU）算法B．最不經(jīng)常使用（LFU）算法；近期最少使用（LRU）算法 C．近期最少使用（LRU）算法；FIFOD．FIFO；最不經(jīng)常使用（LFU）算法【答案】A查看答案【解析】速度最快的自然是隨機替換，它不需要復(fù)雜的計算。由隨機數(shù)發(fā)生器產(chǎn)生一個隨機數(shù)，該數(shù)即為替換的塊。LRU最能夠反映程序的局部性原理，而Cache正是基于該原理，所以命中率最高。25．采用指令Cache與數(shù)據(jù)Cache分離的主要目的是（）。[2014年聯(lián)考真題]A．減低Cache的缺失損失 B．提高Cache的命中率C．減低CPU平均訪問時間D．減少指令流水線資源沖突【答案】D查看答案【解析】指令流水線不會斷流，預(yù)取過來的都是指令26．某計算機有16個通用寄存器，采用32位定長指令字操作碼字段（含尋址方式位）為8位，Store指令的源操作數(shù)和目的操作數(shù)分別采用寄存器直接尋址和基址尋址方式，若基址寄存器可使用任一通用寄存器，且偏移量用補碼表示，則Store指令中偏移量的取值范圍是（）。[2014年聯(lián)考真題]A．-32768～+32767 B．-32767～+32768 C．-65536～+65535 D．-65535～+65536【答案】A查看答案【解析】寄存器個數(shù)16＝24，偏移量有32-8-4-4＝16位指令編址方式如下所示：16位補碼取值范圍為-32768～+32767，所以偏移量取值范圍為-32768～+3276727．在下列體系結(jié)構(gòu)中，最適合多個任務(wù)并行執(zhí)行的體系結(jié)構(gòu)是（）。[西部名?？佳姓骖}]A．流水線向量機結(jié)構(gòu)B．堆棧處理機結(jié)構(gòu)C．共享存儲多處理機結(jié)構(gòu)D．分布存儲多計算機結(jié)構(gòu)【答案】D查看答案【解析】最適合多個任務(wù)并行執(zhí)行的體系結(jié)構(gòu)應(yīng)該是MIMD的結(jié)構(gòu)，并且每個處理單元最好有自己的存儲器，故選D項。28．某計算機采用微程序控制器，共有32條指令，公共的取指令微程序包含2條微程序，各指令對應(yīng)的微程序平均由4條微指令組成，采用斷定法（下址字段法）確定下條微指令的地址，則微指令中下址字段的位數(shù)至少是：（）。[2014年聯(lián)考真題]A．5 B．6 C．8 D．9【答案】C查看答案【解析】32*4+2＝130，27＝128<130<28＝256，所以至少需要8位才能表示完130個地址。29．某同步總線采用數(shù)據(jù)線和地址線復(fù)用方式。其中地址數(shù)據(jù)線有8根，總線時鐘頻率為66MHZ，每個時鐘同期傳送兩次數(shù)據(jù)。（上升沿和下降沿各傳送一次數(shù)據(jù)）該總線的最大數(shù)據(jù)傳輸率是（總線帶寬）：（）。[2014年聯(lián)考真題]A．132MB/SB．264MB/SC．528MB/SD．1056MB/S【答案】C查看答案【解析】總線帶寬＝總線工作頻率×（總線寬度/8），由于地址線與數(shù)據(jù)線復(fù)用，所以在兩次數(shù)據(jù)傳輸過程中總線上數(shù)據(jù)一共傳輸了8次，那么總線帶寬為66*8＝528，所以選C30．CPU中決定指令執(zhí)行順序的是（ ）。[北方名?？佳姓骖}]A．標志寄存器B．指令寄存器C．程序計數(shù)器D．?dāng)?shù)據(jù)緩沖器【答案】C查看答案【解析】CPU中6類寄存器的基本作用，PC決定指令執(zhí)行順序。31．一次總線事物中，主設(shè)備只需給出一個首地址，從設(shè)備就能從首地址開始的若干連續(xù)單元格讀出或?qū)懭氲膫€數(shù)，這種總線事務(wù)方式稱為（）。[2014年聯(lián)考真題]A．并行傳輸B．串行傳輸C．突發(fā)D．同步【答案】C查看答案【解析】突發(fā)數(shù)據(jù)傳輸方式：在一個總線周期內(nèi)傳輸存儲地址連續(xù)的多個數(shù)據(jù)字的總線傳輸方式32．下列有關(guān)I/O接口的敘述中錯誤的是：（）。[2014年聯(lián)考真題]A．狀態(tài)端口和控制端口可以合用同一寄存器B．I/O接口中CPU可訪問寄存器，稱為I/O端口 C．采用獨立編址方式時，I/O端口地址和主存地址可能相同D．采用統(tǒng)一編址方式時，CPU不能用訪存指令訪問I/O端口【答案】D查看答案【解析】采用統(tǒng)一編碼方式，存儲器和I/O端口共用統(tǒng)一的地址空間，不需要專用的I/O指令，任何對存儲器數(shù)據(jù)進行操作的指令都可用于I/O端口的數(shù)據(jù)操作。所以D錯誤33．微指令執(zhí)行的順序控制問題，實際上是如何確定下一條微指令的地址問題，通常用的一種方法是斷定方式，其基本思想是（）。[東部名校經(jīng)典試題]A．用程序計數(shù)器（PC）來產(chǎn)生后繼微指令地址B．用微程序計數(shù)器（MPC）來產(chǎn)生后繼微指令地址C．通過微指令順序控制字段由設(shè)計者指定或者由設(shè)計者指定的判斷別字段控制產(chǎn)生后繼微指令地址D．通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址【答案】D查看答案【解析】下址字段法就是斷定方法，它不采用μPC（或者叫MPC），微指令地址由微地址寄存器（μAR）提供。在微指令格式中設(shè)置一個下址字段，用以指明下一條要執(zhí)行的微指令地址。當(dāng)一條微指令被取出時，下一條微指令的地址（在下址字段中）送μAR。它相當(dāng)于每條微指令都具有轉(zhuǎn)移微指令的功能。采用這種方法就不必設(shè)置專門的轉(zhuǎn)移微指令，但增加了微指令字的長度。34．某設(shè)備中斷請求的響應(yīng)和處理時間為100ns，每400ns發(fā)出一次中斷請求，中斷響應(yīng)所容許的最長延遲時間為50ns，則在該設(shè)備持續(xù)工作過程中CPU用于該設(shè)備的I/O時間占整個CPU時間百分比至少是（）。[2014年聯(lián)考真題]A．12.5% B．25%C．37.5%D．50%【答案】B查看答案【解析】每400ns響應(yīng)一次中斷并且用100ns進行處理，所以該設(shè)備的I/O時間占用CPU時間百分比為100/400＝25%,中斷響應(yīng)容許的延遲時間對此沒有影響，屬于干擾條件。35．某計算機主頻為1.2GHz,其指令分為4類，它們在基準程序中所占比例及CPI如下表所示。該機的MIPS數(shù)是（ ）。[2013年聯(lián)考真題]A．100B．200C．400D．600【答案】C【解析】基準程序的CPI＝2*0.5+3*0.2+4*0.1+5*0.2＝3。計算機的主頻為1.2GHz,為1200MHz，該機器的MIPS為1200/3＝400。 36．設(shè)相對尋址的轉(zhuǎn)移指令占兩個字節(jié)，第一字節(jié)是操作碼，第二字節(jié)是相對位移量（用補碼表示）。每當(dāng)CPU從存儲器取出第一個字節(jié)時，即自動完成（PC）+1-PC。設(shè)當(dāng)前PC的內(nèi)容為2003H，要求轉(zhuǎn)移到200AH地址，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)：勾（）。若PC的內(nèi)容為2008H，要求轉(zhuǎn)移到2001H地址，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容鷹為（ ）。［北方名?？佳姓骖}］A．06H；F7HB．05H；F7HC．07H；F8H D．05H；F9H【答案】A查看答案【解析】（PC）+1的“1”指的是“指令字長的字節(jié)數(shù)”。題中的PC只加一個字節(jié)，200AH=（2003H+2H）+05H。2001H-（2008H+2H）=-09H-9的補碼正好F7H。37．某數(shù)采用IEEE754單精度浮點數(shù)格式表示為C6400000H，則該數(shù)的值是（ ）。[2013年聯(lián)考真題]A．-1.5×213B．-1.5×212C．-0.5x×213D．-0.5×212【答案】A【解析】IEEE754單精度浮點數(shù)格式為C6400000H表示為二進制格式為110001100100 00000000000000000000，轉(zhuǎn)換為標準的格式為：因此，浮點數(shù)的值為-1.5*213。 38．某字長為8位的計算機中，已知整型變量x、y的機器數(shù)分別為[x]補＝11110100，[y]補＝10110000。若整型變量z＝2*x+y/2，則z的機器數(shù)為（ ）。[2013年聯(lián)考真題]A．11000000B．00100100C．10101010D．溢出【答案】A【解析】將x左移一位,y右移一位,兩個數(shù)的補碼相加的機器數(shù)為11000000,故答案選擇A。 39．在指令格式中，采用擴展操作碼設(shè)計方案的目的是（）。[東部名?？佳姓骖}]A．減少指令字長度B．增加指令字長度C．保持指令字長度不變而增加指令操作的數(shù)量D．保持指令字長度不變而增加尋址空間【答案】C查看答案【解析】擴展操作碼是一種指令優(yōu)化的技術(shù)，可以在長度不變的情況下增加指令字所能表示的操作信息，應(yīng)選C項。40．用海明碼對長度為8位的數(shù)據(jù)進行檢/糾錯時，若能糾正一位錯，則校驗位數(shù)至少為（）[2013年聯(lián)考真題]A．2B．3C．4D．5【答案】C【解析】設(shè)校驗位的位數(shù)為k，數(shù)據(jù)位的位數(shù)為n，根據(jù)海明碼編碼k和n應(yīng)滿足下述關(guān)系。。n＝8,當(dāng)k＝4時，，符合要求，校驗位至少是4位，故答案為C。 41．某計算機主存地址空間大小為256MB，按字節(jié)編址。虛擬地空間大小為4GB，采用頁式存儲管理，頁面大小為4KB，TLB（快表）采用全相聯(lián)映射，有4個頁表項，內(nèi)容如下表所示。則對虛擬地址03FFF180H進行虛實地址變換的結(jié)果是（ ）。[2013年聯(lián)考真題]A．0153180HB．0035180HC．TLB缺失D．缺頁【答案】A【解析】虛擬地址為03FFF180H，其中頁號為03FFFH，頁內(nèi)地址為180H，根據(jù)題目中給出的頁表項可知頁標記為03FFFH所對應(yīng)的頁框號為0153H，頁框號與頁內(nèi)地址之和即為物理地址0153180H。 42．在指令格式中采用擴展操作碼的設(shè)計方案是為了（）。[東部名?？佳姓骖}]A．減少指令字長度B．增加指令字長度C．保持指令字長度不變，增加指令條數(shù)D．保持指令字長度不變，而增加尋址空間【答案】C查看答案【解析】擴展錯做碼可以在保持指令長度不變而增加指令字所能表示的操作信息，但尋址空間沒有增加。43．假設(shè)變址寄存器R的內(nèi)容為1000H，指令中的形式地址為2000H；地址1000H中的內(nèi)容為2000H，地址2000H中的內(nèi)容為3000H，地址3000H中的內(nèi)容為4000H，則變址尋方式下訪問到的操作數(shù)是（）。[2013年聯(lián)考真題]A．1000HB．2000HC．3000HD．4000H【答案】D【解析】根據(jù)變址尋址的EA＝（IX）+A，變址寄存器的內(nèi)容與形式地址的內(nèi)容相加之后得到操作數(shù)的實際地址，由題可知EA＝1000H+2000H＝3000H，根據(jù)實際地址訪問內(nèi)存,獲取操作數(shù)4000H。44．某CPU主頻為1.03GHz，采用4級指令流水線，每個段的執(zhí)行需要1個時鐘周期。假定CPU執(zhí)行了100條指令，在其執(zhí)行過程中沒有發(fā)生任何流水線阻塞，此時流水線的吞吐率為（）。[2013年聯(lián)考真題]A．0.25×109條指令/秒B．0.97×109條指令/秒C．1.0×109條指令/秒D．1.03×109條指令/秒【答案】C【解析】采用4級流水線執(zhí)行100條指令，在執(zhí)行過程中共用4+（100-1）＝103個時鐘周期。CPU的主頻是1.03GHz，也就是說每秒鐘有1.03G個時鐘周期。流水線的吞吐率為1.03G*100/103＝1.0*109條指令/秒，故答案為C。 45．某計算機系統(tǒng)主存地址m位，機器字長n位，m>n。若指令系統(tǒng)采用定長格式指令，則（ ）尋址方式執(zhí)行速度最快，（）尋址方式執(zhí)行速度最慢。若采用變長格式指令，則（）尋址方式執(zhí)行速度最快，（）尋址方式執(zhí)行速度最慢，（ ）尋址方式指令長度最長，（）尋址方式指令長度最短。[北方名?？佳姓骖}]A．立即；存儲器問接；直接；存儲器問接；直接；寄存器直接B．寄存器直接；存儲器間接；立即；存儲器問接；直接；寄存器直接C．寄存器直接；存儲器間接；立即；存儲器問接；直接；寄存器間接D．寄存器直接；存儲器直接；立即；存儲器間接；直接；寄存器直接【答案】B查看答案【解析】若指令系統(tǒng)采用定長格式指令，則：①寄存器直接尋址方式執(zhí)行速度最快；②存儲器間接尋址方式執(zhí)行速度最慢；③直接尋址方式地址碼部分最長；④寄存器直接尋址方式地址碼部分最短。主要考慮操作數(shù)尋址的特點，操作數(shù)的物理位置，對操作指令的執(zhí)行時間影響很大。 46．下列選項中，用于設(shè)備和控制器（I/O接口）之間互連的接口標準是（ ）。[2013年聯(lián)考真題]A．PCIB．USBC．AGPD．PCI-Express【答案】B【解析】設(shè)備和設(shè)備控制器之間的接口是USB接口，其余選項不符合，故答案為B。 47．下列選項中，用于提高RAID可靠性的措施有（）。[2013年聯(lián)考真題]I．磁盤鏡像II．條帶化III．奇偶校驗IV．增加Cache機制A．僅I、IIB．僅I、IIIC．僅I、III和IVD．僅II、III和IV【答案】B【解析】能夠提高RAID可靠性的措施主要是對磁盤進行鏡像處理和進行奇偶校驗。其余選項不符合條件。 48．描述PCI總線中基本概念不正確的句子是（ ）。A．PCI總線是一個與處理器無關(guān)的高速外圍總線B．PCI總線的基本傳輸機制是猝發(fā)式傳送C．PCI設(shè)備不一定是主設(shè)備D．系統(tǒng)中允許只有一條PCI總線【答案】D查看答案【解析】PCI高速與處理器無關(guān)，采用猝發(fā)方式、集中仲裁，可以是主設(shè)備可以是從設(shè)備、系統(tǒng)中可以有多條PCI總線。所以選D項。 49．某磁盤的轉(zhuǎn)速為10,000轉(zhuǎn)/分，平均尋道時間是6ms，磁盤傳輸速率是20MB/s，磁盤控制器延遲為0.2ms，讀取一個4KB的扇區(qū)所需平均時間約為（）。[2013年聯(lián)考真題]A．9msB．9.4msC．12msD．12.4ms【答案】B【解析】磁盤轉(zhuǎn)速是10000轉(zhuǎn)/分鐘，平均轉(zhuǎn)一轉(zhuǎn)的時間是6ms，因此平均查詢扇區(qū)的時間是3ms，平均尋道時間是6ms，讀取4KB扇區(qū)信息的時間為0.2ms，信息延遲的時間為0.2ms，總時間為3+6+0.2+0.2＝9.4ms。 50．下列關(guān)于中斷I/O方式和DMA方式比較的敘述中，錯誤的是（ ）。[2013年聯(lián)考真題]A．中斷I/O方式請求的是方式請求的是CPU處理時間，DMA方式請求的是總線使用權(quán)B．中斷響應(yīng)發(fā)生在一條指令執(zhí)行結(jié)束后，中斷響應(yīng)發(fā)生在一條指令執(zhí)行結(jié)束后，DMA響應(yīng)發(fā)生在一個總線事務(wù)完成后C．中斷I/O方式下數(shù)據(jù)傳送通過軟件完成，方式下數(shù)據(jù)傳送通過軟件完成，DMA方式下數(shù)據(jù)傳送由硬件完成D．中斷I/O方式適用于所有外部設(shè)備，方式適用于所有外部設(shè)備，DMA方式僅適用于快速外部設(shè)備【答案】D【解析】中斷處理方式:在I/O設(shè)備輸入每個數(shù)據(jù)的過程中，由于無需CPU干預(yù)，因而可使CPU與I/O設(shè)備并行工作。僅當(dāng)輸完一個數(shù)據(jù)時，才需CPU花費極短的時間去做些中斷處理。因此中斷申請使用的是CPU處理時間，發(fā)生的時間是在一條指令執(zhí)行結(jié)束之后，數(shù)據(jù)是在軟件的控制下完成傳送。而DMA方式與之不同。DMA方式：數(shù)據(jù)傳輸?shù)幕締挝皇菙?shù)據(jù)塊，即在CPU與I/O設(shè)備之間，每次傳送至少一個數(shù)據(jù)塊,DMA方式每次申請的是總線的使用權(quán)，所傳送的數(shù)據(jù)是從設(shè)備直接送入內(nèi)存的或者相反；僅在傳送一個或多個數(shù)據(jù)塊的開始和結(jié)束時，才需CPU干預(yù)，整塊數(shù)據(jù)的傳送是在控制器的控制下完成的。答案D的說法不正確。51．假定基準程序A在某計算機上的運行時間為l00秒，其中90秒為CPU時間，其余為I/O時間。若CPU速度提高50％，I/O速度不變，則運行基準程序A所耗費的時間是（）。[2012年聯(lián)考真題]A．55秒B．60秒C．65秒D．70秒【答案】D查看答案【解析】CPU速度提高50％，即CPU性能提高比為l.5，改進之后的CPU運行時間＝90÷1.5＝60秒。I/O速度不變，仍維持l0秒，所以運行基準程序A所耗費的時間為70秒。52．CPU程序與通道程序可以并行執(zhí)行，并通過（ ）實現(xiàn)彼此之間的通訊和同步。［東部名?？佳姓骖}］A．I／O指令B．I／O中斷C．I／O指令和I／O中斷D．操作員【答案】C查看答案【解析】通道的基本功能是執(zhí)行通道指令，通過有限的I／O指令啟動外圍設(shè)備，向CPU報告中斷。所以選C項。53．假定編譯器規(guī)定int和short類型長度分別為32位和16位，執(zhí)行下列C語言語句：unsignedshortX＝65530；unsignedinty＝X：得到y(tǒng)的機器數(shù)為（）。[2012年聯(lián)考真題]A．00007FFAHB．0000FFFAHC．FFFF7FFAHD．FFFFFFFAH【答案】B查看答案【解析】X和y均為無符號數(shù)，其中X為16位，y為32位，將16位無符號數(shù)轉(zhuǎn)化成32位無符號數(shù)，前面要補零。因為X＝65530＝FFFAH，所以y＝0000FFFAH。54.float類型（即IEEE754單精度浮點數(shù)格式）能表示的最大正整數(shù)是（）。[2012年聯(lián)考真題]A．2126-2103B．2127-2104C．2127-2103D．2128-2104【答案】D查看答案【解析】IEEE754單精度浮點數(shù)尾數(shù)采用隱藏位策略的原碼表示，且階碼用移碼表示的浮點數(shù)。規(guī)格化的短浮點數(shù)的真值為：（-1）S×1.f×2（E-127）,S為符號位，E的取值為1～254，f為23位；故float類型能表示的最大整數(shù)是1.111^1×2（254-127）＝2127×（2-2-23）＝2128-2104。55.DMA控制器含兩種類型，一類是（），另一類是（）。[南方名?？佳姓骖}]【答案】選擇型DMA；多路型DMA查看答案【解析】DMA控制器按照組成結(jié)構(gòu)分，可分為多路型和選擇型。選擇型物理上可以連接多個設(shè)備，而邏輯上只能連一個設(shè)備，以數(shù)據(jù)塊為傳送單位，適合于高速；多路型物理和邏輯上都可以連多個設(shè)備，以字節(jié)為傳送單位，適合慢速設(shè)備。56．某計算機存儲器按字節(jié)編址，采用小端方式存放數(shù)據(jù)。假定編譯器規(guī)定int和short型長度分別為32位和16位，并且數(shù)據(jù)按邊界對齊存儲。某C語言程序段如下：若record變量的首地址為0xC008，則地址0xC008中內(nèi)容及record.c的地址分別為（）。[2012年聯(lián)考真題]A．0x00、0xC00DB．0x00、0xCOOEC．0x11、0xC00DD．0x11、0xC00E【答案】D查看答案【解析】32位整數(shù)a需要占4個字節(jié)，l6位整數(shù)c需要占2個字節(jié)，而字符數(shù)據(jù)b占一個字節(jié)。a＝273,轉(zhuǎn)換成十六進制是111H，采用小端方式存放數(shù)據(jù)，地址0xC008中的內(nèi)容為11H。由于數(shù)據(jù)按邊界對齊存儲，地址0xC008～OxCOOB中存放a，地址0xC00C中存放b，地址0xC00D中空閑，地址0xC00E～0xC00F中存放c。57．下列關(guān)于閃存（FlashMemory）的敘述中，錯誤的是（ ）。[2012年聯(lián)考真題]A．信息可讀可寫，并且讀、寫速度一樣快B．存儲元由MOS管組成，是一種半導(dǎo)體存儲器C．掉電后信息不丟失，是一種非易失性存儲器D．采用隨機訪問方式，可替代計算機外部存儲器【答案】A查看答案【解析】考查閃存的特性，閃存是EEPROM的進一步發(fā)展，可讀可寫，用MOS管的浮柵上有無電荷來存儲信息，它依然是ROM的一種，故寫速度比讀速度要慢不少。閃存是一種非易失性存儲器，它采用隨機訪問方式，現(xiàn)在常見的SSD固態(tài)硬盤就是由flash芯片組成的，故答案為A。58．已知某機采用微程序控制方式，其控制存儲器的容量為512×48位。微程序可在整個控制存儲器中實現(xiàn)轉(zhuǎn)移，可控制微程序轉(zhuǎn)移的條件共有4個（直接控制），微程序采用水平型格式，如圖6-15所示。則微指令中的3個字段分別應(yīng)為（）位。A．微命令字段35位，判別測試字段為2位。下地址字段為11位B．微命令字段33位，判別測試字段為6位。下地址字段為9位C．微命令字段33位，判別測試字段為4位。下地址字段為11位D．微命令字段35位，判別測試字段為4位。下地址字段為9位?！敬鸢浮緿查看答案【解析】因為控制微程序轉(zhuǎn)移的條件采用直接控制，即每一位對應(yīng)一個轉(zhuǎn)移條件，故判別測試字段為4位。因為控存容量為512個單元，所以下地址字段為9位。微命令字段則是（48-4-9）=35位。59．假設(shè)某計算機按字編址，Cache有4個行，Cache和主存之間交換的塊大小為l個字。若Cache的內(nèi)容初始為空，采用2路組相聯(lián)映射方式和LRU替換算法，當(dāng)訪問的主存地址依次為0，4，8，2，0，6，8，6，4，8時，命中Cache的次數(shù)是（ ）。[2012年聯(lián)考真題]A．1B．2C．3D．4【答案】C查看答案【解析】Cache有4個行，2路組相聯(lián)，即Cache被分成2組，每組2行。主存地址為0～1、4～5、8～9可映射到第0組Cache中，主存地址為2～3、6～7可映射到第1組Cache中。Cache初始為空，采用LRU替換算法，當(dāng)訪問主存的10個地址依次為0，4，8，2，0，6，8，6，4，8時，命中Cache的次數(shù)共有3次，分別發(fā)生在第7、8和10步時。60．某計算機的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接編碼法，共有33個微命令，構(gòu)成5個互斥類，分別包含7、3、12、5和6個微命令，則操作控制字段至少有（）。[2012年聯(lián)考真題]A．5位B．6位C．15位D．33位【答案】C查看答案【解析】33個微命令分成5個互斥類（即5個字段），根據(jù)每個類中微命令的多少可以分別確定字段的長度為3、2、4、3、3位，又因為采用直接編碼方式，所以它們之和3+2+4+3+3＝15也就是操作控制字段的位數(shù)。61．下列說法正確的是（）A．微程序計數(shù)器（μPC）可以用微地址寄存器（μMAR）來代替B．機器的速度由主頻決定C．每條指令和每個微操作所需的執(zhí)行時間是相同的。D．程序計數(shù)器（PC）可以用存儲器地址寄存器（MAR）來代替【答案】A查看答案【解析】在微程序控制器中不可以用MAR來代替PC。因為控存中只有微指令，為了降低成本，可以用具有計數(shù)功能的微地址寄存器（μMAR）來代替μPC。而主存中既有指令又有數(shù)據(jù)，它們都以二進制代碼形式出現(xiàn)，取指令和數(shù)據(jù)時地址的來源是不同的。取指令：（PC）→MAR取數(shù)據(jù)：地址形成部件→MAR所以，不能用MAR代替PC。62．某同步總線的時鐘頻率為l00MHz，寬度為32位，地址／數(shù)據(jù)線復(fù)用，每傳輸一個地址或數(shù)據(jù)占用一個時鐘周期。若該總線支持突發(fā)（猝發(fā)）傳輸方式，則一次“主存寫”總線事務(wù)傳輸l28位數(shù)據(jù)所需要的時間至少是（）。[2012年聯(lián)考真題]A．20nsB．40nsC．50nsD．80ns【答案】C查看答案【解析】總線的時鐘頻率為l00MHz，則時鐘周期為10ns。數(shù)據(jù)是128位，總線寬度是32位，所以需要4個時鐘周期，而傳輸?shù)刂愤€需要一個周期，所以傳輸一個128位的數(shù)據(jù)至少需要5個時鐘周期，所以至少需要10ns*5＝50ns。63．下列關(guān)于USB總線特性的描述中，錯誤的是（ ）。[2012年聯(lián)考真題]A．可實現(xiàn)外設(shè)的即插即用和熱插拔B．可通過級聯(lián)方式連接多臺外設(shè)C．是一種通信總線，可連接不同外設(shè)D．同時可傳輸2位數(shù)據(jù)，數(shù)據(jù)傳輸率高【答案】D查看答案【解析】USB總線即通用串行總線，它的特點有：（1）即插即用；（2）熱插拔；（3）有很強的鏈接能力能將所有外設(shè)鏈接起來，且不損失帶寬；（4）有很好的可擴展性；（5）高速傳輸，速度可達480Mbps。所有A，B，C都符合USB總線的特點。對于選項D,USB是串行總線，不能同時傳輸兩位數(shù)據(jù)，所以答案為D。64．下列關(guān)于RISC的敘述中，錯誤的是（ ）。A．RISC普遍采用微程序控制器B．RISC大多數(shù)指令在一個時鐘周期內(nèi)完成C．RISC的內(nèi)部通用寄存器數(shù)量相對CISC多D．RISC的指令數(shù)、尋址方式和指令格式種類相對CISC少【答案】A。查看答案【解析】BCD三項都是RISC的特點之一，所以它們都是正確的，只有A項是錯誤的，因為RISC的速度快，所以普遍采用硬布線控制器，而非微程序控制器。65．下列選項中，在I／O總線的數(shù)據(jù)線上傳輸?shù)男畔ǎǎ?。[2012年聯(lián)考真題]Ⅰ.I／O接口中的命令字Ⅱ．I／0接口中的狀態(tài)字Ⅲ．中斷類型號A．僅Ⅰ、ⅡB．僅Ⅰ、ⅢC．僅Ⅱ、ⅢD．Ⅰ、Ⅱ、Ⅲ【答案】D查看答案【解析】在I／O總線的數(shù)據(jù)線上傳輸?shù)男畔↖／O接口中的命令字、狀態(tài)字以及真正的數(shù)據(jù)，而中斷類型號也是通過數(shù)據(jù)線傳輸?shù)摹?6．響應(yīng)外部中斷的過程中，中斷隱指令完成的操作，除保護斷點外，還包括（）。[2012年聯(lián)考真題]Ⅰ．開關(guān)中斷Ⅱ．保存通用寄存器的內(nèi)容Ⅲ．形成中斷服務(wù)程序入口地址并送PCA．僅Ⅰ、ⅡB．僅Ⅰ、ⅢC．僅Ⅱ、ⅢD．Ⅰ、Ⅱ、Ⅲ【答案】B查看答案【解析】中斷隱指令完成的操作有3個：①保存斷點；②關(guān)中斷；③引出中斷服務(wù)程序（形成中斷服務(wù)程序入口地址并送PC）。而保存通用寄存器內(nèi)容的操作是由軟件來實現(xiàn)，不是由中斷隱指令實現(xiàn)的。67．相對于微程序控制器，硬布線控制器的特點是（）。A．指令執(zhí)行速度慢，指令功能的修改和擴展容易B．指令執(zhí)行速度慢，指令功能的修改和擴展難C．指令執(zhí)行速度快，指令功能的修改和擴展容易D．指令執(zhí)行速度快，指令功能的修改和擴展難【答案】D。查看答案【解析】在同樣的半導(dǎo)體工藝條件下，硬布線（組合邏輯）控制器的速度比微程序控制器的速度快。這是因為硬布線控制器的速度主要取決于邏輯電路的延遲，而微程序控制器增加了一級控制存儲器，執(zhí)行每條微指令都要從控存中讀取，影響了速度。68．下列選項中，描述浮點數(shù)操作速度指標的是（）。[2011年聯(lián)考真題]A．MIPSB．CPIC．IPCD．MFLOPS【答案】D查看答案【解析】MFLOPS（MillionFloating-pointOperationsperSecond）表示每秒執(zhí)行多少百萬次浮點運算，用來描述計算機的浮點運算速度，適用于衡量處理機的性能。MIPS（MillionInstructionsperSecond）表示每秒執(zhí)行多少百萬條指令。對于一個給定的程序，MIPS定義為這里所說的指令一般是指加、減運算這類短指令。CPI（CyclesperInstruction）就是每條指令執(zhí)行所用的時鐘周期數(shù)。由于不同指令的功能不同，造成指令執(zhí)行時間不同，也即指令執(zhí)行所用的時鐘數(shù)不同，所以CPI是一個平均值。IPC（InstructionsperCycle）每個時鐘周期執(zhí)行的指令數(shù)。69.float型數(shù)據(jù)通常用IEEE754單精度浮點數(shù)格式表示。若編譯器將float型變量x分配在一個32位浮點寄存器FRl中，且x＝-8.25，則FR1的內(nèi)容是（）。[2011年聯(lián)考真題]A．C1040000HB．C2420000HC．C1840000HD．C1C20000H【答案】A查看答案【解析】首先將十進制數(shù)轉(zhuǎn)換為二進制數(shù)-1000.01，接著把它寫成規(guī)格化形式-1.00001×23（按IEEE754標準），然后計算階碼的移碼＝偏置值+階碼真值＝127+3＝130，最后短浮點數(shù)代碼：數(shù)符位＝1，階碼＝10000010，尾數(shù)00001000000000000000000，寫成十六進制為C1040000H。D項是一個很容易被誤選的選項，其錯誤在于沒有考慮IEEE754標準中隱含最高位1的情況，偏置值是128。70．浮點數(shù)的階碼通常采用移碼的原因是（ ）。A．移碼的大小直觀反映了真值的大小B．便于比較浮點數(shù)的大小C．簡化機器中的判零電路D．以上都是【答案】D查看答案【解析】浮點數(shù)的階碼通常采用移碼的主要原因有兩個：（1）便于比較浮點數(shù)的大小。移碼的大小直觀反映了真值的大小，不必考慮符號問題，階碼大的，其對應(yīng)的真值就大；階碼小的，對應(yīng)的真值就小。（2）簡化機器中的判零電路。當(dāng)階碼全為0，尾數(shù)也全為0時，表示機器零。當(dāng)浮點數(shù)結(jié)果的階碼而尾數(shù)時，將這個數(shù)據(jù)當(dāng)作機器零處理。如果使用移碼表示階碼，則階碼的形式為00…00；如果使用補碼表示階碼，則階碼的形式為10…00。71．下列各類存儲器中，不采用隨機存取方式的是（）。[2011年聯(lián)考真題]A．EPROMB．CDR0MC．DRAMD．SRAM【答案】B查看答案【解析】隨機存取方式是指存儲器的任何一個存儲單元的內(nèi)容都可以存取，而且存取時間與存儲單元的物理位置無關(guān)。CDROM是只讀的光盤存儲器，采用串行存取方式而不是隨機存取方式。72．某計算機存儲器按字節(jié)編址，主存地址空間大小為64MB，現(xiàn)用4M×8位的RAM芯片組成32MB的主存儲器，則存儲器地址寄存器MAR的位數(shù)至少是（ ）。[2011年聯(lián)考真題]A．22位B．23位C．25位D．26位【答案】D查看答案【解析】雖然實際的主存儲器（RAM區(qū)）只有32MB，但不排除還有ROM區(qū)，考慮到存儲器擴展的需要，MAR應(yīng)保證能訪問到整個主存地址空間。因為主存的地址空間大小為64MB，所以MAR的位數(shù)至少需要26位。73．浮點數(shù)加、減運算一般包括對階、尾數(shù)運算、規(guī)格化、舍人和判溢出等步驟。設(shè)浮點數(shù)的階碼和尾數(shù)均采用補碼表示，且位數(shù)分別為5位和7位（均含2位符號位）。若有兩個數(shù)X=27×29/32，Y=25×5/8，則用浮點加法計算X+Y的最終結(jié)果是（）。A．001111100010 B．001110100010C．010000010001 D．發(fā)生溢出【答案】D。查看答案【解析】浮點數(shù)加、減運算一般包括對階、尾數(shù)運算、規(guī)格化、舍入和判溢出等步驟。第一步，對階：第一個數(shù)X=27×29/32，浮點數(shù)格式為001110011101，第二個個數(shù)Y=25×5/8，浮點數(shù)格式001010010100。對階原則是小階向大階看齊，MY右移兩位，Ey+2，浮點數(shù)格式為001110000101。第二步，尾數(shù)相加：Mz=Mx+MY=0100010，浮點數(shù)格式為001110100010。第三步，結(jié)果規(guī)格化：尾數(shù)需要進行一次右規(guī)，才能變成規(guī)格化數(shù)，Mz右移一位，Ez+1，浮點數(shù)格式為010000010001。第四步，判溢出：由于階碼符號位不同，所以發(fā)生溢出。此題很容易誤選為BC兩項。這是因為BC兩項本身并沒有計算錯誤，只是它們不是最終結(jié)果，B項少了第三和第四步，C項少了第四步。74．偏移尋址通過將某個寄存器內(nèi)容與一個形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式的是（）。[2011年聯(lián)考真題]A．間接尋址B．基址尋址C．相對尋址D．變址尋址【答案】A查看答案【解析】在四種不同的尋址方式中，間接尋址按指令的形式地址從主存中取出操作數(shù)的有效地址，然后再按此有效地址從主存中讀出操作數(shù)。其余三種尋址方式可以統(tǒng)稱為偏移尋址。75．某機器有一個標志寄存器，其中有進位／借位標志CF、零標志ZF、符號標志SF和溢出標志OF，條件轉(zhuǎn)移指令bgt（無符號整數(shù)比較大于時轉(zhuǎn)移）的轉(zhuǎn)移條件是（ ）。[2011年聯(lián)考真題]A．CF+OF＝0B．SF+ZF＝0C．CF+ZF＝0D．CF+SF＝0【答案】C查看答案【解析】判斷無符號整數(shù)A>B成立，滿足的條件是結(jié)果不等于0，即零標志ZF＝0，且不發(fā)生進位，即進位／借位標志CF＝0。所以正確選項為C。其余選項中用到了符號標志SF和溢出標志OF，顯然可以排除掉。76．一個C語言程序在一臺32位機器上運行。程序中定義了3個變量x、y和z，其中x和z為int型，y為short型。當(dāng)z=127，y=-9時，執(zhí)行賦值語句z=x+y后，x、y和z的值分別是（）。A．x=0000007FH，y=FFF9H，z=00000076HB．x=0000007FH，y=FFF9H，z=FFFF0076HC．z=O000007FH，y=FFF7H，z=FFFF0076HD．z=0000007FH，y=FFF7H，z=00000076H【答案】D。查看答案【解析】當(dāng)兩個不同長度的數(shù)據(jù)，要想通過算術(shù)運算得到正確的結(jié)果，必須將短字長數(shù)據(jù)轉(zhuǎn)換成長字長數(shù)據(jù)，這稱為“符號擴展”。x和z為int型，數(shù)據(jù)長32位，y為short型，數(shù)據(jù)長16位，均用補碼表示。因為x=127D=1111111B，y=-9D=-1001B，所以有x=0000007FH，y=FFF7H。執(zhí)行賦值語句z=x+y，y需要擴展符號位之后，再與x相加，z=x+y=0000007F+FFFFFFF7H=00000076H。77．下列給出的指令系統(tǒng)特點中，有利于實現(xiàn)指令流水線的是（）。[2011年聯(lián)考真題]Ⅰ．指令格式規(guī)整且長度一致Ⅱ．指令和數(shù)據(jù)按邊界對齊存放Ⅲ．只有Load／Store指令才能對操作數(shù)進行存儲訪問A．僅Ⅰ、ⅡB．僅Ⅱ、ⅢC．僅Ⅰ、ⅢD．Ⅰ、Ⅱ、Ⅲ【答案】D查看答案【解析】特點Ⅰ和Ⅲ都是RISC機的特征，而特點Ⅱ則有利于指令和數(shù)據(jù)的存放，所以以上三個特點都有利于實現(xiàn)指令流水線。78．假定不采用Cache和指令預(yù)取技術(shù)，且機器處于“開中斷”狀態(tài)，則在下列有關(guān)指令執(zhí)行的敘述中，錯誤的是（）。．[2011年聯(lián)考真題]A．每個指令周期中CPU都至少訪問內(nèi)存一次B．每個指令周期一定大于或等于一個CPU時鐘周期C．空操作指令的指令周期中任何寄存器的內(nèi)容都不會被改變D．當(dāng)前程序在每條指令執(zhí)行結(jié)束時都可能被外部中斷打斷【答案】C查看答案【解析】本題涉及的概念比較多。首先，如果不采用Cache和指令預(yù)取技術(shù)，每個指令周期中至少要訪問內(nèi)存一次，即從內(nèi)存中取指令。其次，指令有的簡單有的復(fù)雜，每個指令周期總大于或等于一個CPU時鐘周期。第三，即使是空操作指令，在指令周期中程序計數(shù)器PC的內(nèi)容也會改變（PC值加“1”），為取下一條指令做準備。第四，如果機器處于“開中斷”狀態(tài)，在每條指令執(zhí)行結(jié)束時都可能被新的更高級的中斷請求所打斷。所以應(yīng)選擇選項C。79．在系統(tǒng)總線的數(shù)據(jù)線上，不可能傳輸?shù)氖牵ǎ?。[2011年聯(lián)考真題]A．指令B．操作數(shù)C．握手（應(yīng)答）信號D．中斷類型號型號【答案】C查看答案【解析】握手（應(yīng)答）信號屬于通信聯(lián)絡(luò)控制信號應(yīng)該在通信總線上傳輸，不可能在數(shù)據(jù)總線上傳輸。而指令、操作數(shù)和中斷類型碼都可以在數(shù)據(jù)線上傳輸。80．若使用的存儲芯片為動態(tài)RAM，（設(shè)刷新周期為），推算16K×1位雙譯碼結(jié)構(gòu)存儲芯片的存儲體陣列的行列數(shù)和實際刷新時間（）。A．128、128、128µsB．14、14、128µsC．14、14、64µsD．128、128、64µs【答案】D查看答案【解析】16K×1位存儲芯片的存儲陣列是行數(shù)和列數(shù)分別為128的方陣。若使用的存儲芯片為動態(tài)RAM，則必須進行刷新，刷新是一行一行進行。所以該存儲器的實際刷新時間為64µs。81．某計算機有五級中斷L4～L0，中斷屏蔽字為M4M3M2M1M0，Mi＝1（0≤i≤4）表示對Li級中斷進行屏蔽。若中斷響應(yīng)優(yōu)先級從高到低的順序是L0→L1→L2→L3→L4，且要求中斷處理優(yōu)先級從高到低的順序為L3→L0→L2→L1→L3，則L1的中斷處理程序中設(shè)置的中斷屏蔽字是（）。[2011年聯(lián)考真題]A．11110B．01101C．00011D．01010【答案】D查看答案【解析】由于L2的中斷處理優(yōu)先級下降，屏蔽字中需要3個0，所以可以將AB兩項排除掉。L1需要對L4、L0、L2開放，所以相應(yīng)位應(yīng)該為“0”，即為01010。82．某計算機處理器主頻為50MHz，采用定時查詢方式控制設(shè)備A的I／O，查詢程序運行一次所用的時鐘周期數(shù)至少為500。在設(shè)備A工作期間，為保證數(shù)據(jù)不丟失，每秒需對其查詢至少200次，則CPU用于設(shè)備A的I／O的時間占整個CPU時間的百分比至少是（ ）。[2011年聯(lián)考真題]A．0.02％B．0.05％C．0.20％D．0.50％【答案】C查看答案【解析】對于設(shè)備A，每秒中查詢至少200次，每次查詢至少500個時鐘周期，總的時鐘周期數(shù)為100000，又因為處理器主頻為50MHz。所以CPU用于設(shè)備A的I／O的時間占整個CPU時間的百分比至少為100000/50＝0.20％。83．一臺8位微機的地址總線為16條，其RAM存儲器容量為32KB，首地址為4000H，且地址是連續(xù)的。問可用的最高地址是（）A．7FFFB．BFFF C．EFFFD．FFFF【答案】B查看答案【解析】若32KB的存儲地址起始單元為0000H，則可知32KB存儲空間共占用15條地址線，其范圍應(yīng)為0000～7FFFH，但現(xiàn)在的首地址為4000H，即首地址后移了，因此最高地址應(yīng)為4000H+7FFFH=BFFFH。84．下列選項中，能縮短程序執(zhí)行時間的措施是（）。[2010年聯(lián)考真題]Ⅰ．提高CPU時鐘頻率Ⅱ．優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)Ⅲ．對程序進行編譯優(yōu)化A．僅Ⅰ和ⅡB．僅Ⅰ和ⅢC．僅Ⅱ和ⅢD．Ⅰ、Ⅱ和Ⅲ【答案】D查看答案【解析】一般說來，CPU時鐘頻率（主頻）越高，CPU的速度就越快；優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)，可以有效提高計算機系統(tǒng)的吞吐量；編譯優(yōu)化可得到更優(yōu)的指令序列。所以Ⅰ、Ⅱ、Ⅲ都是有效措施。85．假定有4個整數(shù)用8位補碼分別表示為r1＝FEH，r2＝F2H，r3＝90H，r4＝F8H。若將運算結(jié)果存放在一個8位寄存器中，則下列運算會發(fā)生溢出的是（）。[2010年聯(lián)考真題]A．r1×r2B．r2×r3C．r1×r4D．r2×r4【答案】B查看答案【解析】用補碼表示時8位寄存器所能表示的整數(shù)范圍為-128～+127。現(xiàn)在4個整數(shù)都是負數(shù)，r1＝-2，r2＝-l4，r3＝-ll2，r4＝-8，在4個選項中，只有r2×r3＝1568，結(jié)果溢出，其余3個算式結(jié)果都未超過127，不發(fā)生溢出。86．假設(shè)某計算機的存儲系統(tǒng)由cache和主存組成。某程序執(zhí)行過程中訪存1000次，其中訪問cache缺失（未命中）50次，則cache的命中率是（ ）。 A．5％B．9．5％C．50％ D．95％ 【答案】D。查看答案【解析】cache的命中率H，程序訪存次數(shù)（包括訪問cache的次數(shù)和訪存主存的次數(shù)）為=1000次，其中訪問cache的次數(shù)N1為訪存次數(shù)減去失效次數(shù)（1000-50=950）。所以H87．假定變量i、f和d的數(shù)據(jù)類型分為int、float和double（int用補碼表示，float和double分別用IEEE754單精度和雙精度浮點數(shù)格式表示），已知i＝785，f＝1.5678e3，d＝1.5e100。若在32位機器中執(zhí)行下列關(guān)系表達式，則結(jié)果為“真”的是（）。[2010年聯(lián)考真題]（Ⅰ）i＝＝（int）（float）i（Ⅱ）f＝＝（float）（int）f（Ⅲ）f＝＝（float）（double）f（IV）（d+f）-d＝＝f A．僅Ⅰ和ⅡB．僅Ⅰ和ⅢC．僅Ⅱ和ⅢD．僅Ⅲ和Ⅳ【答案】B查看答案【解析】數(shù)據(jù)類型不同的數(shù)據(jù)在運算之前需要進行數(shù)據(jù)類型的轉(zhuǎn)換。Ⅱ中，f的數(shù)據(jù)類型從float轉(zhuǎn)換為int時，小數(shù)點后面4位會丟失，故Ⅱ的結(jié)果不為真；Ⅳ中，d+f時需要對階，對階后f的尾數(shù)有效位被舍去而變?yōu)?，故d+f仍然為d，再減去d后結(jié)果為0，故Ⅳ的結(jié)果也不為真。Ⅰ和Ⅱ進行數(shù)據(jù)類型的轉(zhuǎn)換的時候并沒有改變其值。88．假定用若干個2K×4位的芯片組成一個8K×8位的存儲器，則地址0B1FH所在芯片的最小地址是（）。[2010年聯(lián)考真題]A．0000HB．0600HC．0700HD．0800H【答案】D查看答案【解析】由若干芯片構(gòu)成存儲器，采用字和位同時擴展方法。8片2K×4位的芯片分成4組，每組2個芯片，各組芯片的地址分配分別為：第l組，0000H～07FFH；第2組，0800H～0FFFH；第3組，l000H～17FFH；第4組，l800H～1FFFH。地址0BIFH處于第2組內(nèi)，其芯片的最小地址為0800H。89．某計算機主存容量為64KB，其中ROM區(qū)為4KB，其余為RAM區(qū)，按字節(jié)編址?，F(xiàn)要用2K×8的ROM芯片和4K×4的RAM芯片來設(shè)計該存儲器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是（）。A．1，15B．2，15C．1，30D．2，30 【答案】D。查看答案【解析】ROM區(qū)為4KB，選用2K×8的ROM芯片，需要2片，采用字擴展方式；60KB的RAM區(qū)，選用4K×4的RAM芯片，需要30片，采用字和位同時擴展方式。90．下列有關(guān)RAM和ROM的敘述中，正確的是（）。[2010年聯(lián)考真題]Ⅰ.RAM是易失性存儲器，ROM是非易失性存儲器Ⅱ.RAM和ROM都采用隨機存取方式進行信息訪問Ⅲ.RAM和ROM都可用作CacheⅣ.RAM和ROM都需要進行刷新A．僅Ⅰ和ⅡB．僅Ⅱ和ⅢC．僅Ⅰ、Ⅱ和ⅣD．僅Ⅱ、Ⅲ和Ⅳ【答案】A查看答案【解析】RAM中的內(nèi)容斷電后即丟失（易失性），ROM中的內(nèi)容斷電后不會丟失（非易失性），同時RAM和ROM都采用隨機存取方式（即CPU對任何一個存儲單元的存取時間相同），區(qū)別在于RAM可讀可寫，ROM只讀不寫。而ROM顯然不可用作Cache，也不需要刷新，所以Ⅲ和Ⅳ的敘述都是錯誤的。91．下列命中組合情況中，一次訪存過程中不可能發(fā)生的是（）。[2010年聯(lián)考真題]A．TLB未命中，Cache未命中，Page未命中B．TLB未命中，Cache命中，Page命中C．TLB命中，Cache未命中，Page命中D．TLB命中，Cache命中，Page未命中【答案】D查看答案【解析】TLB（快表）和慢表（頁表，Page）構(gòu)成二級存儲系統(tǒng)，若TLB命中，則Page必命中。因此不可能發(fā)生的是D選項。92．某個系統(tǒng)擁有48位的虛擬地址和36位的物理地址，并且主存儲器的容量為128MB。如果系統(tǒng)中使用的頁的大小為4096字節(jié)，則該地址空間能夠支持的虛頁數(shù)和實頁數(shù)分別為（）A．236個虛頁、224個實頁B．236個虛頁、212個實頁C．224個虛頁、224個實頁D．224個虛頁、212個實頁【答案】A查看答案【解析】4096=212，所以虛擬地址和物理地址中的低12位被用作頁內(nèi)地址字段，虛頁號的長度為48-12=36，所以虛擬地址空間能支持236個虛頁；而實頁號的長度為36-12=24，所以物理地址空間能支持224個實頁。主存儲器的頁框數(shù)即主存中可同時包含的頁數(shù)，即128MB÷4KB=32768。93．下列寄存器中，匯編語言程序員可見的是（）。[2010年聯(lián)考真題]A．存儲器地址寄存器（MAR）B．程序計數(shù)器（PC）C．存儲器數(shù)據(jù)寄存器（MDR）D．指令寄存器（IR）【答案】B查看答案【解析】CPU有5個專用寄存器，它們是程序計數(shù)器（PC）、指令寄存器（IR）、存儲器地址寄存器（MAR）、存儲器數(shù)據(jù)寄存器（MBR）和狀態(tài)標志寄存器（PSWR），這些寄存器中有些是CPU的內(nèi)部工作寄存器，對匯編語言程序員來說是透明的，在匯編語言程序設(shè)計中不會出現(xiàn)。但匯編語言程序員可以通過制定待執(zhí)行指令的地址來設(shè)置PC的值,所以程序計數(shù)器（PC）對于匯編語言程序員可見的。94．下列選項中，不會引起指令流水線阻塞的是（）。[2010年聯(lián)考真題]A．?dāng)?shù)據(jù)旁路（轉(zhuǎn)發(fā)）B．?dāng)?shù)據(jù)相關(guān)C．條件轉(zhuǎn)移D．資源沖突【答案】A查看答案【解析】由于采用流水線方式，相鄰或相近的兩條指令可能會因為存在某種關(guān)聯(lián)，后一條指令不能按照原指定的時鐘周期運行，從而使流水線斷流。有三種相關(guān)可能引起指令流水線阻塞：①結(jié)構(gòu)相關(guān)，又稱資源相關(guān)；②數(shù)據(jù)相關(guān)；③控制相關(guān)，又稱指令相關(guān)，主要由轉(zhuǎn)移指令引起。95．計算機的cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個主存塊大小為32字節(jié)，按字節(jié)編址。主存129號單元所在主存塊應(yīng)裝入到的cache組號是（）。A．0 B．2C．4D．4【答案】B、C查看答案【解析】由于每個主存塊大小為32字節(jié)，按字節(jié)編址。根據(jù)計算主存塊號的公式，主存塊號=所以主存129號單元所在的主存塊應(yīng)為第4塊。若cache共有16塊，采用2路組相聯(lián)映射方式，可分為8組。根據(jù)組相聯(lián)映像的映射關(guān)系，主存第4塊轉(zhuǎn)入cache第4組。目前對于組相聯(lián)具體映射方法，在不同的書上有不同的說法，詳見本章重點難點梳理17，所以這道題的B項也可以認為是正確的。其主要區(qū)別在于主存地址字段上，若主存地址被分為標記、組號、塊內(nèi)地址3字段結(jié)構(gòu)，正確答案是C；若主存地址被分為區(qū)號、組號、組內(nèi)塊號、塊內(nèi)地址4字段結(jié)構(gòu)，正確答案是B。96．下列選項中的英文縮寫均為總線標準的是（）。[2010年聯(lián)考真題]A．PCI、CRT、USB、EISAB．ISA、CPI、VESA、EISAC．ISA、SCSl、RAM、MIPSD．ISA、EISA、PCI、PCI-Express【答案】D查看答案【解析】選項A中的CRT和USB、選項B中的CPI、選項C中的RAM和MIPS均不是總線標準的英文縮寫，只有選項D中的英文縮寫均為總線標準。97．單級中斷系統(tǒng)中，中斷服務(wù)程序內(nèi)的執(zhí)行順序是（）。[2010年聯(lián)考真題]Ⅰ保護現(xiàn)場；Ⅱ開中斷；Ⅲ關(guān)中斷；Ⅳ保存斷點；Ⅴ中斷事件處理；Ⅵ恢復(fù)現(xiàn)場；Ⅶ中斷返回A．Ⅰ→Ⅴ→Ⅵ→Ⅱ→ⅧB．Ⅲ→Ⅰ→Ⅴ→ⅦC．Ⅲ→Ⅳ→Ⅴ→Ⅵ→ⅦD．Ⅳ→Ⅰ→Ⅴ→Ⅵ→Ⅶ【答案】A查看答案【解析】程序中斷有單級中斷和多級中斷之分，單級中斷在CPU執(zhí)行中斷服務(wù)程序的過程中不能被打斷，即不允許中斷嵌套。保存斷點與關(guān)中斷的任務(wù)是由硬件（中斷隱指令）完成的，所以在單級中斷系統(tǒng)中，中斷服務(wù)程序內(nèi)應(yīng)完成的任務(wù)有：①保存現(xiàn)場；②中斷事件處理；③恢復(fù)現(xiàn)場；④開中斷；⑤中斷返回。98．馮·諾依曼計算機中指令和數(shù)據(jù)均以二進制形式存放在存儲器中，CPU區(qū)分它們的依據(jù)是（ ）。A．指令操作碼的譯碼結(jié)果B．指令和數(shù)據(jù)的尋址方式C．指令周期的不同階段D．指令和數(shù)據(jù)所在的存儲單元【答案】C。查看答案【解析】在馮·諾依曼結(jié)構(gòu)計算機中指令和數(shù)據(jù)均以二進制形式存放在同一個存儲器中，CPU可以根據(jù)指令周期的不同階段來區(qū)分是指令還是數(shù)據(jù)，通常在取指階段取出的是指令，其他階段取出的是數(shù)據(jù)。區(qū)分指令和數(shù)據(jù)還有一個方法，即取指令和取數(shù)據(jù)時地址的來源是不同的，指令地址來源于程序計數(shù)器PC，而數(shù)據(jù)地址來源于地址形成部件或指令的地址碼字段。本題較容易誤選為A，需要搞清楚的是，CPU只有在確定取出的是指令之后，才會將其操作碼部分送去譯碼，因此是不可能依據(jù)譯碼的結(jié)果來區(qū)分指令和數(shù)據(jù)的。99．假定一臺計算機的顯示存儲器用DRAM芯片實現(xiàn)，若要求顯示分辨率為1600×1200，顏色深度為24位，幀頻為85Hz，顯存總帶寬的50％用來刷新屏幕，則需要的顯存總帶寬至少約為（）。[2010年聯(lián)考真題]A．245MbpsB．979MbpsC．1958MbpsD．7834Mbps【答案】D查看答案【解析】顯存的容量＝分辨率×色深，帶寬＝分辨率×色深×幀頻，考慮到50％的時間用來刷新屏幕，故顯存總帶寬應(yīng)加倍。所以需要的顯存總帶寬至少約為：1600×1200×24×85×2＝7834Mbps。100．馮·諾依曼計算機中指令和數(shù)據(jù)均以二進制形式存放在存儲器中，CPU區(qū)分它們的依據(jù)是（ ）。[2009年聯(lián)考真題]A．指令操作碼的譯碼結(jié)果B．指令和數(shù)據(jù)的尋址方式C．指令周期的不同階段D．指令和數(shù)據(jù)所在的存儲單元【答案】C查看答案【解析】在馮·諾依曼結(jié)構(gòu)計算機中指令和數(shù)據(jù)均以二進制形式存放在同一個存儲器中，CPU可以根據(jù)指令周期的不同階段來區(qū)分是指令還是數(shù)據(jù)，通常在取指階段取出的是指令，其他階段（分析取數(shù)階段、執(zhí)行階段）取出的是數(shù)據(jù)。所以，CPU區(qū)分指令和數(shù)據(jù)的依據(jù)是指令周期的不同階段。101．下列關(guān)于RISC的敘述中，錯誤的是（ ）。A．RISC普遍采用微程序控制器B．RISC大多數(shù)指令在一個時鐘周期內(nèi)完成C．RISC的內(nèi)部通用寄存器數(shù)量相對CISC多D．RISC的指令數(shù)、尋址方式和指令格式種類相對CISC少【答案】A。查看答案【解析】BCD三項項都是RISC的特點之一，所以它們都是正確的，只有A項是錯誤的，因為RISC的速度快，所以普遍采用硬布線控制器，而非微程序控制器。102．一個C語言程序在一臺32位機器上運行。程序中定義了3個變量x、Y和z，其中x和z為int型，Y為short型。當(dāng)x＝127，Y＝-9時，執(zhí)行賦值語句z＝x+Y后，x、Y和z的值分別是（）。[2009年聯(lián)考真題]A．x＝0000007FH，Y＝FFF9H，z＝00000076HB．x＝0000007FH，Y＝FFF9H，z＝FFFF0076HC．x＝0000007FH，Y＝FFF7H，z＝FFFF0076HD．x＝0000007FH，Y＝FFF7H，z＝00000076H【答案】D查看答案【解析】當(dāng)兩個不同長度的數(shù)據(jù)，要想通過算術(shù)運算得到正確的結(jié)果，必須將短字長數(shù)據(jù)轉(zhuǎn)換成長字長數(shù)據(jù)，這被稱為“符號擴展”。例如，x和z為int型，數(shù)據(jù)長32位，Y為short型，數(shù)據(jù)長16位，因此首先應(yīng)將y轉(zhuǎn)換成32位的數(shù)據(jù)，然后再進行加法運算。運算采用補碼的形式，而x的補碼是0000007FH，Y的補碼是FFFFFFF7H，所以x+Y＝00000076H。103．浮點數(shù)加、減運算一般包括對階、尾數(shù)運算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點數(shù)的階碼和尾數(shù)均采用補碼表示，且位數(shù)分別為5位和7位（均含2位符號位）。若有兩個數(shù)X＝27×29／32，Y＝25×5／8，則用浮點加法計算X+Y的最終結(jié)果是（）。[2009年聯(lián)考真題]A．001111100010B．001110100010C．010000010001D．發(fā)生溢出【答案】D查看答案【解析】浮點數(shù)加、減運算一般包括對階、尾數(shù)運算、規(guī)格化、舍入和判溢出等步驟，難點在對階、規(guī)格化、判溢出這三步。X和Ｙ的階碼不同，所以應(yīng)該先對階，對階原則為：小階向大階看齊。因此將Y對階后得到：Y＝27×5／32，然后將尾數(shù)相加，得到尾數(shù)之和為：34／32。因為這是兩個同號數(shù)相加，尾數(shù)大于1，則需要右規(guī)，階碼加1。由于階碼的位數(shù)為5位，且含兩位符號位，即階碼的表示范圍在-8～+7之間。而階碼本身等于7，再加1就等于8。因此，最終結(jié)果發(fā)生溢出。104．某計算機的指令流水線由4個功能段組成，指令流經(jīng)各功能段的時間（忽略各功能段之間的緩存時間）分別為90ns、80ns、70ns和60ns，則該計算機的CPU時鐘周期至少是（）。A．90nsB．80nsC．70nsD．60ns【答案】A。查看答案【解析】這個指令流水線的各功能段執(zhí)行時間是不相同的。由于各功能段的時間不同，計算機的CPU時鐘周期應(yīng)當(dāng)以最長的功能段執(zhí)行時間為準，也就是說，當(dāng)流水線充滿之后，每隔90ns可以從流水線中流出一條指令（假設(shè)不存在斷流）。105．某計算機的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個主存塊大小為32字節(jié)，按字節(jié)編址。主存129號單元所在主存塊應(yīng)裝入到的Cache組號是（）。[2009年聯(lián)考真題]A．0B．2C．4D．6【答案】C查看答案【解析】首先根據(jù)主存地址計算所在的主存塊號，然后根據(jù)組相聯(lián)映射的映射關(guān)系K＝ImodQ（K代表Cache的組號，I代表主存的塊號，Q代表Cache的組數(shù)）來計算Cache的組號。由于每個主存塊大小為32字節(jié)，按字節(jié)編址，那么主存129號單元所在的主存塊號是4，Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊），故Cache有8組，