PCB維修技巧使用短路QTECH追蹤儀

內(nèi)容一.維修實(shí)例二.PCB檢修的一般步驟及不同測(cè)試的分析處理方法三.使用短路追蹤儀查找電路板的四.總線爭(zhēng)用問題五.輸出負(fù)載接電容六.功能學(xué)習(xí)/比較錯(cuò)誤該芯片與一個(gè)電阻排和置位元開關(guān)聯(lián)短路故障是由于置位元開關(guān)對(duì)地接修技巧七.計(jì)數(shù)器件產(chǎn)生的時(shí)序錯(cuò)誤八.觸發(fā)器產(chǎn)生的時(shí)序錯(cuò)誤之一九.觸發(fā)器產(chǎn)生的時(shí)序錯(cuò)誤之二十.器件沒有完全測(cè)試修實(shí)例4、在沒有好板做參考比較的情況在電路設(shè)計(jì)時(shí)只使用了其中的一部分管腳出現(xiàn)懸空狀態(tài)(FLT)般顯示為高阻狀態(tài)(阻值大于1兆歐姆)。器件離線測(cè)試時(shí)，如果不接TTL空狀態(tài)(FLT)。本示例的實(shí)際故障原因是該單穩(wěn)諧振器由于功能損壞而不能使電容正常放電。意：任何節(jié)點(diǎn)的對(duì)地阻抗都不能小于5-10歐姆(除非該節(jié)點(diǎn)真正短路到地沖驅(qū)動(dòng)器在邏輯低狀態(tài)下的阻抗大約當(dāng)通過測(cè)試儀的供電夾具和被測(cè)時(shí)會(huì)發(fā)現(xiàn)被測(cè)芯片電源腳的實(shí)測(cè)電壓芯片管腳的氧化使得測(cè)試儀的供電夾在線測(cè)試中如果在管腳狀態(tài)視窗中某輸入腳顯示“FLT”，表示該腳為通過與其它輸入腳的狀態(tài)做比不可能為高阻狀態(tài)，因?yàn)槿绻咦璧腎CFT，其第7腳顯示“FLT”，另一個(gè)相同的輸入腳(第15腳)顯示的是正常的邏輯電平(對(duì)地阻阻狀態(tài))，并且沒有翻轉(zhuǎn)動(dòng)作，該阻值小于正常的緩沖驅(qū)動(dòng)器輸出腳在邏輯1千歐姆)。這種只在被測(cè)板加電狀態(tài)下才出邏輯低時(shí)應(yīng)能夠吸收電流，在邏輯高時(shí)，它輸出電流到扇出器件的輸入腳。如果被測(cè)器件在通電狀態(tài)下內(nèi)部表分別測(cè)量被測(cè)器件輸出腳對(duì)地的電阻和所接扇出器件輸入腳對(duì)地的電測(cè)板的供電地端，另一只探筆先接到阻是90毫歐姆，然后再接到另一個(gè)下面的問題是確定真正短路點(diǎn)是之上的部位，讀出該腳對(duì)地的阻值(大約10毫歐姆)，然后再把探阻值(大約6毫歐姆)。該結(jié)果表明真36在線功能測(cè)試系統(tǒng)的主要制約因素就是其反向驅(qū)動(dòng)器的吸收/施放電流能力過強(qiáng)，從而遮蓋了被測(cè)芯片輸入腳出現(xiàn)的故障現(xiàn)象。例如，大多數(shù)芯片的輸入腳阻抗都很高(大于1兆歐姆)，如果輸入腳內(nèi)部功能損壞，則該腳阻抗可能降低到大約QT200能夠驅(qū)動(dòng)8歐姆以上的節(jié)點(diǎn)(小于8歐姆視為短路)，這是本系統(tǒng)的主要問(一)PCB檢修一般步驟下下一個(gè)器件測(cè)試通過在在線功能測(cè)試1檢查芯片編號(hào)、測(cè)試夾測(cè)試失敗2檢查管腳阻抗4調(diào)整測(cè)試時(shí)基和門限值后重新測(cè)試檢查芯片型號(hào)類檢查芯片型號(hào)類別器件沒有完全測(cè)試狀態(tài)試(二)出現(xiàn)不同測(cè)試結(jié)果的處理方法1)查看測(cè)試夾具是否接錯(cuò)了芯時(shí)鐘,非法連接)狀態(tài)視窗查看是否有開路管腳(顯示HIZ)，是否測(cè)出電源管腳。糾正這些題后重新測(cè)試。誤的管腳阻抗與另外相同功能的管腳電時(shí)測(cè)量的對(duì)地阻抗)。3)如果比較的阻抗大致相等，則調(diào)低測(cè)試時(shí)基或門限值，然后再測(cè)一果調(diào)整時(shí)基或門限值后的測(cè)試能夠通有損壞，此時(shí)即可轉(zhuǎn)到測(cè)試下一個(gè)芯如果調(diào)整時(shí)基或門限值后測(cè)試仍未通4)如果從夾具狀態(tài)中看出測(cè)試失敗的原因是由于輸出腳不能達(dá)到正常的邏輯電平，則調(diào)低測(cè)試門限值后再5)比較測(cè)出的各輸出腳對(duì)地阻抗，如果不加電測(cè)量的阻抗大致相等，而加電時(shí)測(cè)量出現(xiàn)測(cè)試錯(cuò)誤的輸出腳某個(gè)輸出腳的阻抗明顯低于其它輸出扁口鉗鉗斷被測(cè)芯片上出現(xiàn)測(cè)試錯(cuò)誤2出現(xiàn)“器件沒有完全測(cè)試”結(jié)果時(shí)1)當(dāng)被測(cè)芯片的輸出腳在測(cè)試過程中不發(fā)生翻轉(zhuǎn)(即在測(cè)試窗口中保持上的波形視窗并不標(biāo)注任何測(cè)試錯(cuò)2)如果使用者有被測(cè)板的電路原3)如果用戶已學(xué)習(xí)過好板，那么所學(xué)芯片的正常連接狀態(tài)也將記錄下壞板出現(xiàn)非法連接；如果比較結(jié)果相同，則可不考慮“器件沒有完全測(cè)試”電路上設(shè)計(jì)為“線或”狀態(tài)，那么該芯片的輸出可能會(huì)受到與其存在線或片的輸入邏輯使其輸出固定為低電過比較測(cè)試芯片上所有相同功能管腳三、使用短路追蹤儀查找電路板的短路故障如果近似為零，可以使用毫歐表，通過如果近似為零，可以使用毫歐表，通過邏輯狀態(tài)正好是低電平，其阻抗不會(huì)很邏輯狀態(tài)正好是低電平，其阻抗不會(huì)很第4腳沒有翻轉(zhuǎn)，測(cè)試失敗，使用者應(yīng)將管腳狀態(tài)視窗切換到阻抗顯示模式，右面兩個(gè)圖片說明了“兩點(diǎn)定位法”的操作步驟：首先把毫歐表的測(cè)量探針放在被測(cè)一個(gè)阻值；然后再把探針放在被測(cè)腳焊點(diǎn)之外3-4毫米處的連接被測(cè)腳的附銅線上(如下圖)，再讀出一個(gè)阻值。如果前一個(gè)阻值小于后一個(gè)阻值，則說明短路點(diǎn)在被測(cè)芯片的內(nèi)部驅(qū)動(dòng)電路上。此時(shí)無疑應(yīng)更換該芯片。如果前一個(gè)阻值大于后一個(gè)阻值，則說明短路點(diǎn)不在被測(cè)芯片的內(nèi)部，而是在芯片外部與其相連的其它芯片上，或者是兩者之間的使用毫歐表所測(cè)短路阻值的大小視短路程度而定，但是只要使用“兩點(diǎn)定位法”測(cè)出的前后兩個(gè)阻值的大小不同，就能夠確定真正短路點(diǎn)的部位。第三種情況：路(輸入腳內(nèi)部三極管擊穿)，但是對(duì)不能翻轉(zhuǎn)而使測(cè)試失敗。切換夾具視窗輸出腳的阻抗，發(fā)現(xiàn)第4腳阻抗明顯低于其它腳的阻抗(近似為零)。此時(shí)使用者并不能確定真正故障原因就是U1，步測(cè)量。首先采用“兩點(diǎn)定位法”確定可通過被測(cè)板的電路圖或使用Qtech的的所有芯片。然后用短路追蹤儀分別測(cè)量這些芯片上與U1第4腳相連管腳的對(duì)不過，如果此時(shí)為了更加有把握而對(duì)腳內(nèi)部對(duì)地短路，但仍有一定阻值，只要該阻值大于測(cè)試儀的最小可驅(qū)動(dòng)阻話，那么對(duì)該芯片的功能測(cè)試就能通輸入腳短路到地，其功能測(cè)試仍然能夠通過。對(duì)于這種情況，使用者只能通過與學(xué)習(xí)好板的結(jié)果相比較的辦法來確定故障點(diǎn)了。然而對(duì)本例來說，只要測(cè)出損壞。因?yàn)殡娐吩O(shè)計(jì)者不可能將芯片的輸出腳短路到地。此時(shí)測(cè)試U1將會(huì)測(cè)試失敗(因?yàn)闅W姆左右。為了找出不完全短路的確切部位，普通的毫歐表已無能為力了，因設(shè)計(jì)了調(diào)節(jié)測(cè)量零位的功能，能夠屏蔽四、總線爭(zhēng)用問題對(duì)總線器件(如74245)進(jìn)行在線功能測(cè)試時(shí)，由于其雙向輸入/輸出腳可能受到通過總線與其相連的其它器件的影響而使測(cè)試失敗?？偩€器件在被測(cè)板加電后可能會(huì)處于使能狀態(tài)，使其輸出/輸入腳不在三態(tài)高阻狀11,16和17腳使用者必須能夠分辨清楚測(cè)試失敗是由于總線爭(zhēng)用引起，還是因器件功能損壞所致。本例中，測(cè)試失敗的原因是總線爭(zhēng)用。為了對(duì)器件進(jìn)行完整測(cè)試，使用者必須隔離有關(guān)總線器件，使其輸出腳處于高阻狀態(tài)，對(duì)被測(cè)器件不產(chǎn)生影響。下圖中芯片的第3腳在作為輸出腳時(shí)受到相連芯片的下拉作用而不能產(chǎn)生翻放放大后的波形題。 (一)如何判斷哪個(gè)芯片引起總線爭(zhēng)用而必須設(shè)置隔離呢？a,使能端接其它芯片的輸出端;b,兩個(gè)或兩個(gè)以上的總線芯片的使二類總線芯片，則只設(shè)置一個(gè)隔離通片的好壞)，如果是，則不考慮對(duì)第三采取措施對(duì)第三類總線芯片進(jìn)行隔離設(shè)置的總線芯片就是產(chǎn)生總線爭(zhēng)用的芯片。重新接上該芯片的隔離通道，繼續(xù)按上述方法檢驗(yàn)其它未確定的總時(shí)將給予很大幫助)。 (二)如何利用系統(tǒng)的數(shù)位示波器功能判斷總線器件的好壞？在測(cè)試總線器件時(shí)，如果不能通過隔離方式判斷器件的好壞，可利用本系統(tǒng)的最新功能---數(shù)位示波器(DSO)方式進(jìn)行測(cè)試，基本操作方法如下：1)將被測(cè)板上焊下的晶體重新焊好，使板上有正常的時(shí)鐘運(yùn)行。2)連接測(cè)試探針到合適的通道上(注意：不同版本的系統(tǒng)軟件所選的探針通道4)接通被測(cè)板供電電源5)依次將探針接到被測(cè)總線器件的不同管腳上，從熒幕上可看到被測(cè)管腳的實(shí)抗，這樣可避免對(duì)晶振電路的影響。檢測(cè)管腳是否處于懸空狀態(tài)，可選擇示波器阻抗為10K。如果管腳確實(shí)懸判斷管腳的真正狀態(tài)。用戶應(yīng)掌握的關(guān)鍵一點(diǎn)是，如果管腳在電路在被使用，則應(yīng)能翻轉(zhuǎn)；如果未被VT五、輸出端接電容負(fù)載某些電路在設(shè)計(jì)上如果對(duì)工作速度的要求不高，就在驅(qū)動(dòng)芯片的輸出端接上電的毛刺干擾。對(duì)這種電路中的芯片進(jìn)行在線功能測(cè)試時(shí)，右圖中的第2,5,6,9,12等管腳出現(xiàn)測(cè)試錯(cuò)誤，這些腳的輸出象是被固定到邏輯高電位上。第6腳波形(存在階梯形)好象是放電后才到了邏輯低電位；管腳狀態(tài)出現(xiàn)這種測(cè)試結(jié)果，是由于被測(cè)芯片的輸出端接了不同容量的電容器。第2腳為了驗(yàn)證芯片測(cè)試失敗的原因是測(cè)電容在輸出發(fā)生狀態(tài)變化時(shí)能夠有較儀能夠自動(dòng)識(shí)別出測(cè)試結(jié)果中的速度問題，適時(shí)提示使用者調(diào)整測(cè)試時(shí)基，以較慢的速度重新測(cè)試。在線功能測(cè)試中，如果由于某個(gè)管腳固定為高電平而使測(cè)試失敗，可從以間回應(yīng)電容的充放電過程。但是測(cè)試結(jié)果報(bào)告該腳輸出有電平錯(cuò)誤，對(duì)此可進(jìn)一步六、功能學(xué)習(xí)和比較錯(cuò)誤放放大波形則表示該腳處于開路狀態(tài)，這時(shí)使用者應(yīng)檢查該腳焊點(diǎn)及對(duì)外的連接線是否正常。在夾具狀態(tài)視窗中靠外邊的陰影是當(dāng)前測(cè)試的結(jié)果。圖中顯示出第1,4腳比較結(jié)果不對(duì)于總線器件，這種情況時(shí)常發(fā)線器件的使能端常常受到未知且不固定的邏輯電平的觸發(fā)而使其輸出狀態(tài)也經(jīng)常發(fā)生隨機(jī)性的改變。出現(xiàn)這種情況時(shí)，使用者應(yīng)對(duì)該器件重新測(cè)試幾次，檢查其管腳狀態(tài)是否還有如果懸空腳在不斷變化，這一般也不是問題。如果器件測(cè)試通過而有些管腳始相等，那么可以確定該器件沒有問題。大，則表示在器件的I/0端存在問題。七、計(jì)數(shù)器產(chǎn)生的時(shí)序問題在檢測(cè)計(jì)數(shù)器類器件(如7492)中也時(shí)常遇到與時(shí)序有關(guān)的問題，這是多數(shù)在a,異步設(shè)計(jì);b,由于反向驅(qū)動(dòng)電流而產(chǎn)生的噪聲干擾;c,被測(cè)板上有自身的脈沖信號(hào)觸發(fā)了被測(cè)器件。在此用戶應(yīng)明白：如果輸出腳內(nèi)部功能損壞，就不會(huì)有回應(yīng)波形輸出。因此通。結(jié)果并不穩(wěn)定，再次測(cè)試有時(shí)又出現(xiàn)測(cè)試失敗的結(jié)果。這是由該芯片的功能特性所于其抗干擾能力的差異而造成的。八、觸發(fā)器產(chǎn)生的時(shí)序問題(示例一)右圖示例中，測(cè)試失敗的真正原因是由于芯片輸出腳接了電容負(fù)載。電容的充放電作用使得輸出波形出現(xiàn)異常。這種問題放電作用使得輸出波形出現(xiàn)異常。這種問題可以通過降低測(cè)試速度(測(cè)試時(shí)基)腳輸出波形的下降沿出現(xiàn)測(cè)試錯(cuò)誤。5腳接了電容器件。變化的速度，所以造成測(cè)試失敗。從右面放大的波形圖中可清楚地看出這種時(shí)序上的問題。黃色波形是期望波形，淺蘭色是實(shí)測(cè)波形，當(dāng)實(shí)測(cè)波形與期望波形不一致時(shí)，系統(tǒng)將報(bào)告測(cè)試失敗。九、觸發(fā)器產(chǎn)生的時(shí)序問題(示例二)示例中出現(xiàn)觸發(fā)器測(cè)試失敗的原因是噪顯示第9腳(時(shí)鐘腳)噪聲毛刺信號(hào)在下一個(gè)時(shí)鐘上升沿之前即觸發(fā)了第4觸發(fā)波形是芯片在當(dāng)前電路結(jié)構(gòu)狀態(tài)下的期消除噪聲信號(hào)對(duì)測(cè)試芯片的影響。類器件