等精度數(shù)字頻率計設(shè)計

《EDA技術(shù)》主講：電子信息學(xué)院

馮

杰應(yīng)用專題二數(shù)字頻率計設(shè)計簡易數(shù)字頻率計的工作原理8位十進制計數(shù)器譯碼、顯示鎖存器控制器電路1、閘門信號EN高電平為1秒，周期小于1秒的被測信號，都能測量，滿足下限測量頻率為2Hz的要求。2、測量的上限頻率起決于FPGA芯片的工作頻率。由于一般的FPGA芯片的工作頻率在50MHz以上，能滿足測量10MHz頻率要求。因此，該方案滿足參數(shù)1的要求.簡易數(shù)字頻率計測頻精度討論：譯碼、顯示鎖存器控制器電路問題一：頻率為多少？問題二：標準秒脈沖對測頻精度有什么影響？測頻精度與閘門信號精度有關(guān)：閘門精度高低影響測頻精度。8位十進制計數(shù)器如何解決？測頻精度與被測信號頻率有關(guān)。頻率高，精度高。頻率低：精度低不符合測頻精度為千萬分之一的要求1秒1秒1秒1秒解決方法：特點：等精度測頻原理使用兩個計數(shù)器

ENFx

NxFSNsNx

/

Fx

=

Ns

/

FsFx

=

Fs

*

Nx

/

NsTEN

=

TS

*

Ns

=

1

*

NsFS

FxTEN

=

Tx

*

Nx

=

1

*

Nx等精度測頻原理Fx

=

(Fs

/

Ns)

Nx優(yōu)點：測量結(jié)果與閘門信號寬度無關(guān)，因此閘門精度不影響測量精度?。?！閘門解決了問題2標準已知頻率信號Fs=10MHzNs被測信號FxNx等精度測頻原理Fx問題1仍然存在！?。栴}1的解決方案：EN

Fx被測信號送計數(shù)器計數(shù)器閘門信號被測信號FxFxENENA是對完整的輸入波形進行計數(shù)，精度100％問題1得到解決?。。￠l門信號測量電路：控制信號的如何實現(xiàn)？時序關(guān)系如何？思考：既然精度為100％，為什么又提出誤差為千萬分之一？計算鎖存BCD轉(zhuǎn)換譯碼顯示LOAD1LOAD2ENAENRST控制信號產(chǎn)生電路設(shè)計初始狀態(tài)（s0）---RST=1，EN=0，LOAD1=0，LOAD2=0---0.1秒，計數(shù)器清零計數(shù)狀態(tài)（s1）---RST=0，EN=1，LOAD1=0，LOAD2=0---0.1秒計數(shù)狀態(tài)（s2）---RST=0，EN=1，LOAD1=0，LOAD2=0---0.1秒計數(shù)狀態(tài)（s3）---RST=0，EN=1，LOAD1=0，LOAD2=0---0.1秒計數(shù)狀態(tài)（s4）---RST=0，EN=1，LOAD1=0，LOAD2=0---0.1秒計數(shù)狀態(tài)（s5）---RST=0，EN=0，LOAD1=0，LOAD2=0---0.1秒，閘門信號清零計數(shù)狀態(tài)（s6）---RST=0，EN=0，LOAD2=0，等待同步時能信號ENA無效如果ENA=1，正在計數(shù)計數(shù)，LOAD1=0，輸出不鎖存。否則計數(shù)完畢，LOAD1=1，輸出鎖存。等待計算延時狀態(tài)（s8）---RST=0，EN=0，LOAD1=0，LOAD2=0---0.1秒等待計算延時狀態(tài)（s9）---RST=0，EN=0，LOAD1=0，LOAD2=0---0.1秒計算結(jié)果鎖存（s10）

---RST=0，EN=0，LOAD1=0，LOAD2=1---0.1秒，返回初始狀態(tài)帶控制電路的VHDL程序帶控制電路的VHDL程序en<='0';

rst<='1';en<='1';en<='1';en<='1';en<='1';en<='0';ENA='1'load1<='1';load1<='0';load2<='1';FxENENA帶控制電路的測試電路CLK_10Hz帶控制電路的測試電路仿真測試下載測試1、畫出完整原理圖2、編譯、引腳鎖定3、下載測試下載測試小結(jié)2、等精度頻率測量電路----測量精度高，測量誤差恒定不變。但電路復(fù)雜，成本較高。1、簡易頻率計電路----測量誤差隨著被測信號而變化。但如果對精度要求不高，或者被測頻率較高的情況下，該方案電路簡單，成本低廉。思考題1、如何實現(xiàn)被測