EDA課程設(shè)計報告-音樂發(fā)生器設(shè)計_第1頁
EDA課程設(shè)計報告-音樂發(fā)生器設(shè)計_第2頁
EDA課程設(shè)計報告-音樂發(fā)生器設(shè)計_第3頁
EDA課程設(shè)計報告-音樂發(fā)生器設(shè)計_第4頁
EDA課程設(shè)計報告-音樂發(fā)生器設(shè)計_第5頁
已閱讀5頁,還剩16頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

電子課程設(shè)計————音樂發(fā)生器設(shè)計學院:電子信息工程學院專業(yè)班級:通信工程101501姓名:孔翔學號:202115030109指導教師:李東紅2021年12月音樂發(fā)生器設(shè)計目錄一:設(shè)計任務(wù)與要求……………3二:總體框圖…………………3三:選擇器件…………………4四:功能模塊………………51:Songer模塊………………61)music模塊〔程序〕…………………92〕NoteTabs模塊〔程序仿真圖〕……63〕ToneTaba模塊〔程序仿真圖〕……74〕Speakera模塊〔程序仿真圖〕……92:div模塊〔程序仿真圖〕………………123:七段譯碼器模塊〔程序〕………………14五:總體設(shè)計電路圖……………11.頂層設(shè)計VHDL描述songer模塊………162.頂層文件的仿真結(jié)果…………3.管腳分配圖…………4.EDA硬件驗證…………六:心得體會……19七:參考資料…………………21前言樂曲演奏廣泛用于自動答錄裝置、鈴聲、集團、及智能儀器儀表設(shè)備。實現(xiàn)方法有許多種,在眾多的實現(xiàn)方法中,以純硬件完成樂曲演奏,隨著FPGA集成度的提高,價格下降,EDA設(shè)計工具更新?lián)Q代,功能日益普及與流行,使這種方案的應(yīng)用越來越多。如今的數(shù)字邏輯設(shè)計者面臨日益縮短的上市時間的壓力,不得不進行上萬門的設(shè)計,同時設(shè)計者不允許以犧牲硅的效率到達保持結(jié)構(gòu)的獨特性。使用現(xiàn)今的EDA軟件工具來應(yīng)付這些問題,并不是一件簡單的事情。FPGA預裝了很多已構(gòu)造好的參數(shù)化庫單元LPM器件。通過引入支持LPM的EDA軟件工具,設(shè)計者可以設(shè)計出結(jié)構(gòu)獨立而且硅片的使用效率非常高的產(chǎn)品。本文介紹在EDA開發(fā)平臺上利用VHDL語言設(shè)計數(shù)控分頻器電路,用數(shù)控分頻的原理設(shè)計音樂硬件演奏電路,并定制LPM-ROM存儲音樂數(shù)據(jù),以?揮著翅膀的女孩兒??菊花臺?樂曲為例,將音樂數(shù)據(jù)存儲到LPM-ROM,就到達了以純硬件的手段來實現(xiàn)樂曲的演奏效果。只要修改LPM-ROM所存儲的音樂數(shù)據(jù),將其換成其他樂曲的音樂數(shù)據(jù),再重新定制LPM-ROM,連接到程序中就可以實現(xiàn)其它樂曲的演奏。一:設(shè)計任務(wù)與要求

〔1〕利用數(shù)控分頻器設(shè)計硬件樂曲演奏電路。

〔2〕利用給定的音符數(shù)據(jù)定制ROM“music〞。

〔3〕設(shè)計乘法器邏輯框圖,并在QuartusII上完成全部設(shè)計。

〔4〕與演奏發(fā)音相對應(yīng)的簡譜碼輸出在數(shù)碼管上顯示。設(shè)計方案方案一:利用純硬件電路完成樂曲演奏。方案二:利用FPGA來實現(xiàn)樂曲演奏電路。分成各個模塊來完成演奏樂曲的任務(wù)。方案比照與利用EDA技術(shù)來實現(xiàn)音樂演奏相比擬,純硬件電路要復雜的多,而且不能在中途查看是否正確。不如選擇EDA來實現(xiàn)音樂演奏。二:總體框圖 TONETABASNOTETABS分頻器譯碼器TONETABASNOTETABS分頻器譯碼器SPEAKERA揚聲器SPEAKERA揚聲器圖1-電路原理框圖三:選擇器件1.EP1C12Q240C8芯片及相應(yīng)的連接設(shè)備2.計算機3.EDA技術(shù)試驗箱四:功能模塊該主系統(tǒng)由三個模塊:Songer.vhd、div.vhd、SEG7.Vhd(7段譯碼器)組成。①首先定制Songer.Vhd,此模塊包括3個小模塊,分別是NoteTabs模塊,ToneTaba模塊,Speakera模塊,此外,我們還需建立一個名為“music〞的LPM_ROM模塊與NoteTabs模塊連接。②根據(jù)給出的乘法器邏輯原理圖及其模塊的VHDL描述在QUARTUS2上完成設(shè)計。③完成編譯,綜合,仿真,管腳分配,編程下載。1.對于模塊NoteTabs的功能描述:該模塊的功能就是定義音符數(shù)據(jù)ROM“music〞隨著該模塊中的計數(shù)器控制時鐘頻率速率作加法計數(shù)時,即地址值遞增時,音符數(shù)據(jù)ROM中的音符數(shù)據(jù)。將從ROM中通過ToneIndex[4..0]端口輸向ToneTaba模塊,演奏?揮著翅膀的女孩兒??菊花臺?。在該模塊中設(shè)置了一個8位二進制計數(shù)器〔計數(shù)最大值為197〕,作為音符數(shù)據(jù)ROM的地址發(fā)生器。這個計數(shù)器的計數(shù)頻率為4Hz,即每一計數(shù)值的停留時間為0.25秒,恰為當全音符設(shè)為1秒時,四四拍的4分音符持續(xù)時間。2.對于模塊ToneTaba,是樂曲簡譜碼對應(yīng)的分頻預置數(shù)查找表電路,其中設(shè)置了樂曲的全部音符所對應(yīng)的分頻置數(shù),每一音符的停留時間由音樂節(jié)拍和音調(diào)發(fā)生器模塊NoteTabs的CLK的輸入頻率決定,這些值由對應(yīng)于ToneTaba的4位輸入值Index[4..0]確定,最多有16種可選值。輸向ToneTaba中Index[4..0]的值ToneIndex[4..0]的輸出值與持續(xù)的時間由模塊NoteTabs決定。3.模塊Speakera是一個數(shù)控分頻器,音符的頻率可由此模塊獲得。由CLK端輸入一具有較高頻率的信號,通過Speakera分頻后由SPKOUT輸出。由于直接從數(shù)控分頻器中出來的輸出信號是脈寬極窄的脈沖式信號。為了利用驅(qū)動揚聲器,需加一個D觸發(fā)器以均衡其占空比,頻率將是原來的1/2。Speakera對CLK輸入信號的分頻比由預置數(shù)Tone決定。SPKOUT的輸出頻率將決定每一音符的音調(diào)。4.SEG7模塊是一個七段譯碼器,作用是在硬件上顯示音頻的上下,用0到7分別對應(yīng)空節(jié)拍、do、ri、mi、fa、suo、la、xi,高音時,LED亮,數(shù)碼管顯示對應(yīng)數(shù)字。1.對于模塊songer。?揮著翅膀的女孩兒??菊花臺?樂譜如下:LPM_ROM模塊定義音符數(shù)據(jù)ROM“music〞。Music模塊存放樂曲中的音符數(shù)據(jù),它是利用LPM-ROM來實現(xiàn)的,將樂譜中相應(yīng)的音符放在一個連續(xù)的地址上。它首先是編寫音符數(shù)據(jù)文件,將樂譜中相應(yīng)的音符存放在一個連續(xù)的地址上。因為1拍的時間定為1秒,提供的是4Hz的時鐘頻率〔即1/4拍的整數(shù)倍〕,那么需將這個音符存儲在相應(yīng)次數(shù)的連續(xù)幾個地址上。然后對音符數(shù)據(jù)進行ROM定制。隨著NoteTabs中的計數(shù)器按時鐘頻率速度作加法計數(shù)時,音符數(shù)據(jù)將從ROM中通過ToneIndex端口輸向ToneTaba模塊。2〕NoteTabs模塊的程序:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityNoteTabsis port(clk:instd_logic; ToneIndex:outstd_logic_vector(4downto0));end;architectureoneofNoteTabsis componentMUSIC PORT( address :INSTD_LOGIC_VECTOR(7DOWNTO0); clock :INSTD_LOGIC; q :OUTSTD_LOGIC_VECTOR(4DOWNTO0)); ENDcomponent; signalCounter:std_logic_vector(7downto0);begin CNT8:process(clk,Counter) begin ifCounter=138thenCounter<="00000000"; elsif(clk'eventandclk='1')thenCounter<=Counter+1;endif; endprocess; u1:MUSICportMAP(address=>Counter,q=>ToneIndex,clock=>clk);end;其仿真波形如下:3)對于模塊ToneTabaToneTaba是樂曲簡譜碼對應(yīng)的分頻預置數(shù)查表電路。以下為ToneTaba的模塊程序:libraryieee;useieee.std_logic_1164.all;entityToneTabais port(Index:instd_logic_vector(4downto0); CODE:outstd_logic_vector(3downto0); HIGH:outstd_logic; Tone:outstd_logic_vector(10downto0));end;architectureoneofToneTabaisbegin Search:process(Index) begin caseIndexis when"00001"=>Tone<="01100000101";CODE<="0001";HIGH<='0';--773 when"00010"=>Tone<="01110010000";CODE<="0010";HIGH<='0';--912 whenothers=>NULL; endcase; endprocess; end;該模塊的波形圖為:4)對于Speakera模塊音符的頻率是由該模塊獲得音符頻率的獲得:多個不同頻率的信號可通過對某個基準頻率進行分頻器獲得。該程序選取750KHz的基準頻率。由于現(xiàn)有的高頻時鐘脈沖信號的頻率為12MHz,需對其進行16分頻,才能獲得750KHz的基準頻率。對基準頻率分頻后的輸出信號是一些脈寬極窄的尖脈沖信號。為提高輸出信號的驅(qū)動能力,以使揚聲器有足夠的功率發(fā)音,需要再通過一個分頻器(D觸發(fā)器)將原來的分頻器的輸出脈沖均衡為對稱方波,這時的頻率將是原來的1/2,即為375KHz。各個音符的頻率及其對應(yīng)的分頻系數(shù)〔基準頻率375KHz〕音符名頻率(Hz)分頻系數(shù)計數(shù)初值休止符37500002047低音1294.3491274773低音2330.3961135912低音3370.9210111036低音4386.5989701077低音5394.7379501197低音6495.3767571290低音7555.566751372中音1588.6976371410中音2638.845871480中音3742.5745051542中音4796.1784681579中音5882.3534251622中音6989.4463791668中音71136.3633301717高音11175.5493191728高音21353.7902771770高音31512.0972481799高音41609.4422331814高音51802.8842081839高音62027.0271851862高音72272.7271651882Speakera的模塊程序:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityspeakeraisport(clk:instd_logic; tone:instd_logic_vector(10downto0); spks:outstd_logic);end;architectureoneofspeakerais signalpreclk,fullspks:std_logic;begindivideclk:process(clk) variablecount4:std_logic_vector(3downto0);beginpreclk<='0';ifcount4>11thenpreclk<='1';count4:="0000";elsifclk'eventandclk='1'thencount4:=count4+1;endif;endprocess;genspks:process(preclk,tone) variablecount11:std_logic_vector(10downto0);begin ifpreclk'eventandpreclk='1'then elsecount11:=count11+1;fullspks<='0';endif; endif;endprocess;delayspks:process(fullspks) variablecount2:std_logic; begin iffullspks'eventandfullspks='1'thencount2:=notcount2; ifcount2='1'thenspks<='1'; elsespks<='0';endif; endif;endprocess;end;speakera的仿真圖如下:2.div模塊由于我們所使用的硬件設(shè)備不能滿足我們所需要的兩個CLK輸出的頻率,所以我們使用一個分頻器來實現(xiàn)把一個50MHz的晶體振蕩頻率分成一個12MHz,一個8Hz兩個分頻率,再把兩個頻率分別給所需的兩個模塊,div模塊的程序:LIBRARYieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;ENTITYdivISPORT(clk:INSTD_LOGIC;CLK12MHz,CLK8Hz:OUTstd_logic);ENDdiv;ARCHITECTUREoneofdivisbeginnana:process(clk)variablecnt:integerrange0to2;variabletmp:std_logic;beginif(clk'eventandclk='1')thenifcnt>=1thencnt:=0;tmp:=nottmp;elsecnt:=cnt+1;endif;endif;CLK12MHz<=tmp;endprocessnana;nbnb:process(clk)variablecnt:integerrange0to3125000;variabletmp:std_logic;beginif(clk'eventandclk='1')thenifcnt>=3124999thencnt:=0;tmp:=nottmp;elsecnt:=cnt+1;endif;endif;CLK8Hz<=tmp;endprocessnbnb;endone;此程序的仿真圖為:〔由于CLK8Hz過于小,所以在仿真圖中看不到〕3.七段數(shù)碼管模塊此局部程序應(yīng)用我們前面用過的SEG7模塊即可實現(xiàn),程序為:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;ENTITYSEG7ISPORT(num:INstd_logic_vector(3downto0);A:OUTstd_logic;B:OUTstd_logic;C:OUTstd_logic;D:OUTstd_logic;E:OUTstd_logic;F:OUTstd_logic;G:OUTstd_logic;DP:OUTstd_logic);ENDSEG7;ARCHITECTUREfunOFSEG7ISsignalled:std_logic_vector(6downto0);BEGINA<=led(6);B<=led(5);C<=led(4);D<=led(3);E<=led(2);F<=led(1);G<=led(0);DP<='0';led<="1111110"whennum="0000"else"0110000"whennum="0001"else"1101101"whennum="0010"else"1111001"whennum="0011"else"0110011"whennum="0100"else"1011011"whennum="0101"else"1011111"whennum="0110"else"1110000"whennum="0111"else"1111111"whennum="1000"else"1111011"whennum="1001"else"1110111"whennum="1010"else"0011111"whennum="1011"else"1001110"whennum="1100"else"0111101"whennum="1101"else"1001111"whennum="1110"else"1000111"whennum="1111";ENDfun;五:總體設(shè)計電路圖1.頂層設(shè)計VHDL描述songer模塊Songer模塊就是頂層設(shè)計文件,所有的模塊都由它調(diào)用。該Songer模塊的程序為:libraryieee;useieee.std_logic_1164.all;entitySongeris port(CLK12MHZ:instd_logic; CLK8HZ:instd_logic; CODE1:outstd_logic_vector(3downto0); HIGH1:outstd_logic; SPKOUT:outstd_logic);end;architectureoneofSongeris componentNoteTabsis port(clk:instd_logic; ToneIndex:outstd_logic_vector(3downto0)); endcomponent; componentToneTaba port(Index:instd_logic_vector(3downto0); CODE:outstd_logic_vector(3downto0); HIGH:outstd_logic; Tone:outstd_logic_vector(10downto0)); endcomponent; componentSpeakera port(clk:instd_logic; Tone:instd_logic_vector(10downto0); SpkS:outstd_logic); endcomponent; signalTone:std_logic_vector(10downto0); signalToneIndex:std_logic_vector(3downto0); beginu1: NoteTabsportmap(clk=>CLK8HZ,ToneIndex=>ToneIndex);u2:ToneTabaportmap(Index=>ToneIndex,Tone=>Tone,CODE=>CODE1,HIGH=>HIGH1);u3:Speakeraportmap

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論