電子教案數(shù)字電子技術(shù)第三章組合邏輯電路XXX1

27五月2023電子教案數(shù)字電子技術(shù)第三章組合邏輯電路XXX13.1組合邏輯電路的特點(diǎn)電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無(wú)關(guān)。

組合電路就是由門電路組合而成，電路中沒(méi)有記憶單元，沒(méi)有反饋通路。每一個(gè)輸出變量是全部或部分輸入變量的函數(shù)：L1=f1（A1、A2、…、Ai）L2=f2（A1、A2、…、Ai）……Lj=fj（A1、A2、…、Ai）

3.2、組合邏輯電路的分析方法分析過(guò)程一般包含4個(gè)步驟：例3.3.1：組合電路如圖所示，分析該電路的邏輯功能。（2）化簡(jiǎn)與變換：（3）由表達(dá)式列出真值表。（4）分析邏輯功能：當(dāng)A、B、C三個(gè)變量不一致時(shí)，電路輸出為“1”，所以這個(gè)電路稱為“不一致電路”。解：（1）由邏輯圖逐級(jí)寫(xiě)出邏輯表達(dá)式。為了寫(xiě)表達(dá)式方便，借助中間變量P。例3.3.1：設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按“少數(shù)服從多數(shù)”的原則決定。解：（1）列真值表：（3）化簡(jiǎn)。（2）由真值表寫(xiě)出邏輯表達(dá)式：3.3組合邏輯電路的設(shè)計(jì)方法小規(guī)模（SSI）中規(guī)模（MSI）大規(guī)模（LSI）超大規(guī)模（VLSI）設(shè)計(jì)過(guò)程的基本步驟：如果，要求用與非門實(shí)現(xiàn)該邏輯電路，就應(yīng)將表達(dá)式轉(zhuǎn)換成與非—與非表達(dá)式：

畫(huà)出邏輯圖如圖所示。

得最簡(jiǎn)與—或表達(dá)式：（4）畫(huà)出邏輯圖。解：（1）列真值表：例3.3.2：設(shè)計(jì)一個(gè)電話機(jī)信號(hào)控制電路。電路有I0（火警）、I1（盜警）和I2（日常業(yè)務(wù)）三種輸入信號(hào)，通過(guò)排隊(duì)電路分別從L0、L1、L2輸出，在同一時(shí)間只能有一個(gè)信號(hào)通過(guò)。如果同時(shí)有兩個(gè)以上信號(hào)出現(xiàn)時(shí)，應(yīng)首先接通火警信號(hào)，其次為盜警信號(hào)，最后是日常業(yè)務(wù)信號(hào)。試按照上述輕重緩急設(shè)計(jì)該信號(hào)控制電路。要求用集成門電路7400（每片含4個(gè)2輸入端與非門）實(shí)現(xiàn)。

（2）由真值表寫(xiě)出各輸出的邏輯表達(dá)式：

（3）根據(jù)要求，將上式轉(zhuǎn)換為與非表達(dá)式：

（4）畫(huà)出邏輯圖。例3.3.3：設(shè)計(jì)一個(gè)將余3碼變換成8421BCD碼的組合邏輯電路。解：（1）根據(jù)題目要求，列出真值表：（2）用卡諾圖進(jìn)行化簡(jiǎn)。（注意利用無(wú)關(guān)項(xiàng)）（3）由邏輯表達(dá)式畫(huà)出邏輯圖。3.4組合邏輯模塊及其應(yīng)用3.4.1編碼器

一.編碼器的基本概念及工作原理

編碼——將特定的邏輯信號(hào)編為一組二進(jìn)制代碼。

能夠?qū)崿F(xiàn)編碼功能的邏輯部件稱為編碼器。一般而言，N個(gè)不同的信號(hào)，至少需要n位二進(jìn)制數(shù)編碼。N和n之間滿足下列關(guān)系:2n≥N

例：設(shè)計(jì)一個(gè)鍵控8421BCD碼編碼器。（2）由真值表寫(xiě)出各輸出的邏輯表達(dá)式為：解：（1）列出真值表：重新整理得：（3）由表達(dá)式畫(huà)出邏輯圖：（4）增加控制使能標(biāo)志GS：當(dāng)按下S0～S9任意一個(gè)鍵時(shí)，GS=1，表示有信號(hào)輸入；當(dāng)S0～S9均沒(méi)按下時(shí)，GS=0，表示沒(méi)有信號(hào)輸入。二.二進(jìn)制編碼器

3位二進(jìn)制編碼器有8個(gè)輸入端，3個(gè)輸出端，所以常稱為8線—3線編碼器，其功能真值表見(jiàn)下表：（輸入為高電平有效）

由真值表寫(xiě)出各輸出的邏輯表達(dá)式為：

用門電路實(shí)現(xiàn)邏輯電路：三．優(yōu)先編碼器——允許同時(shí)輸入兩個(gè)以上信號(hào)，并按優(yōu)先級(jí)輸出。

集成優(yōu)先編碼器舉例——74148（8線-3線）注意：該電路為反碼輸出。EI為使能輸入端(低電平有效)，EO為使能輸出端(高電平有效)，GS為優(yōu)先編碼工作標(biāo)志(低電平有效)。三．優(yōu)先編碼器——允許同時(shí)輸入兩個(gè)以上信號(hào)，并按優(yōu)先級(jí)輸出。

集成優(yōu)先編碼器舉例——74148（8線-3線）注意：該電路為反碼輸出。EI為使能輸入端(低電平有效)，EO為使能輸出端(高電平有效)，GS為優(yōu)先編碼工作標(biāo)志(低電平有效)。

四．編碼器的應(yīng)用

1．編碼器的擴(kuò)展用兩片74148優(yōu)先編碼器串行擴(kuò)展實(shí)現(xiàn)的16線—4線優(yōu)先編碼器2．組成8421BCD編碼器3.4.2譯碼器

一．譯碼器的基本概念及工作原理譯碼器——將輸入代碼轉(zhuǎn)換成特定的輸出信號(hào)例：2線—4線譯碼器寫(xiě)出各輸出函數(shù)表達(dá)式：

畫(huà)出邏輯電路圖：二、集成譯碼器1.二進(jìn)制譯碼器74138——3線—8線譯碼器2.8421BCD譯碼器7442三、譯碼器的應(yīng)用1．譯碼器的擴(kuò)展用兩片74138擴(kuò)展為4線—16線譯碼器2．實(shí)現(xiàn)組合邏輯電路例3.4.2.1試用譯碼器和門電路實(shí)現(xiàn)邏輯函數(shù)：解：將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非—與非形式。=m3+m5+m6+m7=用一片74138加一個(gè)與非門就可實(shí)現(xiàn)該邏輯函數(shù)。

例3.4.2.2某組合邏輯電路的真值表如表4.2.4所示，試用譯碼器和門電路設(shè)計(jì)該邏輯電路。解：寫(xiě)出各輸出的最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非—與非形式:

用一片74138加三個(gè)與非門就可實(shí)現(xiàn)該組合邏輯電路。可見(jiàn)，用譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)時(shí)，優(yōu)點(diǎn)更明顯。3．構(gòu)成數(shù)據(jù)分配器

數(shù)據(jù)分配器——將一路輸入數(shù)據(jù)根據(jù)地址選擇碼分配給多路數(shù)據(jù)輸出中的某一路輸出。用譯碼器設(shè)計(jì)一個(gè)“1線-8線”數(shù)據(jù)分配器

四、數(shù)字顯示譯碼器常用的數(shù)字顯示器有多種類型，按顯示方式分，有字型重疊式、點(diǎn)陣式、分段式等。

按發(fā)光物質(zhì)分，有半導(dǎo)體顯示器，又稱發(fā)光二極管(LED)顯示器、熒光顯示器、液晶顯示器、氣體放電管顯示器等。1．七段數(shù)字顯示器原理按內(nèi)部連接方式不同，七段數(shù)字顯示器分為共陰極和共陽(yáng)極兩種。2．七段顯示譯碼器7448七段顯示譯碼器7448是一種與共陰極數(shù)字顯示器配合使用的集成譯碼器。7448的邏輯功能：（1）正常譯碼顯示。LT=1，BI/RBO=1時(shí)，對(duì)輸入為十進(jìn)制數(shù)l～15的二進(jìn)制碼（0001～1111）進(jìn)行譯碼，產(chǎn)生對(duì)應(yīng)的七段顯示碼。（2）滅零。當(dāng)LT=1，而輸入為0的二進(jìn)制碼0000時(shí)，只有當(dāng)RBI=1時(shí)，才產(chǎn)生0的七段顯示碼,如果此時(shí)輸入RBI=0，則譯碼器的a～g輸出全0，使顯示器全滅；所以RBI稱為滅零輸入端。（3）試燈。當(dāng)LT=0時(shí)，無(wú)論輸入怎樣，a～g輸出全1，數(shù)碼管七段全亮。由此可以檢測(cè)顯示器七個(gè)發(fā)光段的好壞。LT稱為試燈輸入端。（4）特殊控制端BI/RBO。BI/RBO可以作輸入端，也可以作輸出端。

作輸入使用時(shí)，如果BI=0時(shí)，不管其他輸入端為何值，a～g均輸出0，顯示器全滅。因此BI稱為滅燈輸入端。

作輸出端使用時(shí)，受控于RBI。當(dāng)RBI=0，輸入為0的二進(jìn)制碼0000時(shí)，RBO=0，用以指示該片正處于滅零狀態(tài)。所以，RBO又稱為滅零輸出端。將BI/RBO和RBI配合使用，可以實(shí)現(xiàn)多位數(shù)顯示時(shí)的“無(wú)效0消隱”功能。具有無(wú)效0消隱功能的多位數(shù)碼顯示系統(tǒng)

3.4.3數(shù)據(jù)選擇器一、數(shù)據(jù)選擇器的基本概念及工作原理

數(shù)據(jù)選擇器——根據(jù)地址選擇碼從多路輸入數(shù)據(jù)中選擇一路，送到輸出。例：四選一數(shù)據(jù)選擇器根據(jù)功能表，可寫(xiě)出輸出邏輯表達(dá)式：由邏輯表達(dá)式畫(huà)出邏輯圖：二、集成數(shù)據(jù)選擇器集成數(shù)據(jù)選擇器74151（8選1數(shù)據(jù)選擇器）三、數(shù)據(jù)選擇器的應(yīng)用1．?dāng)?shù)據(jù)選擇器的通道擴(kuò)展用兩片74151組成“16選1”數(shù)據(jù)選擇器2．實(shí)現(xiàn)組合邏輯函數(shù)（1）當(dāng)邏輯函數(shù)的變量個(gè)數(shù)和數(shù)據(jù)選擇器的地址輸入變量個(gè)數(shù)相同時(shí)，可直接用數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)邏輯函數(shù)。

例4.3.1試用8選1數(shù)據(jù)選擇器74151實(shí)現(xiàn)邏輯函數(shù)：解：將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式：

=m3+m5+m6+m7畫(huà)出連線圖。（2）當(dāng)邏輯函數(shù)的變量個(gè)數(shù)大于數(shù)據(jù)選擇器的地址輸入變量個(gè)數(shù)時(shí)。

例4.3.2試用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)：解：將A、B接到地址輸入端，C加到適當(dāng)?shù)臄?shù)據(jù)輸入端。作出邏輯函數(shù)L的真值表，根據(jù)真值表畫(huà)出連線圖。3.4.4加法器一、加法器的基本概念及工作原理加法器——實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)的加法運(yùn)算

1．半加器——只能進(jìn)行本位加數(shù)、被加數(shù)的加法運(yùn)算而不考慮低位進(jìn)位。列出半加器的真值表：畫(huà)出邏輯電路圖。由真值表直接寫(xiě)出表達(dá)式:如果想用與非門組成半加器，則將上式用代數(shù)法變換成與非形式：由此畫(huà)出用與非門組成的半加器。2．全加器——能同時(shí)進(jìn)行本位數(shù)和相鄰低位的進(jìn)位信號(hào)的加法運(yùn)算。由真值表直接寫(xiě)出邏輯表達(dá)式，再經(jīng)代數(shù)法化簡(jiǎn)和轉(zhuǎn)換得：根據(jù)邏輯表達(dá)式畫(huà)出全加器的邏輯電路圖：

二、多位數(shù)加法器4位