EDA技術(shù)實(shí)踐七人表決器報(bào)告完美版09級(jí)

課程設(shè)計(jì)課程名稱硬件描述語言與EDA技術(shù)題目名稱硬件描述語言與EDA技術(shù)實(shí)踐學(xué)生學(xué)院資料與能源專業(yè)班級(jí)09微電子學(xué)(1)班學(xué)號(hào)68學(xué)生姓名鐘萬友指導(dǎo)教師陳先朝2011年12月9日題目名稱學(xué)生學(xué)院專業(yè)班級(jí)姓名學(xué)號(hào)一、課程設(shè)計(jì)的內(nèi)容

廣東工業(yè)大學(xué)課程設(shè)計(jì)任務(wù)書硬件描述語言與EDA技術(shù)實(shí)踐資料與能源學(xué)院09微電子學(xué)(1)班鐘萬友68系統(tǒng)功能解析；實(shí)現(xiàn)系統(tǒng)功能的方案設(shè)計(jì)；編寫各功能模塊VHDL語言程序；對(duì)各功能模塊進(jìn)行編譯、綜合、仿真和考據(jù)；頂層文件設(shè)計(jì)；整個(gè)系統(tǒng)進(jìn)行編譯、綜合、仿真和考據(jù)；在CPLD/FPGA實(shí)驗(yàn)開發(fā)系統(tǒng)試驗(yàn)箱進(jìn)步行硬件考據(jù)。二、課程設(shè)計(jì)的要求與數(shù)據(jù)按所部署的題目要求，每一位學(xué)生獨(dú)立完成全過程；分模塊層次化設(shè)計(jì)；各功能模塊的基層文件必定用VHDL語言設(shè)計(jì)，頂層文件可用VHDL語言設(shè)計(jì)，也可以用原理圖設(shè)計(jì)。三、課程設(shè)計(jì)應(yīng)完成的工作所要求設(shè)計(jì)內(nèi)容的全部工作；按設(shè)計(jì)指導(dǎo)書要求提交一份報(bào)告書；提交電子版的設(shè)計(jì)全部?jī)?nèi)容：工程目錄文件夾中的全部?jī)?nèi)容，報(bào)告書四、課程設(shè)計(jì)進(jìn)度安排序號(hào)設(shè)計(jì)各階段內(nèi)容地點(diǎn)起止日期1部署設(shè)計(jì)題目和要求；收集相關(guān)資料。工3－317或宿舍2方案解析與確定；編寫VHDL源程序。工3－317或宿舍3編寫VHDL源程序；編譯、綜合、仿真、工3－317或宿舍準(zhǔn)時(shí)解析、適配。4下載和硬件考據(jù)；查收。工3－3175下載和硬件考據(jù)；查收；撰寫報(bào)告工3－317678五、應(yīng)收集的資料及主要參照文件陳先朝，硬件描述語言與EDA技術(shù)實(shí)踐指導(dǎo)書，2011年11月2.曹昕燕等編著，EDA技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)，清華大學(xué)初版社，2006年5月劉欲曉等編著，EDA技術(shù)與VHDL電路開發(fā)應(yīng)用實(shí)踐，電子工業(yè)初版社，2009年4月劉昌華等編著，數(shù)字邏輯EDA設(shè)計(jì)與實(shí)踐：MAX+plusⅡ與QuartusⅡ雙劍合璧，國(guó)防工業(yè)初版社，2009年5.劉江海主編，EDA技術(shù)課程設(shè)計(jì)，華中科技大學(xué)初版社，2009年1月發(fā)出任務(wù)書日期：2011年12月5日指導(dǎo)教師簽字：計(jì)劃完成日期：2011年12月9日基層授課單位責(zé)任人簽章：主管院長(zhǎng)簽章：七人表決器設(shè)計(jì)一、設(shè)計(jì)目的1.熟悉QuartusII軟件的使用。熟悉七人表決器的工作原理熟悉EDA開發(fā)的基本流程。二、設(shè)計(jì)要求表決器就是對(duì)于一個(gè)行為，由多個(gè)人投票，若是贊成的票數(shù)過半，就認(rèn)為此行為可行；否則若是反對(duì)的票數(shù)過半，則認(rèn)為此行為無效。七人表決器由七個(gè)人來投票，當(dāng)贊成的票數(shù)大于也許等于4人時(shí)，則認(rèn)為贊成；反之，當(dāng)反對(duì)的票數(shù)大于也許等于4人時(shí)，則認(rèn)為不同樣意。實(shí)驗(yàn)中用7個(gè)撥擋開關(guān)來表示七個(gè)人，當(dāng)對(duì)應(yīng)的撥擋開關(guān)輸入為‘1’時(shí)，表示此人贊成；否則若撥擋開關(guān)輸入為‘0’時(shí)，則表示此人反對(duì)。表決的結(jié)果用一個(gè)LED表示，若表決的結(jié)果為贊成，則LED被點(diǎn)亮，；否則，若是表決的結(jié)果為反對(duì)，則LED不會(huì)被點(diǎn)亮。同時(shí)用七段顯示數(shù)碼管來顯示贊成的人數(shù)和反對(duì)的人數(shù)。三、電路及連線設(shè)計(jì)管腳分配：實(shí)驗(yàn)符號(hào)對(duì)應(yīng)附錄符號(hào)管腳K1K1PIN_28K2K2PIN_29K3K3PIN_30K4K4PIN_31K5K5PIN_38K6K6PIN_39K7K7PIN_40AAPIN_141BBPIN_142CCPIN_143DDPIN_144EEPIN_147FFPIN_148GGPIN_149m_ResultSEG5PIN_190AAPIN_157BBPIN_158CCPIN_159DDPIN_160EEPIN_170FFPIN_172GGPIN_173四、使用說明本設(shè)計(jì)就是利用芯片ACEX1K系列的EP1K30QC208-，3撥擋開關(guān)模塊和LED模塊來實(shí)現(xiàn)一個(gè)簡(jiǎn)單的七人表決器的功能。撥擋開關(guān)模塊中的sw1～sw7表示七個(gè)人，當(dāng)撥擋開關(guān)輸入為‘1’時(shí)，表示對(duì)應(yīng)的人投贊成票，否則當(dāng)撥擋開關(guān)輸入為‘0’時(shí)，表示對(duì)應(yīng)的人投反對(duì)票；LED模塊中SEG5表示七人表決的結(jié)果，當(dāng)SEG5點(diǎn)亮?xí)r，表示一致贊成，否則當(dāng)SEG5熄滅時(shí)，表示一致反對(duì)。爾后數(shù)碼管SEG1和SEG2分別顯示贊成，反對(duì)的人數(shù)。五、流程圖設(shè)計(jì)七個(gè)人開始投票表決統(tǒng)計(jì)贊成的人數(shù)jN判斷j否大于3YD1_1點(diǎn)亮并且大板的數(shù)碼管顯示P,QD1_1熄滅并且大板的數(shù)碼管顯示E,F小板顯示統(tǒng)計(jì)結(jié)果中贊成的人數(shù)六、程序設(shè)計(jì)以下：LIBRARYIEEE;USEUGISPORT(clk:INSTD_LOGIC;am:INSTD_LOGIC_VECTOR(6DOWNTO0);y:OUTSTD_LOGIC;y1,y2:OUTSTD_LOGIC_VECTOR(6DOWNTO0));ENDENTITYUG;ARCHITECTUREoneOFUGISSIGNALq:STD_LOGIC;SIGNALq1,q2:STD_LOGIC_VECTOR(6DOWNTO0);BEGINPROCESS(am)VARIABLEshu:INTEGER;BEGINshu:=0;IFclk'EVENTANDclk='1'THENIFam(0)='1'THENshu:=shu+1;ENDIF;IFam(1)='1'THENshu:=shu+1;ENDIF;IFam(2)='1'THENshu:=shu+1;ENDIF;IFam(3)='1'THENshu:=shu+1;ENDIF;IFam(4)='1'THENshu:=shu+1;ENDIF;IFam(5)='1'THENshu:=shu+1;ENDIF;IFam(6)='1'THENshu:=shu+1;ENDIF;CASEshuISWHEN0=>q<='0';q1<="1111110";q2<="1110000";WHEN1=>q<='0';q1<="0110000";q2<="1011111";WHEN2=>q<='0';q1<="1101101";q2<="1011011";WHEN3=>q<='0';q1<="1111001";q2<="0110011";WHEN4=>q<='1';q1<="0110011";q2<="1111001";WHEN5=>q<='1';q1<="1011011";q2<="1101101";WHEN6=>q<='1';q1<="1011111";q2<="0110000";WHEN7=>q<='1';q1<="1110000";q2<="1111110";WHENOTHERS=>q<='Z';q1<="ZZZZZZZ";q2<="ZZZZZZZ";ENDCASE;y<=q;y1<=q1;y2<=q2;ENDIF;ENDPROCESS;ENDARCHITECTUREone;七、波形時(shí)序仿真八、波形解析當(dāng)七個(gè)人am(6)、am（5）、am（4）、am（3）、am（2）、am（1）、am（0）投票結(jié)果為“1101111“，則數(shù)碼管SEG1的結(jié)果是“1011111”即顯示數(shù)字“6”，數(shù)碼管SEG2結(jié)果是“0110000”，顯示數(shù)字“1”，此時(shí)LED燈亮，投票經(jīng)過；當(dāng)七個(gè)人投票結(jié)果是“0111000”，SEG1顯示“3”，SEG2顯示“4”，LED燈不亮，投票不經(jīng)過。以此類推。九、管腳分配十、設(shè)計(jì)問題與解決方法在本程序中因?yàn)槭嵌嗦份敵?，輸出存在時(shí)序差，產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，以致在時(shí)序仿真的時(shí)候輸出波形中產(chǎn)生“毛刺”，為了去除這些“毛刺”，加入一個(gè)時(shí)鐘信號(hào)CLK,其周期設(shè)置為20ns.十一、設(shè)計(jì)總結(jié)：經(jīng)過這段時(shí)間的EDA課程設(shè)計(jì)，我更加熟練的掌握了EDA開發(fā)的基本流程，熟練的使用QuartusII軟件進(jìn)行編程，在大家的努力之下，我們完成了七人表決器的相關(guān)設(shè)計(jì)，在此我要感謝我的組員和在ED