半導(dǎo)體集成電路第6章單溝道MOS邏輯集成電路課件

第六章單溝道MOS邏輯集成電路內(nèi)容提要1：各種單溝道MOS倒相器的結(jié)構(gòu)分析、性能分析2：不同倒相器之間的比較3：?jiǎn)螠系繫OS邏輯集成電路的構(gòu)成MOS邏輯集成電路是繼雙極型晶體管集成電路獲得應(yīng)用之后迅速發(fā)展的另一類型集成電路。由于采用電壓控制型器件MOSFET，比之雙極型集成電路，其突出優(yōu)點(diǎn)是功耗低，占用芯片面積小，因此其集成度高，功耗小。這正好符合了集成電路的發(fā)展方向?？梢詮V泛應(yīng)用于航天，微處理機(jī)，空間技術(shù)，軍事系統(tǒng)等領(lǐng)域。最早出現(xiàn)的MOS邏輯集成電路是P溝MOS電路。其突出的優(yōu)點(diǎn)是制作容易成本低，但速度低，電源電壓高。對(duì)一個(gè)MOS門電路，其狀態(tài)的改變?nèi)Q于對(duì)柵電容的充放電。因此速度及扇出都受柵電容的影響。這也是早期MOS電路的發(fā)展較緩的原因之一。隨著工藝技術(shù)的發(fā)展，出現(xiàn)了NMOS電路。由于電子表面遷移率較空穴表面遷移率高出兩倍，因此在同樣的幾何尺寸下。NMOS管的導(dǎo)通能力大大增強(qiáng)，意味著其工作速度更快。另外，由于NMOS管閾值電平較低，其電源電壓也相應(yīng)降低。因此，目前NMOS電路得到解決了廣泛的應(yīng)用。從表中可以看出，綜合各方面的參數(shù)考慮，MOS電路，特別是CMOS電路是最符合現(xiàn)代電子技術(shù)發(fā)展的集成電路。TTLECLI2LE/DMOSHMOSCMOSPC(mw)10250.0410.410-2～10-3

tpd(ns)1022540.525電路優(yōu)值10050140.22.5×10-1～10-2

電源(V)5-5.20.84～82～43～15邏輯擺幅30.80.63～71～33～15幾種數(shù)字門電路的典型電特性在本篇的內(nèi)容之先，我們已學(xué)過(guò)雙極型邏輯電路，而在電路形式上，MOS電路與雙極電路有相似之處，我們可以參照雙極電路來(lái)分析MOS電路。另外，MOSFET是多子元件，是壓控元件，而雙極管是少子元件，電流控制元件。因此，MOS電路不需考慮少子存貯效應(yīng)，而主要考慮電容效應(yīng)，而對(duì)壓控電件，理論扇出為無(wú)窮，但實(shí)際上負(fù)載能力受電容負(fù)載的限制。此外，MOSFET還具有襯底偏置效應(yīng)，在電路分析中，應(yīng)注意其特點(diǎn)。在接觸到MOS電路之先，我們回顧一下MOS管的基本知識(shí)。MOSFET有四種類型：結(jié)構(gòu)種類工作方式柵壓特點(diǎn)P溝道增強(qiáng)型負(fù)易制造工作、速度慢耗盡型難于制造N溝道增強(qiáng)型正制造復(fù)雜、速度快

耗盡型正負(fù)均可可在零柵壓下工作在邏輯電路中，總是希望不另附加偏置電路，即在輸入“0”狀態(tài)時(shí)輸入管（驅(qū)動(dòng)管）截止，而輸入“1”電平時(shí)，輸入管導(dǎo)通，因而輸入管毫無(wú)例外地采用增強(qiáng)型管。

三、特性分析類似于雙極型晶體管倒相器，我們也以其電壓傳輸特性來(lái)描述MOS倒相器的靜態(tài)特性。對(duì)負(fù)載RL：VO=VDD―ILRL

對(duì)MOS管：飽和區(qū)非飽和區(qū)空載條件下IL=ID聯(lián)立求解，可得VO

～Vi關(guān)系采用圖解法因IDS=IL，將負(fù)載線VDD-VDS

～I(xiàn)L畫在TI輸出特性曲線中，得到一系列交點(diǎn)，每一點(diǎn)對(duì)應(yīng)一組（VO、Vi），列于VO～Vi坐標(biāo)中，得到VO～Vi曲線。從中可以看出：Vomax=VDD；Vomin與RL

有關(guān)，為減小VOL則RL盡可能大；過(guò)渡區(qū)特性與RL有關(guān)，RL越大，過(guò)渡區(qū)越窄。四、特點(diǎn)：從電特性來(lái)看，電阻負(fù)載MOS倒相器要求RL越大越好，特別是在集成電路中，由于盡量采用最小面積MOS管，使得其導(dǎo)通電阻RMOS相當(dāng)大，這對(duì)集成化很不利，因而除了在大跨導(dǎo)MOS電路中，一般都不使用。1、基本電路：2、電路原理：以一個(gè)飽和MOSFET代替大電阻RL飽和條件下：VDS

>VGS–VT不考慮襯底效應(yīng)時(shí)

（VSB≠0時(shí)，△VT≠0。襯底效應(yīng)）

VDSL=VGSL滿足VDSL>VGSL–VT故為飽和負(fù)載3、特性分析：a：電壓傳輸特性圖解法：先找出負(fù)載線VDSL～I(xiàn)DSL依據(jù)IDSL=IDSI

VO=VDSI=VDD－VDSL將負(fù)載線畫出在TI的輸出特性曲線中，得到一系列交點(diǎn)。于是每一個(gè)交點(diǎn)對(duì)應(yīng)一組VO、Vi值，將其聯(lián)立曲線，便得到電壓傳輸特性曲線。

b：輸出特性按照IDSI=IDSL=KL(VGSL-VTL)2當(dāng)Vi

=0時(shí)：TI截止

IDSI=IDSL=0此時(shí)，TL也截止

VDSL=VTL

V0=VDD

–VTL存在一個(gè)閾值損失

當(dāng)Vi繼續(xù)上升，使得TI進(jìn)入非飽和狀態(tài)傳輸特性進(jìn)入非線性區(qū)以VOH=VDD-VTL歸一化

當(dāng)Vi

進(jìn)一步增大時(shí)，輸出VOL此時(shí)VO?VOH

換一種表達(dá)方式：

比較VOH

，VOL由于VOL由兩管跨導(dǎo)之比決定，故稱有比電路。c．直流噪聲容限與TTL電路類似

增大

，VDD

可提高噪聲容限。設(shè)忽略TL

管電流初始，TI飽和導(dǎo)通：VO>Vi–VT由于CL放電，VO下降至VO<Vi–VT

飽和區(qū)放電時(shí)間：非飽和區(qū)放電時(shí)間：總下降時(shí)間：引入歸一化下降時(shí)間常數(shù)：

且

則：

設(shè)計(jì)應(yīng)用：VOH/VOL15～20欲降低下降時(shí)間，應(yīng)提高輸入管跨導(dǎo)，即K因子，亦即寬長(zhǎng)比，還應(yīng)減小邏輯擺幅，增加電壓因子（VOH–VT）。上升時(shí)間：Vi“1”→“0”此時(shí)：VI

截止，VL飽和引入歸一化時(shí)間常數(shù)：

欲降低上升時(shí)間，應(yīng)提高負(fù)載管跨導(dǎo)，即寬長(zhǎng)比，增加電壓因子（VDD–VT），減小邏輯擺幅。

降低靜態(tài)功耗與提高速度是矛盾的，因此，不能單純從速度或功耗衡量電路的性能優(yōu)劣，一般以其乘積來(lái)衡量，稱為電路優(yōu)值。4．E/EMOS倒相器設(shè)計(jì)：先根據(jù)工藝及速度要求決定（W/L）L，再由VOL決定（W/L）I，再驗(yàn)證是否滿足功耗及噪容要求。5．特點(diǎn)：a．有比電路，集成度不高；b．高電平時(shí)，TL臨界導(dǎo)通，上升速度慢；c．存在閾值損失?！欤?３E/E非飽和負(fù)載MOS倒相器

1、基本電路：2、電路分析：a、滿足：VGG>VDD+VT則：VOH=VDD消除了閾值損失

由：VGG>VDD+VTVDD<VGG–VTVDS<VGS–VT始終處于非飽和區(qū)。一、基本電路

非飽和倒相器T1，T2的基礎(chǔ)上加上自舉電容Cb和預(yù)充電管T3組成。CS是寄生電容。二、電路原理

瞬態(tài)條件下：利用電容兩端電壓不能突變的特性，將輸出端電位的瞬態(tài)變化反映到負(fù)載管T2的柵極。T3管對(duì)A點(diǎn)預(yù)充電，直到VA升高至T3截止。VA=VDD-VT31、閾值損失問(wèn)題當(dāng)Vi由“1”跳變至“0”時(shí)：T1截止，由于T3對(duì)A預(yù)充電壓VA=VDD-VT，使T2導(dǎo)通，VO上升，設(shè)輸出VO上升很快，則Cb兩端電位不能突變，VO的上升被Cb耦合到A點(diǎn)，使A點(diǎn)電位升高。VGG2=VA=(VDD-VT3)+δVOδ稱自舉率。只要設(shè)計(jì)使得VGG2=(VDD-VT3)+δVO>VDD+VT2

就可以克服閾值損失。此時(shí)：VOH=VDDVDD–VT3+δVDD>VDD+VT2于是克服閾值損失的條件：δ>注意VT2，VT3應(yīng)考慮襯底偏置效應(yīng)。2、低電平問(wèn)題當(dāng)Vi由“0”跳變到時(shí)“1”時(shí)，T1導(dǎo)通，VO下降，此時(shí)，VO下降也會(huì)反映到VA，顯然，VA下降將導(dǎo)致T2導(dǎo)通較差，這對(duì)于低電平是有利的。注意穩(wěn)態(tài)條件下：VA=VDD-VT3T2工作于飽和狀態(tài)顯然：VOH=VDD-VT2-VT3故自舉負(fù)載倒相器適宜于動(dòng)態(tài)運(yùn)用3、工作速度問(wèn)題當(dāng)Vi由“1”跳變至“0”時(shí)，T1截止，T2導(dǎo)通，VO上升。VO的上升被Cb耦合到A點(diǎn)：VA=VDD-VT2+δVO=VGG2即隨著VO的上升，負(fù)載管的柵極電位被抬高，因此導(dǎo)通能力增加，上升速度加快，故有利于提高電路的速度。三．特點(diǎn)1．消除了閾值損失；2．提高了速度；3．βR要求不大，有利于提高集成度。四．改進(jìn)增加電位提供管T4；穩(wěn)態(tài)：VOH=VDD-VT4

或者增加一高阻值電阻R；穩(wěn)態(tài)：VOH=VDD§６-４E/ＤMOS倒相器E/EMOS飽和負(fù)載電路存在三大缺點(diǎn)，于是提出了非飽和負(fù)載，自舉電路進(jìn)行改進(jìn)。就自舉電路來(lái)說(shuō)，性能已得到很大改進(jìn)，但電路卻復(fù)雜了，特別是引入電容，增加了面積，因此不是最佳方案。仔細(xì)分析可看出，E/EMOS倒相器的缺點(diǎn)均與增強(qiáng)型負(fù)載管有關(guān)，如為提供充電電流，TL的柵極與電源相連，因此造成了閾值損失。從結(jié)構(gòu)上進(jìn)一步改進(jìn)，出現(xiàn)了E/DMOS倒相器，獲得了成功。一、基本電路二、電路原理采用耗盡元件作負(fù)載，在零柵壓下，TD可導(dǎo)通，于是沒(méi)有閾值損失。上升過(guò)程中，如果TD飽和導(dǎo)通（VDS>VGS-VT）則：IDSL=KD（VGS-VTD）2=KDVTD2

與VDS無(wú)關(guān)，具有恒流特性，因而具有不隨時(shí)間而變的向負(fù)載電容充電的電流，速度得到了改進(jìn)。

三．靜態(tài)分析1、輸出特性：Vi=“0”時(shí)TE截止TD導(dǎo)通VOH=VDD

Vi=“1”時(shí)TD飽和TE非飽和KE[2（VDD-VTE）VOL-VOL2]=KDVTD2VOL與VTD、VTE、KE/KD有關(guān)，且更強(qiáng)烈依賴于VTD?？梢酝ㄟ^(guò)調(diào)節(jié)VTD來(lái)控制VOL，故基本上可以看作無(wú)比電路

2、傳輸特性采用圖解法作出電壓傳輸特性曲線VO~Vi先作出負(fù)載管伏—安特性曲線

I~（VDD-VO）隱含VO再反映到驅(qū)動(dòng)管輸出特性曲線I~（Vi-VO）隱含Vi，VO得到一系列（Vi，VO）的工作點(diǎn)，將工作點(diǎn)描在Vi，VO坐標(biāo)系，便得到VO~Vi關(guān)系曲線。分段討論：AB段：Vi≤VTE，TE截止，TD非飽和導(dǎo)通

VOH=VDDBC段：TE飽和，TD非飽和

IDSE=IDSD

拋物線關(guān)系CD段：TD，TE均飽和

VDSE，VDSD均與Vi無(wú)關(guān)，故VO與Vi無(wú)關(guān)，因此垂直下降DE段：TD飽和，TE非飽和，非線性下降幾點(diǎn)結(jié)論：1、傳輸特性與關(guān)系不大，基本上是無(wú)比電路；2、VTD對(duì)傳輸特性影響很大，VTD越小，傳輸特性越好，但VTD太小要影響速度，且受襯底效應(yīng)影響，可能出現(xiàn)溝道消失，從而影響VOH。通常，IDSD太大，功耗大，影響電路優(yōu)值，IDSD太小，速度慢，因此應(yīng)適當(dāng)選擇。3、直流噪聲容限嚴(yán)格地計(jì)算關(guān)門電平與開門電平：令可得到兩個(gè)點(diǎn)Vi1，Vi2。

稱單位增益點(diǎn)。上單位增益點(diǎn)在BC段：關(guān)門電壓：下單位增益點(diǎn)在DE段：開門電壓:均與VTE，VTD，有關(guān)，且VNML與VNMH的設(shè)計(jì)存在矛盾。實(shí)際上，我們希望VNML，VNMH均大，因此存在一個(gè)最佳設(shè)計(jì)。注意轉(zhuǎn)折電壓與VTE，VTD，有關(guān)，而最佳抗干擾設(shè)計(jì)對(duì)應(yīng)于一般VTE取1V，考慮速度，功耗，低電平，以及襯底效應(yīng)等，一般取VTD=-2V，這樣可取1~2。

四．瞬態(tài)特性分析方法與E/EMOS倒相器完全一致。上升過(guò)程：Vi由“1”跳變到“0”，TE截止，TD導(dǎo)通，VDD通過(guò)TD對(duì)CL充電。下降過(guò)程：Vi由“0”跳變到“1”，TE、TD均導(dǎo)通，CL通過(guò)TE放電。下降時(shí)間：由于CL瞬態(tài)電流很大，忽略IDSD，這樣ic=IDSE，與E/EMOS倒相器下降時(shí)間完全一致。上升時(shí)間：Vi=“0”，TE截止，TD導(dǎo)通VDSD=VDD－VO當(dāng)VO<VDD+VTD時(shí)VDSD>VGSD-VTD

因而TD處于飽和區(qū)當(dāng)VO>VDD+VTD時(shí)VDSD<VGSD-VTD

因而TD處于非飽和區(qū)故：設(shè)VDD+VTD>0.9VDD，則：tr=tr1=0.8CLVDD/ION≈CLVDD/ION

與VTD有關(guān)，考慮襯底偏置效應(yīng)：隨VO增加，ΔVTD↑，VTD↑，ION下降當(dāng)VO=0時(shí)：VTD=VTDO當(dāng)VO=VOH=VDD時(shí)：VTD=VTDO+ΔVTD（VDD）在計(jì)算中，通常取其平均值VTD=VTDO+ΔVTD（VDD）五．電路優(yōu)值平均靜態(tài)功耗：

與KD，VTD有關(guān)，設(shè)計(jì)中，由于VTD受多因素的限制（工藝，速度等），往往通過(guò)改變KD，而不是改變VTD來(lái)調(diào)節(jié)功耗，而KD的改變則是調(diào)節(jié)的問(wèn)題了。瞬態(tài)功耗：設(shè)忽略下降時(shí)間，則倒相器工作于開關(guān)狀態(tài)時(shí)最大工作頻率為：總功耗：平均延遲時(shí)間：電路優(yōu)值：六．特點(diǎn)1．消除了閾值損失，VOH=VDD，可在低電源電壓下工作；2．采用耗盡型負(fù)載，負(fù)載電流恒定，速度快；3．盡管仍為有比電路，但調(diào)節(jié)VTD可保證VOL的要求，因而可提高集成度；4．直流噪容大，抗干擾能力強(qiáng)；5．功耗增大。

七．E/DMOS倒相器設(shè)計(jì)

1．確定VTE，VTDVTE的選取主要考慮抗干擾能力

它可以比E/E電路取得高些，以提高低電平抗干擾能力；VTD主要考慮襯底效應(yīng)下功能具備功能，并在速度與功耗之間作出折衷。2．確定KD通常首先是滿足速度指標(biāo)，再考慮功耗3．確定KE（）對(duì)VOL，要求大于某值；對(duì)VSW，要求在某范圍（VSW=VTE）。兩者矛盾時(shí)，先照顧VOL。而對(duì)抗干擾能力作出一定的犧牲。§6-5靜態(tài)MOS電路

我們已經(jīng)介紹了幾種MOS倒相器，本節(jié)在此基礎(chǔ)上再介紹一些基本的單元電路，這些單元電路是LSI中的常用單元。值得注意的是，本節(jié)中介紹的場(chǎng)為N溝MOS電路，因而采用正邏輯，對(duì)于P溝電路，一般采用負(fù)邏輯。根據(jù)摩根定理，正邏輯的“與”相當(dāng)于負(fù)邏輯的“或”。因此，只要進(jìn)行邏輯變換，這里的討論同樣適于P溝電路。

靜態(tài)MOS電路有三個(gè)特點(diǎn)：1、可在直流電壓下工作，當(dāng)完成一個(gè)邏輯功能后，只要條件不變，其結(jié)果可長(zhǎng)期穩(wěn)定保存；2、電路形式與雙極型電路類似；3、各種復(fù)雜電路可分解為基本倒相器電路。靜態(tài)MOS門電路的構(gòu)成原則：1、輸入管串連構(gòu)成“與”邏輯，輸入管并聯(lián)構(gòu)成“或”邏輯。2、共用負(fù)載。3、原則上，單管門邏輯仍然適用。按照這三條基本原則，靜態(tài)MOS門電路可以方便的設(shè)計(jì)其邏輯關(guān)系a．與非門，與門電路形式：邏輯關(guān)系：

F=特點(diǎn)：輸入管串聯(lián)，VOL∝，因此要求TA，TB有更小的等效阻抗，即，應(yīng)用更大的，因此串聯(lián)數(shù)目一般在三個(gè)以下。與非門后加一級(jí)倒相器即為與門。b．或非門，或門電路形式：邏輯關(guān)系：

特點(diǎn)：