平版數(shù)字邏輯電路與系統(tǒng)設(shè)計(jì)習(xí)題答案

第1章習(xí)題及解答

（（解（11011）2（2） ）2 （4） ）2（0.1001）2（11.001）2（6）（0.0111）2（8）（101011.11001）2 1.3 ）2=（57）16 題1.5解： （43）10 1.7 +13 +3（2）?9（4）?8ABBABAABCABABCAABACAB題1.9解ABBABAABABBA0000011110111111ABCABABCABAB0000000100010000110010000101111101111100ABCABA0001100100010110110010000101001101111100ABCABAB0001100100010110110010011101111100011100FABACBCFAACACDFBDDDBCADFABCADBFACBCBAFABB題1.11解FABACBCACDAFAACACDDAFBDDDBCADBDABFABCADBCDABCFACBCBACACFABBCABBCAC或ABBCFABCDABC ABCDFAC FA,B,Cm3,5,6,7FA,B,C,Dm0,4,6,8,13題1.13解FABCDABC ABCDFBADFAC FBFA,B,Cm3,5,6,7FAFA,B,C,Dm0,4,6,8,13FADACDFBD 或FBDFBDABCDFABCFACABCABF(A,B,C,D)題1.15解FABCFBCACB 或FBCBCAFACABCABCFBCACABCFBCDAF(A,B,C,D)FACDBCB第2章習(xí)題及解答

50k

2.1三極管為放大狀態(tài)；設(shè)VCES0.3V有 60.7 IC0.10650VB VCVB VCVCES 60.7B

60.3 F1 BB BB=A= 2.3B0tB0t

&

V

&2.5F10；F21；F31；F40F5為高阻F6為高阻F71F80&&F1A F2F4AF3AB2.7&A&F1A

F2ABF3AB0

F4A2.9

F1ABAB；F2ABA2.11F1A⊙ ；F2AB ；F3EBDACEAB2.13（2第3章習(xí)題及解答AFBABF001010100111ABF001010100111FAB11ABC000000011001010011011001010101110ABC0000000110010100110110010101011100111111作為數(shù)據(jù)輸入，列表說(shuō)明輸出YS3～S0作用下與A、B的關(guān)系。YS3ABS2ABS1BS0B因此輸出Y和A、B之間應(yīng)有16種函數(shù)關(guān)系。列表如下：ABCF1為綠燈、F2為黃燈、F3為紅燈，燈亮為1，燈滅為0。ABC000001001001010001011010100001101010110010111100求得F1、F2、F3的邏輯表達(dá)式分別為F1 F3ABBCABCXYZ000001001010010011011100100011101100110101111110XABBC YAB Z當(dāng)0≤X≤3時(shí)，Y=X；3.11解X和Y均為三位二進(jìn)制數(shù)，所以設(shè)Xx2x1x0Yy2y1y0x2 為。根據(jù)題意可以列值表如下000000001001010010011011100101101110110111111XXX化簡(jiǎn)后得y2y1y0分別y2y1x1x2y0x2x0x2因?yàn)橐门c非門電路實(shí)現(xiàn)，所以將y2y1y0寫成與非—與非式y(tǒng)2y1x1x2x0x1x2y0x2x0x2x0x0x2x0x2x2解00000000100000000001000010010010001000001010010000110000101101100100000011000000010100011101001101100010111001100111001111111001分別求出y3,y2,y1,y0的表y3y2a1b1y1a1b0a0b1a0b1a1b0y0a0b03.15FABDBDABCABCABCD01101100,11111010,00110110變化時(shí)，是否存在靜態(tài)功能。3.15解：111111111111111111而且對(duì)應(yīng)中間狀態(tài)的輸出也為1，故此變化不存在靜態(tài)功能。同理從1111到1010經(jīng)歷的兩條途徑111111101010存在1；都會(huì)產(chǎn)生0第4章習(xí)題及解答 用門電路設(shè)計(jì)一個(gè)4線—2線二進(jìn)制優(yōu)先編。編輸入為A3A2A1A0，A3優(yōu)先級(jí)A0優(yōu)先級(jí)最低，輸入信號(hào)低電平有效。輸出為Y1Y0，反碼輸出。電路要求加一G輸出端，以指示最低優(yōu)先級(jí)信號(hào)A0輸入有效。4.1：根據(jù)題意，可列出真值表，求表達(dá)式，畫出電路圖。其真值表、表達(dá)式和電路圖如圖題解4.1所示。由真值表可知GA3A2A1A0。YYG0000000000100000100000011000010000001010000110000011100010000101001010101001010110101100100110110011101111111110A30011

0001110000000011110000YA1

Y1A3

A3

000111Y0A3A2A320200000000001001111111

編

YG圖題解 A0 1 圖題解 C

F1(C,B,A)m(0,2,4,6)F2(C,B,A)m(1,3,5,7)4.7試用一片4線— 線譯和與非門設(shè)計(jì)能將 轉(zhuǎn)換器。譯74154的邏輯符號(hào)如圖4.17所示。解4位二進(jìn)制碼為B3B2B1B0，4位格雷碼R3R2R1R0。根據(jù)兩碼之間的關(guān)系可得R3(B3,B2,B1,B0)m(8~15)R2(B3,B2,B1,B0)m(4~11)m4m5m6m7m8m9m10R1(B3,B2,B1,B0)m(2~5,10~13)m2m3m4m5m10m11m12R0(B3,B2,B1,B0)m(1,2,5,6,9,10,13,14)m1m2m5m6m9m10m13則將譯74154使能端均接低電平，碼輸入端從到低位分別接B3、B2、B1、B0，根 ⑵F(A,B,C)M(0,6,⑶F(A,B,C)(AB)(B⑷F(A,B,C,D)BCACDACDABCD⑸F(A,B,C,D)m(0,2,3,5,6,7,8,9)數(shù)據(jù)選擇器的選通控制端ST必須接有效電平，圖略）⑴D0D1D3D60,D2D4D5D7⑵D0D6D70,D1D2D3D4D5⑶D0D2D3D60,D1D4D5D7⑷D0D5D,D1D4D,D2D61,D3D7⑸D0D,D2D,D1D3D41,D5D6D70或號(hào)編碼輸入標(biāo)志的8線-3線優(yōu)先編。3412341212XXX的狀態(tài)來(lái)判斷擴(kuò)展電路中哪一個(gè)有編碼信號(hào)輸入。所設(shè)計(jì)電路如圖題解4.11所示，由電路可見(jiàn)，當(dāng)編（2）的EO0時(shí)，表示編（2）有編碼信號(hào)輸入，故選通數(shù)據(jù)選擇器的0通道，將編（2）的碼送到Y(jié)1Y0端；當(dāng)編（2）的EO1時(shí)，表示編（2）無(wú)編碼信號(hào)輸入，而低位編（1）有可能有編碼信號(hào)輸入，也可能無(wú)編碼信號(hào)輸入，則將低位編（1）的碼送到Y(jié)1Y0端（當(dāng)無(wú)編碼信號(hào)輸入輸入時(shí)，Y1Y000。編輸出的最碼，由編（2）的EO信號(hào)取反獲得。由電路可見(jiàn)，EOY1表示無(wú)編碼信號(hào)輸入。112 XXX2 2 Ci(Ai,Bi,Ci1)(AiBiAiBi)Ci1AiBim(3,5,6,1&1&圖題解 S S圖4.15解Sabab)CIabab)CIababCOabab)CIababab＝abD0SCO(abab(abab)D1D0 D2CO D3COF(a,b,c,d)m(1,3,5,6,9,10,12,14)4.17解：S1電路作加法時(shí)，輸出一定為時(shí)，C40，應(yīng)將電路輸出Y4Y3Y2Y1取碼，使其成為原碼。設(shè)電路符號(hào)位為F，進(jìn)位位為Z5圖題解4.17所示。ENEN>2C0︷︷︷︷︷︷*4.試用兩片位二進(jìn)制加法器和門電路設(shè)計(jì)一個(gè)BCD減法器，要求電路輸法器（41610電路框如圖題解4.19所示。圖中，A為被減數(shù)，B為減數(shù)，Y為差的原碼，G為符號(hào)位。然后用門電路或中規(guī)模組合電路（如譯）實(shí)現(xiàn)。bcdsum為BCD碼加法器，可利用例結(jié)果，也可自行設(shè)計(jì)。10s為判斷求補(bǔ)電路，當(dāng)bcdsumC1時(shí)，表示結(jié)果為正，YSC0時(shí)，表示結(jié)果為負(fù)，YS10com10s4 B圖題解4.23試用一片雙4選1數(shù)據(jù)選擇器74HC4539和一片3線-8線譯74138構(gòu)成一個(gè)30174HC45394.34(b)所示，譯74138功能表如表4.6所示。入端，B被加到譯的輸入端，容易看出，當(dāng)A2A1A0B2B1B0時(shí)，數(shù)據(jù)選擇器的輸出F0A2A1A0B2B1B0F1。ENEN14.25474HC85ABCD8421BCD碼，用以表示一位十進(jìn)制數(shù)X。當(dāng)X5時(shí)，該指示器輸出為1。否則輸出為0電路圖如圖題解4.25所示。︷F︷0︷010圖題解的數(shù)值比較器，使該比較器的輸出滿足下列真值表要求(設(shè)3個(gè)二進(jìn)制分別為：x3x2x1x02Yy3y2y1y02Z(z3z2z1z02。74HC85功能表如4.15示條件XY10000000XZ01000000YX00100000YZ00010000ZX00001000ZY00000100XY00000010000000014.27解：374HC85X和YXZ、YZ之間的比較，3FXY)FXY)FXY)FXZ)FXZ)FXZ)F(YZ)F(YZ)， 221B3A321A>BA=B321BA321A>BA=B321321AA>BA=B10x3 y3 x3 z3 y3 z3為低位，ALU（2）為，要實(shí)現(xiàn)減法運(yùn)算，選擇碼S2S1S0必須為001，低位芯片的CN輸入必須為0。11111F︷︷︷︷︷︷︷︷ ︷︷ 1︷︷1︷︷00習(xí)Qn+1/Z01ABCDQn+1Qn+1/Z01ABCDQn+1/Z01ABCD題 解

圖 圖 題 解

題 解

對(duì)應(yīng)的波形（設(shè)觸發(fā)器的初始狀態(tài)為0R

QQQQQQQQR 題 解

RQ題 解×XY ×0101010101001110Qn1XQn

Y=×Y=×

X=

X= 0QQQ Q2XX題 解CLK 發(fā)器的初始狀態(tài)均為0題 解

試用邊沿D觸發(fā)器構(gòu)成邊沿T觸發(fā)器。題5.15解：DT5.17請(qǐng)分析圖P5.17&X題 解

J K J KX 11Qn1XQnQn；QnXQn X

XQnQn+1Z000000001000010000011000100010101100110101111101

Q1Q0 5.19請(qǐng)分析圖P5.19畫出狀態(tài)轉(zhuǎn)換圖(要求畫成Q3Q2Q1→)11 1 1J題 解J1K1 Q K 1J K 2 1Qn1Qn Qn1QnQnQnQnn 2Qn1QnQnQnQnn 2 3

Q000001001010010011011100100101101000110111111000Q3Q2 D1D0的表達(dá)式。圖中A題 解

1×111×10 1×111×1001

0×101×00 0×101×0001所以，這兩個(gè)觸發(fā)器的輸入信號(hào)D1和D0的表達(dá)式分別為DAQn An 5.23JK6X輸入信號(hào)控制，X=0時(shí)，計(jì)數(shù)器做加法計(jì)數(shù)；當(dāng)X=1時(shí)，計(jì)數(shù)器做減法計(jì)數(shù)。5.23解 分離Qn1、Qn1、Qn1的卡諾 QQ

Qn1XQnQnXQnQnQnXQnXQnQnQn1XQnQnXQnQnQnXQnXQ Qn1

所以，J n

KXQnXQnX XQ1 1 n nXQnn

XQnXQnX X J0K0

1

SSSSS6.3試用D4題 Qn1DQnQnQnQnQnQn 222021 0Qn11D1nQn QnQn222021 0Qn11D1nQn QnQn Qn Qn1DQnQnQnQnQn QnQn 題 圖題解6.7474163和門電路設(shè)計(jì)一個(gè)編碼可控計(jì)數(shù)器，當(dāng)輸入控制變5421BCD碼計(jì)數(shù)器狀態(tài)圖如下圖P6.7所示。74163功能表如表6.4所示。

圖P題6.7解：實(shí)現(xiàn)8421BCD碼計(jì)數(shù)器，可采取同步法；5421BCD碼計(jì)數(shù)器可采取置數(shù)法實(shí)現(xiàn)，分析5421BCD碼計(jì)數(shù)規(guī)則可知，當(dāng)Q21時(shí)需置數(shù)，應(yīng)置入的數(shù)為：D3D2D1D0Q3000。加入控制信號(hào)M，即可完成電路設(shè)計(jì)。電路如圖題解6.7所示 1M圖題解 試用同步十進(jìn)制計(jì)數(shù)器74160和必要的門電路設(shè)計(jì)一個(gè)365進(jìn)制計(jì)數(shù)器。要求各位之間為十進(jìn)制關(guān)系。74160功能表如表6.6所示。題 D1DD1D2D1 Q1Q2D1D2圖題解6.11圖P6.11所示電路是用二—十進(jìn)制優(yōu)先編74147和同步十進(jìn)制計(jì)數(shù)器74160組成 D D0D1D2ENTCTRDIV

Q0Q1Q2題 解:當(dāng)A0時(shí)，74160構(gòu)成模9計(jì)數(shù)器，Y端輸出頻率

987當(dāng) 6當(dāng) 5

4當(dāng) 32

6.13試用D觸發(fā)器、與非門和一個(gè)2線—4線譯設(shè)計(jì)一個(gè)4位多功能移位寄存器，移位寄存器的功能表如圖P6.13所示。 右移左移同步置題 譯器譯器6.406.15解86.15所示。累加器的工作過(guò)程為：首先通過(guò)CLK脈沖作用下，將數(shù)據(jù)存入右側(cè)輸入寄存器中。其后，使電路改變成右移位控

S00101 0 0

串行輸圖題解 題 解電路按下列狀態(tài)變換Q0Q1Q2Q3)：若考慮自啟動(dòng)，DSLQ0Q1Q2Q0Q2Q3（結(jié)果不唯一電路圖如圖題6.17所示 C01題 輸

110

輸1D1DFF11DDDDDD4CQQQ習(xí) 若某器的容量為1M×4位，則該器的地址線、數(shù)據(jù)線各有多少條？題7.1解： 題 解 已知ROM的數(shù)據(jù)表如表P7.5A3、A2、A1和A03個(gè)輸入邏輯變量，將數(shù)據(jù)輸出F3、F2、F1和F0作為函數(shù)輸出，試寫出輸出與輸入間的邏輯函00000000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000題 解F3m(8~15)F2m(4~11)A3A2A3A2A3F1m(2~5,10~13)A2A1A2A1A2 請(qǐng)用容量為1K×4位的In2114構(gòu)成4K×4位的RAM，要求畫出電路圖。題7.7解：(4…A9R/W…A9R/W…A9R/W(4…A9R/W…A9R/W…A9R/W…A9R/WA0Y0YA0Y0Y1Y211 44P7.9所示，請(qǐng)寫出其邏輯函11111&&&&&&&&&&&&&&1 題 解F0A0A1A0A1F1A1A2A1A2F2A2A3A2A3F3A37.11假設(shè)GALSYN1AC00AC1(n)0XOR(n0OLMC(n)的等效電路圖。題7.11解：GALSYN1AC00AC1n)0，XOR(n0OLMC工作在純組合輸出模式，低電平輸出有效，其等效電路如圖題解7.11所示。 1{來(lái) {與陣

1

0 饋

7.13請(qǐng)問(wèn)CPLD的基本結(jié)構(gòu)包括哪幾部分？各部分的功能是什么？題7.13解：CPLD產(chǎn)品種類和型號(hào)繁多，雖然它們的具體結(jié)構(gòu)形式各不相同，但基本結(jié)構(gòu)都GRP（GLB（IOCGRPGLBI/O單元的輸入信號(hào)連接到GLB的輸入端。通用邏輯塊GLB位于全局布線區(qū)GRP的四周，每入、輸出和雙向輸入/ORP是介于GLBIOC之間的可編程互連陣列，以連接GLBIOCCDN5個(gè)全局時(shí)鐘信號(hào)，以分配給GLB和IOC使用。7.15若用XC4000系列的FPGA器件實(shí)現(xiàn)4線-16線譯，請(qǐng)問(wèn)最少需占用幾個(gè)CLB?題7.15 8個(gè)CLB產(chǎn)生兩個(gè)輸出。而4線-16線譯由4個(gè)輸入變量產(chǎn)生16個(gè)輸出變量，那么8個(gè)CLB分別完成譯的16個(gè)輸出變量中的2個(gè)輸出。具體實(shí)現(xiàn)如圖題解7.15。第8章習(xí)題及解答當(dāng)VCC12V時(shí)，而且沒(méi)有外接控制電壓時(shí)，VT+、VT-和VT各為多少伏當(dāng)VCC10V時(shí)，控制電壓VCO6V時(shí)，VT+、VT和VT 2 8V

4V，V

4V8.1：⑴T

3

T 3

T T⑵ ， 1 VV 3VT T 2 T T根據(jù)輸入信號(hào)Vi的波形圖定性畫出VC和輸出電壓VO對(duì)應(yīng)的波形884∞5TH+- Q5kΩT