第三章-門電路講述

第三章門電路3.1概述3.2半導(dǎo)體二極管的開(kāi)關(guān)特性3.3CMOS門電路3.4TTL集成門電路（全書對(duì)電路進(jìn)行分析的基礎(chǔ)）內(nèi)容：基本門的內(nèi)、外特性和應(yīng)用§3.1概述門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與我們所講過(guò)的基本邏輯關(guān)系相對(duì)應(yīng)，門電路主要有：與門、或門、與非門、或非門、異或門等。雙極型集成邏輯門MOS集成邏輯門按制造工藝分TTLECLI2LHTLPMOSNMOSCMOSSSI：小規(guī)模集成電路MSI：中規(guī)模集成電路LSI：大規(guī)模集成電路VLSI：超大規(guī)模集成電路（ＣＰＬＤ-困難可編程邏輯器件／ＦＰＧＡ-現(xiàn)場(chǎng)可編程邏輯器件）按門的規(guī)模分類在數(shù)字電路中，一般用高電平代表1、低電平代表0，即所謂的正邏輯系統(tǒng)。反之，用高電平代表0、低電平代表1，即所謂的負(fù)邏輯系統(tǒng)。獲得高、低電平的基本原理(a)(b)缺陷？數(shù)字電路中的晶體二極管、三極管和MOS管工作在開(kāi)關(guān)狀態(tài)。導(dǎo)通狀態(tài)：相當(dāng)于開(kāi)關(guān)閉合截止?fàn)顟B(tài)：相當(dāng)于開(kāi)關(guān)斷開(kāi)。邏輯變量←→兩狀態(tài)開(kāi)關(guān)：在邏輯代數(shù)中邏輯變量有兩種取值：0和1；電子開(kāi)關(guān)有兩種狀態(tài)：閉合、斷開(kāi)。半導(dǎo)體二極管、三極管和MOS管，則是構(gòu)成這種電子開(kāi)關(guān)的基本開(kāi)關(guān)元件?！?.2半導(dǎo)體二極管門電路3.2.1二極管的開(kāi)關(guān)特性：正向?qū)〞r(shí)UD(ON)≈0.7V（硅）0.3V（鍺）RD≈幾Ω～幾十Ω相當(dāng)于開(kāi)關(guān)閉合二極管的伏安特性曲線反向截止時(shí)反向飽和電流微小反向電阻很大（約幾百kΩ）相當(dāng)于開(kāi)關(guān)斷開(kāi)二極管的伏安特性曲線二極管伏安特性的幾種近似導(dǎo)通：ui>死區(qū)電壓（0.5V），正向壓降UD（0.7V）—相當(dāng)于開(kāi)關(guān)導(dǎo)通。截止：

ui

<死區(qū)電壓，ID=0—相當(dāng)于開(kāi)關(guān)關(guān)斷。志向時(shí)：死區(qū)電壓=0，正向壓降=0由導(dǎo)通到截止,有電荷存儲(chǔ)效應(yīng)由截止到導(dǎo)通,無(wú)電荷存儲(chǔ)效應(yīng)D1通D2通D1通D2止D1通D2通D2通D1止3.2.2二極管與門0.7V0.7V0.7V3.7V3.2.3二極管或門二極管門電路特點(diǎn)：簡(jiǎn)潔，高、低電平不統(tǒng)一D1通D2通D1通D2止D2通D1止D1止D2止0V2.3V2.3V2.3V3.3CMOS門電路1.靜態(tài)功耗小：CMOS門工作時(shí)，一管導(dǎo)通，一管截止，幾乎不由電源吸取電流，因此其靜態(tài)功耗微小。2.CMOS集成電路功耗低內(nèi)部發(fā)熱量小，集成度可大大提高。3.抗幅射實(shí)力強(qiáng)：MOS管是多數(shù)載流子工作，射線輻射對(duì)多數(shù)載流子濃度影響不大。4.電壓范圍寬：CMOS門電路輸出高電平VOH≈VDD，低電平VOL≈0V。允許電源電壓范圍318V。5.輸出驅(qū)動(dòng)電流比較大：扇出實(shí)力較大，一般可以大于50?？乖肴菹薮?。特點(diǎn)：3.3.1MOS管(絕緣柵型場(chǎng)效應(yīng)三極管)的開(kāi)關(guān)特性

取一塊P型半導(dǎo)體作為襯底，用B表示。

用氧化工藝生成一層SiO2薄膜絕緣層。

用光刻工藝腐蝕出兩個(gè)孔。

擴(kuò)散兩個(gè)高摻雜的N型區(qū)。從而形成兩個(gè)PN結(jié)。（綠色部分）

從N型區(qū)引出電極，一個(gè)是漏極D，一個(gè)是源極S。

在源極和漏極之間的絕緣層上鍍一層金屬鋁作為柵極G。N溝道增加MOS管一結(jié)構(gòu)和組成原理

1．當(dāng)vGS=0V時(shí)當(dāng)vGS=0V時(shí)，漏極D和源極S之間為兩個(gè)PN結(jié)，兩端加上電壓總有一個(gè)PN結(jié)反偏，因此，無(wú)電流流過(guò)，iD=0。管子處于截止?fàn)顟B(tài)。

2．當(dāng)vGS＞0時(shí)

vGS＞0將在絕緣層產(chǎn)生電場(chǎng)，該電場(chǎng)將SiO2絕緣層下方的空穴推走，同時(shí)將襯底的電子吸引到下方，形成導(dǎo)電溝道。反型層當(dāng)vDS＞0,VGS>VGS(th)（開(kāi)啟電壓）產(chǎn)生有漏極電流iD。這說(shuō)明vGS對(duì)iD的限制作用。二MOS管的輸入特性和輸出特性：恒流區(qū)截止區(qū)：vGS<Vgs(th)，iD=0,D、S間相當(dāng)于開(kāi)關(guān)斷開(kāi)。ROFF109)可變電阻區(qū)vGS>vGSth，iD產(chǎn)生,D、S間相當(dāng)于開(kāi)關(guān)閉合VGS(th)截止區(qū)2VGS(th)轉(zhuǎn)移特性曲線uItuOt+VDD0V柵漏源幾十KUi=0,Ui<UGS(th),UO=VDDUi=1,Ui>UGS(th),UO=0三MOS管的基本開(kāi)關(guān)電路五P溝道增加型MOS管輸出特性曲線Ui=0,Ui>UGS(th),UO=—VDDUi=—VDD,Ui<UGS(th),UO=0NMOS管和PMOS管的通斷條件NMOS當(dāng)vGS＞VGS(th)時(shí)導(dǎo)通當(dāng)vGS＜VGS(th)時(shí)截止PMOS當(dāng)∣vGS∣＞∣VGS(th)∣時(shí)導(dǎo)通

當(dāng)∣vGS∣＜∣VGS(th)∣時(shí)截止

3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理NMOS管PMOS管CMOS電路一、反相器的電路結(jié)構(gòu)PMOSNMOS襯底與漏源間的PN結(jié)始終處于反偏，NMOS管的襯底總是接到電路的最低電位，PMOS管的襯底總是接到電路的最高電位。柵極相連作輸入端漏極相連作輸出端VDD=5~15V典型10VPMOS管vGS1=0<VGS(th)

T1截止ROFF100M；NMOS管VGS=VDD

T2導(dǎo)通RON1K；1.當(dāng)Vi=VIH=VDD時(shí)工作原理：GGDDSS1.當(dāng)Vi=0時(shí)PMOS管VGS=–VDDT1導(dǎo)通，RON1K

NMOS管VGS=0

T2截止，ROFF100M；實(shí)現(xiàn)邏輯“非”功能二、傳輸特性

當(dāng)vi=VDD/2=VTH閾值時(shí)通常:vi＞VTH算輸入高電平vi＜VTH算輸入低電平T1通T2止,T1,2通,T1止T2通當(dāng)vi=VDD/2=VTH時(shí)VGS1=－5V<VTP，T1通VGS2=＋5V>VTN，T2通此時(shí)功耗劇增∴vi應(yīng)避開(kāi)“半高”輸入無(wú)半高下,CMOS電路微功耗三.輸入端噪聲容限輸入高電平噪聲允許范圍VNH輸入低電平噪聲允許范圍VNLVNH=VOH(min)-VIH(min)VNL=VIL(max)-VOL(max)VOH(min)=VDD-0.1VVOL(max)=VSS+0.1VVDD：5~18VViHmin=VDD×70%閾值VTH=VDD×50%ViLmax=VDD×30%74HC系列輸入愛(ài)護(hù)電壓VDD+VD1工作區(qū)D1通D2通一、輸入特性3.3.3.CMOS非門靜態(tài)輸入(出)特性保護(hù)區(qū)

二、輸出特性

RLVDDRL以74HC為例：VDD=5V時(shí)，IO≤|4mA|

－4mAVOHmin=4.4V+4mAVOLmax=0.1V－4mAVOHmin=4.4V+4mAVOLmax=0.1VVOH=5VVOL0不同系列的結(jié)構(gòu)和參數(shù)有所不同

“0”“1”有0出1全1出0全0出1有1出0(全0出1)(全1出0)(全0出1)(全1出0)優(yōu)點(diǎn)：簡(jiǎn)潔影響負(fù)載實(shí)力N值3.3.5其它類型的CMOS門一、基本門改進(jìn)或非全0出1有1出0與非有0出1全1出0二、OD門(漏極D開(kāi)路)及應(yīng)用

電平轉(zhuǎn)換芯片：“1”=3.4V“0”=0.3V=5VAB=18V“1”=18V“0”=0V適于TTL驅(qū)動(dòng)CMOS

邏輯符號(hào)：實(shí)現(xiàn)線與功能線與連接方法：線與邏輯符號(hào)：VOH=VDDIRLRL=VDD(nIOH+mIIH)RLRL的計(jì)算(1)輸出高電平VOH時(shí)計(jì)算RLmaxn為并聯(lián)驅(qū)動(dòng)OD門的總數(shù);m為負(fù)載門電路輸入電流的數(shù)目●IOH是OD門輸出管截止時(shí)的漏電流●IIH是每個(gè)輸入端的高電平輸入電流①總電流IRL等于分電流之和nIOH+mIIH；②R=VR/IR總分1分2RLmax=(2)輸出低電平VOL時(shí)計(jì)算RLminVOL=VDD－IRLRL=VDD－(IOLM–m'IIL)RLRLmin=m′為負(fù)載門電路輸入電流的數(shù)目●IOLM是OD門最大允許負(fù)載電流●IIL是每個(gè)輸入端的低電平輸入電流①總電流IOLM等于分電流之和IRL+m'IIL

；②R=VR/IR總分1分2例：如圖所示電路，G1,G2,G3為OD輸出的與非門74HC03，輸出高電平的漏電流最大值為IOH(max)=5uA，輸出低電平為VOL(max)=0.33V允許的最大負(fù)載電流為IOL=5.2mA.負(fù)載門74HC00的高電平輸入電流最大值IIH(max)和低電平輸入電流最大值IIl(max)均為1uA。其它參數(shù)：VDD=5V,VOH4.4V,VOL0.33V。求RL的取值范圍

三.雙向模擬開(kāi)關(guān)、傳輸門(TG)控制信號(hào)N溝道P溝道C=0，N溝道T1截止，同時(shí)=1，P溝道T2截止，表示阻斷(ROFF≈109)低電平有效C=1，同時(shí)=0，T1，

T2至少一個(gè)導(dǎo)通,表示傳輸(RON≈200)利用CMOS傳輸門及CMOS反相器可構(gòu)成各種困難的邏輯電路，如數(shù)據(jù)選擇器、寄存器及計(jì)數(shù)器等，也可構(gòu)成模擬開(kāi)關(guān)。四、TS三態(tài)門低電平有效三態(tài)非門

P溝道N溝道低電平有效三態(tài)單向傳輸門

P溝道N溝道

高電平有效三態(tài)單向傳輸門

P溝道N溝道低電平有效三態(tài)非門

練習(xí)：如圖所示，求輸出端的表達(dá)式即：X=A，則Y=X⊕B=A⊕B解:ATG

X0

1

X通斷三態(tài)門廣泛用于數(shù)據(jù)總線結(jié)構(gòu)要求:任何時(shí)刻只能有一個(gè)限制端有效，即只有一個(gè)門處于數(shù)據(jù)傳輸，其它門處于禁止?fàn)顟B(tài)。當(dāng)EN=0時(shí)，門1工作，門2高阻，數(shù)據(jù)D0經(jīng)門1反相后送到總線上當(dāng)EN=1時(shí)，門1高阻，門2工作，數(shù)據(jù)D1經(jīng)門2反相后送入電路內(nèi)部。雙向傳輸解:(1)輸入電壓uI為0V時(shí)，三極管反偏截止，uO=UCC=5V(2)當(dāng)輸入電壓uI為5V時(shí)，設(shè)三極管飽和，所需基極飽和電流：實(shí)際基極電流:假設(shè)三極管飽和導(dǎo)通成立，uO=0.3V3.5TTL門電路求UI=0V和5V時(shí)輸出UO電平3.5.1三極管的開(kāi)關(guān)特性(三極管反相器)3.5.2TTL反相器的電路結(jié)構(gòu)和工作原理5V輸入愛(ài)護(hù)T1Ui不低于Vimin=–0.7VID1=20mA一.電路結(jié)構(gòu)1、輸入為低電平“0”=0.3V時(shí)“0”1VTTL門電路5V0.3V三個(gè)PN結(jié)導(dǎo)通需2.1V∴

T2、T5截止截止通常：uO=5-uR2-ube4-uD23.4V(高電平)深飽和(RC1為反向PN結(jié)大電阻ROFF)0.4V2、輸入為高電平“1”=3.4V時(shí)+VCC(Uo)(Ui)D2D1AYR14KT1R21.6KR4130T5T4T2R31KTTL門電路3.4V2.1V1.4V0.7V1V=5V飽和VCES=0.3VVC<VB<VE

∴倒置=0.01電位被鉗截止電路功能：TTL非門（反相器）3個(gè)PN結(jié)導(dǎo)通UOL飽和區(qū):Vi>1.4V,VB1=2.1V,T1倒置T2及T5飽和T4截止轉(zhuǎn)折區(qū):Vi=1.4V,VB1=2.1v,VB2=1.4VT1導(dǎo)通T2及T5導(dǎo)通T4趨向截止,vo速降線性區(qū)BC:Vi=0.6-1.3V,VB1=1.3-2.0V,VB2=0.6-1.3VT1導(dǎo)通,T2線性放大,VC2下降,T5截止,T4導(dǎo)通截止區(qū)AB:Vi=0-0.6V,VB1=0.7-1.3VT1深飽和,T2、T5,截止T4導(dǎo)通，VOH=3.4V閾值UT=1.4V實(shí)際電壓傳輸特性二、電壓傳輸特性1、輸出高電UOH、輸出低電平UOL

UOH2.4;UOL0.4V便認(rèn)為合格。

典型值UOH=3.4VUOL

0.3V。

ui<UT時(shí)，認(rèn)為ui是低電平。ui>UT時(shí)，認(rèn)為ui是高電平。TTL門電路三.輸入端噪聲(N)容限輸入高電平噪聲允許范圍VNH=0.4V輸入低電平噪聲允許范圍VNL=0.4V2.閾值UT=1.4V？前后級(jí)之間電流的聯(lián)系:進(jìn)(+)出(--)后級(jí)有輸入特性(V/A)規(guī)定:流進(jìn)為正(+),流出為負(fù)(-)TTL門電路前級(jí)有輸出特性(V/A)規(guī)定:流進(jìn)為正(+),流出為負(fù)(-)3.5.3TTL非門靜態(tài)輸入、輸出特性TTL門電路T1倒置產(chǎn)生iI(+)一.輸入特性T1深飽和產(chǎn)生iI(–)狀態(tài)二、輸出特性T4放大工作區(qū)1、VCC=ILR4+VCE4+VD2+VOH（重量電壓疊加等于電源VCC）1.高電平輸出(T5截止)TTL門電路2、T4通常工作在放大區(qū)：IL低VCE4高，IL高VCE4低，使VOH平穩(wěn)；而當(dāng)T4飽和時(shí),VCE4=0.3V恒定,此時(shí)IL大VOH低VCEICTTL門電路2.低電平輸出（T5飽和）特性T4截止T5飽和，RCE5≈10Ω∴VOlmax=0.4V(74系列)，ILmax=0.4V/10Ω=40mA留意：TTL邏輯門低電平驅(qū)動(dòng)實(shí)力比高電平強(qiáng)前級(jí)前級(jí)輸出為低電平常后級(jí)求門電路輸出驅(qū)動(dòng)同類負(fù)載門的個(gè)數(shù)（扇出系數(shù)N）練習(xí)1IOL=10mAVOL=0.3V，VCC=5V求NL前級(jí)輸出為高電平常前級(jí)后級(jí)倒置求門電路輸出驅(qū)動(dòng)同類負(fù)載門的個(gè)數(shù)（扇出系數(shù)N）TTL門電路TTL門電路三、輸入端負(fù)載特性（Vi/Ri）RP小ui<UT=1.4V

輸出高電平RPuiui=UT時(shí)，輸出低電平vi(V)RP(K)練習(xí)4：推斷如圖TTL電路輸出為何狀態(tài)？&10KΩY1&10KΩY3VCC&10ΩY2續(xù)前TTL門電路輸入端懸空相當(dāng)于輸入端接高電平。例:VOH=3.4V，VIHmin=2V，IIH=0.04mA

VOL=0.2V，VILmax=0.8V，求RP=？解：TTL門電路多放射結(jié)(PN)結(jié)構(gòu)A、B有“0”，VB1=1.0V，VOHA、B全“1”，VB1=2.1V，VOL一、基本門1、與非門低電平/高電平0.3V/3V低電平/高電平0.3V/3.4V3.5.5TTL其它門共發(fā)：輸入基極，輸出集電極，反相共集：輸入基極，輸動(dòng)身射極，同相共基：輸入放射極，輸出集電極，同相求前級(jí)輸出為高電平常扇出系數(shù)NH=？+VCCD2R21.6KR4130T4前級(jí)TTL門電路后級(jí)&&&┊NH=?0.7m(恒)T1例：求3輸入端與非門的NH已知IOH=–1.0mA,IIH=50A解：留意：NH只能取整數(shù)6NH=IOH/IIH?m(每門輸入端放射極數(shù))結(jié)論：對(duì)于多放射極與門，高電平輸入電流與輸入端的放射極個(gè)數(shù)有關(guān)后級(jí)5VTTL門電路+VccR14KT1R21.6KT5T2R31K前級(jí)求前級(jí)輸出為低電平常扇出系數(shù)NL=？&&&┊NL=?例：求3輸入端與非門的NL已知IOL=15mA,IIL=–1.26mA解：留意：NL只能取整數(shù)11T1結(jié)論：對(duì)于多放射極與門，低電平輸入電流IIL（=IB1）與內(nèi)部結(jié)構(gòu)有關(guān)，與放射極個(gè)數(shù)無(wú)關(guān)練習(xí)5：如圖電路，已知74S00門電路GP參數(shù)為：IOH/IOL=–1.0mA/20mA；IIH/IIL=50μA/–1.43mA（1）試求門GP的扇出系數(shù)N是多少？&&&GPG1Gn取N=10取N=5留意：扇出系數(shù)N是NL、NH中的小值；通常NL>NH（2）若將電路中的芯片改為74S20(4與非二),其門參數(shù)同74S00，此時(shí)GP的扇出系數(shù)N又為多少？共發(fā)：輸入基極，輸出集電極，反相共集：輸入基極，輸動(dòng)身射極，同相共基：輸入放射極，輸出集電極，同相2、或非門GPG1GnＡＢＴ2Ｔ2'Ｔ5Ｔ4Ｙ００止止止通1０１止通通止０１０通止通止０１１通通通止０有1出0全0出1獨(dú)立、并聯(lián)呈或關(guān)系T1個(gè)數(shù)發(fā)射極數(shù)3、與或非門（1.,2.結(jié)合）TTL門電路發(fā)射極數(shù)T1個(gè)數(shù)TTL門電路4、異或門&GPG1Gn發(fā)射極數(shù)T1個(gè)數(shù)TTL門輸出端并聯(lián)問(wèn)題留意：推拉式任何門的輸出端禁止干脆并聯(lián),否則易過(guò)流損壞器件（32mA）10與非門1輸出高電平，T5截止。Vcc→R4→門1的T4→門2的T5產(chǎn)生一個(gè)很大的電流。與非門2輸出低電平，T5導(dǎo)通。二、集電極開(kāi)路的與非門（OC門）當(dāng)將兩個(gè)TTL“與非”門輸出端干脆并聯(lián)時(shí)：產(chǎn)生一個(gè)大電流（相當(dāng)電源尖峰電流ICCM

）1.抬高門2輸出低電平;2.會(huì)因功耗過(guò)大損壞門器件。無(wú)T3,D集電極懸空二、集電極開(kāi)路的與非門（OC門）&符號(hào)！+5VYR2R13kT2R3T1T5b1c1ABCT3D+5VYR2R13kT2R3T1T5b1c1ABC應(yīng)用時(shí)輸出端要接一上拉電阻RLRLUCCA,B,C有0,VB1=0.9V,VOHA,B,C全1,VB1=2.1V,VOL即：Y=1、OC門可以實(shí)現(xiàn)“線與”功能相當(dāng)于“與門”邏輯等效符號(hào)00011110001101011101110000101101圖2.4.27優(yōu)點(diǎn):省1個(gè)與門;缺點(diǎn):多電阻RL,且要計(jì)算取值;特點(diǎn):驅(qū)動(dòng)實(shí)力大(40mA);用途:電平轉(zhuǎn)換,功率輸出有0出1全1出0YVOH=VCCIRLRL=VCC(nIOH+mIIH)RL2.RL的計(jì)算(1)輸出高電平VOH時(shí)計(jì)算RLmaxn為驅(qū)動(dòng)門的總數(shù);m為負(fù)載門輸入端放射極的總數(shù)●IOH是T5截止時(shí)的穿透電流(ICEO)●IIH是T1倒置時(shí)的高電平輸入電流●弄清max,min的關(guān)系①總電流IRL等于分電流之和nIOH+mIIH；②R=VR/IR總分1分2RLmax=(2)輸出低電平VOL時(shí)計(jì)算RLminVOL=VCC－IRLRL=VCC－(IOLM–m'IIL)R