數(shù)字邏輯電路基礎

數(shù)字邏輯電路基礎第一頁，共七十八頁，2022年，8月28日

1.1數(shù)字電路基本概念5V(V)0t(ms)1020304050數(shù)字信號在電路中常表現(xiàn)為突變的電壓或電流。

一、模擬信號與數(shù)字信號模擬信號——時間連續(xù)數(shù)值也連續(xù)的信號。如速度、壓力、溫度等。數(shù)字信號——在時間上和數(shù)值上均是離散的。如電子表的秒信號，生產(chǎn)線上記錄零件個數(shù)的記數(shù)信號等。第二頁，共七十八頁，2022年，8月28日模擬信號數(shù)字信號研究對象大小、相位邏輯電平基本單元放大器門電路、觸發(fā)器分析計算方法工程計算法微變等效分析法圖解法真值表、邏輯代數(shù)式、卡諾圖、波形圖晶體管工作狀態(tài)晶體管工作在放大狀態(tài)晶體管工作在開關狀態(tài)有時候可以用數(shù)學函數(shù)來表示，有時候完全是隨機的第三頁，共七十八頁，2022年，8月28日使用高低電平來表示信號。門電路起開關作用。邏輯狀態(tài)只有0，1。易于存儲?？垢蓴_，對元件的要求不高。集成度高，通用性強。1、數(shù)字信號的特點第四頁，共七十八頁，2022年，8月28日2、用邏輯電平描述的數(shù)字波形：第五頁，共七十八頁，2022年，8月28日數(shù)字波形邏輯電平對時間的圖形表示。脈沖波：當某波形僅有兩個離散值時。分為：周期波和非周期波第六頁，共七十八頁，2022年，8月28日矩形波三角波梯形波尖頂波脈沖信號具有連續(xù)和突變特性的信號是脈沖信號脈沖可以分為正脈沖、負脈沖第七頁，共七十八頁，2022年，8月28日3、數(shù)字信號的主要參數(shù)：

一個理想的周期性數(shù)字信號，可用以下幾個參數(shù)來描繪：Vm——信號幅度。T——信號的重復周期。tW——脈沖寬度。q——占空比。其定義為：

第八頁，共七十八頁，2022年，8月28日trtfUm0.9Um0.5Um0.1UmtwT實際的矩形脈沖脈沖周期脈沖幅度脈沖寬度上升時間下降時間第九頁，共七十八頁，2022年，8月28日4、數(shù)字電路的分類（2）制作工藝的不同：雙極型（TTL型）單極型（MOS型）（3）工作原理的不同：組合邏輯電路時序邏輯電路（1）按集成度分類：數(shù)字電路可分為小規(guī)模（SSI，每片數(shù)十器件）、中規(guī)模（MSI，每片數(shù)百器件）、大規(guī)模（LSI，每片數(shù)千器件）超大規(guī)模（VLSI，每片器件數(shù)目大于1萬）第十頁，共七十八頁，2022年，8月28日（1）進位制：表示數(shù)時，僅用一位數(shù)碼往往不夠用，必須用進位計數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構成以及從低位到高位的進位規(guī)則稱為進位計數(shù)制，簡稱進位制。（2）基數(shù)：進位制的基數(shù)，就是在該進位制中可能用到的數(shù)碼個數(shù)。（3）位權（位的權數(shù)）：在某一進位制的數(shù)中，每一位的大小都對應著該位上的數(shù)碼乘上一個固定的數(shù)，這個固定的數(shù)就是這一位的權數(shù)。權數(shù)是一個冪。1.2數(shù)制和碼制多位數(shù)碼中每一位的構成方法和低位向高位進位的規(guī)則。一、數(shù)制第十一頁，共七十八頁，2022年，8月28日數(shù)碼為：0,1,2,3,4,5,6,7,8,9；基數(shù)是10。運算規(guī)律：逢十進一，即：9＋1＝10。十進制數(shù)的權展開式：1、十進制12341×１０３＝1０００2×１０２＝2００3×１０１＝3０4×１００＝4＝1234103、102、101、100稱為十進制的權。各數(shù)位的權是10的冪。同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。＋任意一個十進制數(shù)都可以表示為各個數(shù)位上的數(shù)碼與其對應的權的乘積之和，稱權展開式。即：(1234)10＝1×103＋2×102＋3×101＋4×100又如：(209.04)10＝2×102＋0×101＋9×100＋0×10－1＋4×10－2第十二頁，共七十八頁，2022年，8月28日2、二進制數(shù)碼為：0、1；基數(shù)是2。運算規(guī)律：逢二進一，即：1＋1＝10。二進制數(shù)的權展開式：如：(101.01)2＝1×22＋0×21＋1×20＋0×2－1＋1×2－2＝(5.25)10加法規(guī)則：0+0=0，0+1=1，1+0=1，1+1=10乘法規(guī)則：0.0=0，0.1=0，1.0=0，1.1=1運算規(guī)則各數(shù)位的權是２的冪二進制數(shù)只有0和1兩個數(shù)碼，它的每一位都可以用電子元件來實現(xiàn)，且運算規(guī)則簡單，相應的運算電路也容易實現(xiàn)。第十三頁，共七十八頁，2022年，8月28日數(shù)碼為：0～7；基數(shù)是8。運算規(guī)律：逢八進一，即：7＋1＝10。八進制數(shù)的權展開式：如：(207.04)8＝2×82＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)103、八進制4、十六進制數(shù)碼為：0～9、A～F；基數(shù)是16。運算規(guī)律：逢十六進一，即：F＋1＝10。十六進制數(shù)的權展開式：如：(D8.A)16＝13×161＋8×160＋10×16－1＝(216.625)10各數(shù)位的權是8的冪各數(shù)位的權是16的冪第十四頁，共七十八頁，2022年，8月28日結論①一般地，N進制需要用到N個數(shù)碼，基數(shù)是N；運算規(guī)律為逢N進一。②如果一個N進制數(shù)M包含ｎ位整數(shù)和ｍ位小數(shù)，即(an-1an-2…a1a0·a－1a－2…a－m)2則該數(shù)的權展開式為：(M)2＝an-1×Nn-1＋

an-2×Nn-2＋…＋a1×N1＋

a0

×N0＋a－1×N-1＋a－2×N-2＋…＋a－m×N-m③由權展開式很容易將一個N進制數(shù)轉換為十進制數(shù)。第十五頁，共七十八頁，2022年，8月28日第十六頁，共七十八頁，2022年，8月28日二進制數(shù)的波形表示：第十七頁，共七十八頁，2022年，8月28日二、數(shù)制轉換（1）二進制數(shù)轉換為八進制數(shù)：將二進制數(shù)由小數(shù)點開始，整數(shù)部分向左，小數(shù)部分向右，每3位分成一組，不夠3位補零，則每組二進制數(shù)便是一位八進制數(shù)。將N進制數(shù)按權展開，即可以轉換為十進制數(shù)。2、二進制數(shù)與八進制數(shù)的相互轉換1101010.01000＝(152.2)8（2）八進制數(shù)轉換為二進制數(shù)：將每位八進制數(shù)用3位二進制數(shù)表示。 =011111100.010110(374.26)81、N進制數(shù)轉換為10進制數(shù)第十八頁，共七十八頁，2022年，8月28日3、二進制數(shù)與十六進制數(shù)的相互轉換111010100.0110000＝(1D4.6)16=101011110100.01110110(AF4.76)16二進制數(shù)與十六進制數(shù)的相互轉換，按照每4位二進制數(shù)對應于一位十六進制數(shù)進行轉換。4、十進制數(shù)轉換為二進制數(shù)采用的方法—基數(shù)連除、連乘法原理：將整數(shù)部分和小數(shù)部分分別進行轉換。整數(shù)部分采用基數(shù)連除法，小數(shù)部分采用基數(shù)連乘法。轉換后再合并。第十九頁，共七十八頁，2022年，8月28日整數(shù)部分采用基數(shù)連除法，先得到的余數(shù)為低位，后得到的余數(shù)為高位。小數(shù)部分采用基數(shù)連乘法，先得到的整數(shù)為高位，后得到的整數(shù)為低位。所以：(44.375)10＝(101100.011)2采用基數(shù)連除、連乘法，可將十進制數(shù)轉換為任意的N進制數(shù)。第二十頁，共七十八頁，2022年，8月28日用一定位數(shù)的二進制數(shù)來表示十進制數(shù)碼、字母、符號等信息稱為編碼。用以表示十進制數(shù)碼、字母、符號等信息的一定位數(shù)的二進制數(shù)稱為代碼。三、編碼數(shù)字系統(tǒng)只能識別0和1，怎樣才能表示更多的數(shù)碼、符號、字母呢？用編碼可以解決此問題。編碼2進制8進制10進制16進制1位2810162位464100256n位2n8n10n16n第二十一頁，共七十八頁，2022年，8月28日二-十進制代碼：用4位二進制數(shù)b3b2b1b0來表示十進制數(shù)中的0~9十個數(shù)碼。簡稱BCD碼。BCD碼又分為有權BCD碼和無權BCD碼。用四位自然二進制碼中的前十個碼字來表示十進制數(shù)碼，因各位的權值依次為8、4、2、1，故稱8421BCD碼。第二十二頁，共七十八頁，2022年，8月28日第二十三頁，共七十八頁，2022年，8月28日一、基本邏輯運算設：開關閉合=“1”開關不閉合=“0”燈亮，L=1燈不亮，L=0

1.3基本邏輯運算1．與運算與邏輯表達式：AB燈L不閉合不閉合閉合閉合不閉合閉合不閉合閉合不亮不亮不亮亮0101BLA0011輸入0001輸出

與邏輯真值表第二十四頁，共七十八頁，2022年，8月28日0·0=00·1=0A·0＝01·0=0A·1＝AY=A·B1·1=1A·A＝A讀作：A邏輯乘B，A與B

與邏輯——只有當決定一件事情的條件全部具備之后，這件事情才會發(fā)生。有0出0，全1出1。結論：ABY波形圖第二十五頁，共七十八頁，2022年，8月28日2．或運算或邏輯表達式：

L＝A+B

AB燈L不閉合不閉合閉合閉合不閉合閉合不閉合閉合不亮亮亮亮0101BLA0011輸入0111輸出

或邏輯真值表第二十六頁，共七十八頁，2022年，8月28日或邏輯——當決定一件事情的幾個條件中，只要有一個或一個以上條件具備，這件事情就發(fā)生。有1出1，全0出0。0＋0=00＋1=1A＋0＝A1＋0=1A＋1＝1Y=A＋B1＋1=1A＋A＝A讀作：A邏輯加BA或B

結論：第二十七頁，共七十八頁，2022年，8月28日例：圖所示為一保險柜的防盜報警電路。保險柜的兩層門上各裝有一個開關。門關上時，開關閉合。當任一層門打開時，報警燈亮，試說明該電路的工作原理。F1K>130+5VS1S2第二十八頁，共七十八頁，2022年，8月28日3．非運算A燈L閉合不閉合不亮亮LA0110非邏輯真值表非邏輯表達式：

第二十九頁，共七十八頁，2022年，8月28日結論：非邏輯——某事情發(fā)生與否，僅取決于一個條件，而且是對該條件的否定。即條件具備時事情不發(fā)生；條件不具備時事情才發(fā)生。1出0，0出1。讀作A非（反）第三十頁，共七十八頁，2022年，8月28日4．三種常用復合邏輯一、與非邏輯0101BLA0011輸入1110輸出

“與非”真值表第三十一頁，共七十八頁，2022年，8月28日4．三種常用復合邏輯二、或非邏輯0101BLA0011輸入1000輸出

“或非”真值表第三十二頁，共七十八頁，2022年，8月28日三、與或非邏輯ABCDY11**0**1100*0*10**01第三十三頁，共七十八頁，2022年，8月28日

異或是一種二變量邏輯運算，當兩個變量取值相同時，邏輯函數(shù)值為0；當兩個變量取值不同時，邏輯函數(shù)值為1。0101BLA0011輸入0110輸出

“異或”真值表異或的邏輯表達式為：4．異或第三十四頁，共七十八頁，2022年，8月28日1.4邏輯函數(shù)的表示方法一、邏輯變量和邏輯函數(shù)普通函數(shù)Y＝A×B＋C自變量→因變量邏輯函數(shù)Y＝AB＋C輸入邏輯變量→輸出邏輯變量邏輯函數(shù)與普通代數(shù)中的函數(shù)相比較，有兩個突出的特點：（1）邏輯變量和邏輯函數(shù)只能取兩個值0和1。（2）函數(shù)和變量之間的關系是由“與”、“或”、“非”三種基本運算決定的。第三十五頁，共七十八頁，2022年，8月28日建立邏輯函數(shù)實例例1控制樓道照明開關電路，A、B分別裝于樓上樓下，上樓之前，樓下開燈，上樓之后，樓上關燈……解：設A、B合于左側為0態(tài)，右側0為1態(tài)，燈亮為1，燈滅為0

提問：開關A、B共有幾種組態(tài)？

①、狀態(tài)分析：真值表

ABY0（左）01（亮）0101（右）00111（亮）第三十六頁，共七十八頁，2022年，8月28日②、燈亮邏輯表達式：與或式邏輯分析：“同出1，異出0”稱為同或門＝A⊙BY＝Y＝并記為③、邏輯圖：第三十七頁，共七十八頁，2022年，8月28日二、邏輯函數(shù)的表示方法1．真值表——將輸入邏輯變量的各種可能取值和相應的函數(shù)值排列在一起而組成的表格。2．函數(shù)表達式——由邏輯變量和“與”、“或”、“非”三種運算符所構成的表達式。

3．邏輯圖——由邏輯符號及它們之間的連線而構成的圖形。4。波形圖，是由輸入變量的所有可能取值組合的高、低電平及其對應的輸出函數(shù)值的高、低電平所構成的圖形。

第三十八頁，共七十八頁，2022年，8月28日（1）常量之間（2）基本公式1.5邏輯代數(shù)運算一、常用公式第三十九頁，共七十八頁，2022年，8月28日（3）基本定理第四十頁，共七十八頁，2022年，8月28日（4）常用公式第四十一頁，共七十八頁，2022年，8月28日（5）代入規(guī)則：任何一個含有變量A的等式，如果將所有出現(xiàn)A的位置都用同一個邏輯函數(shù)代替，則等式仍然成立。這個規(guī)則稱為代入規(guī)則。*（6）反演規(guī)則：對于任何一個邏輯表達式Y，如果將表達式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，那么所得到的表達式就是函數(shù)Y的反函數(shù)Y（或稱補函數(shù)）。這個規(guī)則稱為反演規(guī)則。第四十二頁，共七十八頁，2022年，8月28日一個邏輯函數(shù)的表達式如下5種表示形式。一種形式的函數(shù)表達式相應于一種邏輯電路。盡管一個邏輯函數(shù)表達式的各種表示形式不同，但邏輯功能是相同的。二、邏輯函數(shù)的表達式第四十三頁，共七十八頁，2022年，8月28日邏輯函數(shù)化簡的意義：邏輯表達式越簡單，實現(xiàn)它的電路越簡單，電路工作越穩(wěn)定可靠。三、最簡與或表達式乘積項最少、并且每個乘積項中的變量也最少的與或表達式。最簡與或表達式其他略第四十四頁，共七十八頁，2022年，8月28日四、邏輯函數(shù)的公式化簡法1、并項法邏輯函數(shù)的公式化簡法就是運用邏輯代數(shù)的基本公式、定理和規(guī)則來化簡邏輯函數(shù)。利用公式Ａ＋Ａ＝1，將兩項合并為一項，并消去一個變量。第四十五頁，共七十八頁，2022年，8月28日2、吸收法（１）利用公式Ａ＋ＡＢ＝Ａ，消去多余的項。（２）利用公式Ａ＋ＡＢ＝Ａ+Ｂ，消去多余的變量。第四十六頁，共七十八頁，2022年，8月28日３、配項法（１）利用公式Ａ＝Ａ（Ｂ＋Ｂ），為某一項配上其所缺的變量，以便用其它方法進行化簡。（２）利用公式Ａ＋Ａ＝Ａ，為某項配上其所能合并的項。第四十七頁，共七十八頁，2022年，8月28日４、消去冗余項法利用冗余律ＡＢ＋ＡＣ＋ＢＣ＝ＡＢ＋ＡＣ，將冗余項ＢＣ消去。第四十八頁，共七十八頁，2022年，8月28日例3.1化簡邏輯函數(shù)：

解：（利用）（利用A+AB=A）（利用

）代數(shù)化簡法的優(yōu)點：不受變量數(shù)目的限制。

缺點：沒有固定的步驟可循；需要熟練運用各種公式和定理；需要一定的技巧和經(jīng)驗；不易判定化簡結果是否最簡。第四十九頁，共七十八頁，2022年，8月28日1.3邏輯門電路一、半導體元件的開關特性二、分立元件門電路三、復合邏輯門電路四、TTL集成與非門五、其他TTL門六、CMOS集成邏輯門第五十頁，共七十八頁，2022年，8月28日一、半導體元件的開關特性1、二極管開關特性正極負極＋uD－Ui<0.5V時，二極管截止，iD=0。Ui>0.5V時，二極管導通。第五十一頁，共七十八頁，2022年，8月28日晶體管的三種工作狀態(tài)：（二）飽和狀態(tài)集電結、發(fā)射結均反向偏置，即UBE<0（2）IC

UC/RC

UCE0（三）截止狀態(tài)即UCE<UBE

（1）IB=0、IC

0（2）UCE

EC（1）發(fā)射結正向偏置；集電結正向偏置。（1）發(fā)射結正向偏置，集電結反向偏置。對于NPN型三極管應滿足:VC

>

VB

>

VE且IC=

IB（一）放大狀態(tài)2、三極管的開關特性第五十二頁，共七十八頁，2022年，8月28日飽和區(qū)截止區(qū)放大區(qū)第五十三頁，共七十八頁，2022年，8月28日1．二極管與門電路輸入輸出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V0V0V5V0101BLA0011輸入0001輸出

與邏輯真值表二、分立元件門電路第五十四頁，共七十八頁，2022年，8月28日

2．或門電路輸入輸出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V5V5V5V0101BLA0011輸入0111輸出

或邏輯真值表第五十五頁，共七十八頁，2022年，8月28日3、三極管非門電路輸入輸出VA（V）VL（V）0V5V5V0VLA01輸入10輸出非邏輯真值表第五十六頁，共七十八頁，2022年，8月28日1.

與門和非門構成與非門

Y=ABCY=A+B+CABCY&2.

或門和非門構成或非門

ABCY>1有0出1全1則0有1出0全0則1三、復合邏輯門電路第五十七頁，共七十八頁，2022年，8月28日3.異或門

Y=AB+AB4.同或門AC=YY=AB+ABABY=1真值表AB00011011Y0110=AB真值表AB00011011Y1001=AB.第五十八頁，共七十八頁，2022年，8月28日1、TTL與非門的內部基本結構四、TTL集成與非門+5vA

B

CR1C1B1有0出1全1出0第五十九頁，共七十八頁，2022年，8月28日2、TTL集成與非門芯片TTL集成與非門就是將若干個與非門電路，經(jīng)過集成電路工藝制作在同一芯片上。&+VC1413121110981234567地74LS00&&&74LS00組件含有四個兩輸入端的與非門。第六十頁，共七十八頁，2022年，8月28日74LS10內含3個3輸入與非門，74LS20內含2個4輸入與非門。第六十一頁，共七十八頁，2022年，8月28日1．74系列——為TTL集成電路的早期產(chǎn)品，屬中速TTL器件。2．74L系列——為低功耗TTL系列，又稱LTTL系列。3．74H系列——為高速TTL系列。4．74S系列——為肖特基TTL系列，進一步提高了速度。5．74LS系列——為低功耗肖特基系列。6．74AS系列——為先進肖特基系列，7．74ALS系列——為先進低功耗肖特基系列。3、TTL集成芯片的發(fā)展和分類第六十二頁，共七十八頁，2022年，8月28日ABCDE4、TTL芯片的電壓傳輸特性及相關參數(shù)電壓傳輸特性曲線：Vo=f（Vi）AB截止區(qū)BC下降段CD轉折段DE低電平段Ui<Uoff=1V輸出高電平Ui>Uon=1.5V輸出低電平閾值電壓UT＝1.4V輸出高電平UOH>3.4V輸出低電平UOL<0.4V第六十三頁，共七十八頁，2022年，8月28日（1）輸出高電平電壓VOH——在正邏輯體制中代表邏輯“1”的輸出電壓。VOH的理論值為3.6V，產(chǎn)品規(guī)定輸出高電壓的最小值VOH（min）=2.4V。（2）輸出低電平電壓VOL——在正邏輯體制中代表邏輯“0”的輸出電壓。VOL的理論值為0.3V，產(chǎn)品規(guī)定輸出低電壓的最大值VOL（max）=0.4V。（3）閾值電壓（4）扇出系數(shù)幾個重要參數(shù)第六十四頁，共七十八頁，2022年，8月28日電子液位控制器電路原理圖提示：液面上升，液體導電&&G3R31A3R3R32&G1R11A1R1R12&G2R21A2R2R22G4VKDK1230控制電路控制用KS＋VCC與非門的應用液箱HAD1D2D3第六十五頁，共七十八頁，2022年，8月28日五、其它類型的TTL集成與非門AYB&1、集電極開路與非門（OC門OpenCollector）電路及邏輯符號：特點：1、應用時必須外接RL2、VCC可大于5V，也可小于5VABY+VY12312313CC（+5V）ABVVRV1.6K4K1KR11252R3在工程實踐中，有時需要將幾個門的輸出端并聯(lián)使用，以實現(xiàn)與邏輯，稱為線與。普通的TTL門電路不能進行線與。為此，專門生產(chǎn)了一種可以進行線與的門電路——集電極開路門。第六十六頁，共七十八頁，2022年，8月28日（b）驅動繼電器應用舉例：（1）OC門可直接驅動顯示器件和執(zhí)行機構：VCC（5V）360ΩLEDAYB&AB&+20V~220VMKK（a）驅動發(fā)光二極管LED第六十七頁，共七十八頁，2022年，8月28日（2）OC門的線與功能：OC門的輸出端可以直接并接，圖中只要有一個門的輸出為低電平，則Y輸出為低電平，只有所有門的輸出為高電平，Y輸出才為高電平，因此相當于在輸出端實現(xiàn)了線與的邏輯功能：ABCDVCC&&RL（圖3-23）若使用與非門實現(xiàn)線與的邏輯功能&&&&ABCDY第六十八頁，共七十八頁，2022年，8月28日2、三態(tài)輸出與非門：（TSL門ThreeStategateLogic)電路及邏輯符號：&△ENABYEN+VY13123D123D13ABV11R5VRCCV42V2R2R35EN1GEN（圖3-24）2V3R4功能說明：EN為控制端且低電平有效，當EN=0時，Y=AB，正常態(tài)；當EN=1時，V4、V5均截止，高阻態(tài)。第六十九頁，共七十八頁，2022年，8月28日三態(tài)門的應用作為TTL電路與總線間的接口電路：EN1=EN3=0時，門1、3輸出為高阻態(tài)，相當于開路EN2＝1，允許門2接入總線。AEN&BAEN&BAEN&BENENEN111222333總線△△△Y1Y2Y3123第七十頁，共七十八頁，2022年，8月28日六、CMOS集成邏輯門常用的CMOS門電路在類型、種類上幾乎與TTL數(shù)字電路相同，因此前面以TTL門電路為例所介紹的各種應用同樣適用于CMOS門電路。MOS電路又稱場效應集成電路，屬于單極型數(shù)字集成電路。單極型數(shù)字集成電路中只利用一種極性的載流子（電子或空穴）進行電傳導。它的主要優(yōu)點是輸入阻抗高、功耗低、抗干擾能力強且適合大規(guī)模集成。特別是其主導產(chǎn)品CMOS集成電路有著特殊的優(yōu)點，如靜態(tài)功耗幾乎為零，輸出邏輯電平可為VDD或VSS，上升和下降時間處于同數(shù)量級等，因而CMOS集成電路產(chǎn)品已成為集成電路的主流之一。1、預備知識：第七十一頁，共七十八頁，2022年，8月28日邏輯關系：（1）當uI=“0”時，VN截止，VP導通，輸出uO=“1”（2）當uI=“1”時，VN導通，VP截止，輸出uO=

“0”2、CMOS邏輯門電路的基本單元

CMOS邏輯門電路是由N溝道MOSFET和P溝道MOSFET互補而成。CMOS反相器：VDDVPVN（圖3-26）uIuo第七十二頁，共七十八頁，2022年，8月28日（1）當C=1，=0時，VN管導通，VP管導通,相當于一閉合開關，將輸入傳到輸出，即uo=ui。（2）當C=0，=1時，VN和VP都截止，輸出呈高阻狀態(tài)，相當于開關斷開。CMOS傳輸門：CCTGui/uouou/i

uuCCV0VDDVNVPi/uoo/ui第七十三頁，共七十八頁，2022年，8月28日

傳輸門的一個重要用途是作模擬開關，它可以用來傳輸連續(xù)變化的模擬電壓信號。模擬開關的基本電路由CMOS傳輸門和一個CMOS反相器組成，如圖所示。當C=1時，開關接通，C=0時，開關斷開，因此只要一個控制電壓即可工作。和CMOS傳輸門一樣，模擬開關也是雙向器件。UI/UOUO/UISWUI/UOUO/UIC(b)TG1C(a)3、CMOS邏輯門:

模擬開關第七十四頁，共七十八頁，2022年，8月28日4、CMOS集成電路系列CMOS門電路不斷改進工藝，正朝著高速、低耗、大驅動能力、低電源電壓的方向發(fā)展。BiCMOS集成電路的輸入門電路采用CMOS工藝，其輸出端采用雙極型推拉式輸出方式，既具有CMOS的優(yōu)勢，又具有雙極型的長處，已成為集成門電路的新寵。普通4000系列CMOS電路74系列的高速CMOS電路CMOS電路分類：

輸入電平

輸出電平

74LS

TTL電平

TTL電平

74HC

COMS電平

COMS電平

74HCT

TTL電平

COMS電平HCU適用于無緩沖級的CMOS電路。第七十五頁，共七十八頁，2022年，8月28日5、CMOS集成電路特點