2023年北郵數(shù)電實驗報告信息

數(shù)字電路與邏輯設(shè)計實驗姓名**＊學院信息與通信工程學院專業(yè)信息工程班級＊**學號***＊班內(nèi)序號＊＊*實驗一一、實驗名稱和實驗任務(wù)規(guī)定實驗內(nèi)容：QuartｕsＩI原理圖輸入法設(shè)計與實現(xiàn)。實驗目的：熟悉用QuartusＩI原理圖輸入法進行電路設(shè)計和仿真。掌握QuartusII圖形模塊單元的生成與調(diào)用。熟悉實驗板的使用。實驗任務(wù)規(guī)定：用邏輯門設(shè)計實現(xiàn)一個半加器，仿真驗證其功能,并生成新的半加器圖像模塊。用實驗內(nèi)容１中生成的半加器模塊和邏輯門設(shè)計實現(xiàn)一個全加器，仿真驗證其功能，并下載到實驗板上測試。規(guī)定用撥碼開關(guān)設(shè)定輸入信號，發(fā)光二極管顯示輸出信號。用3線—8線譯碼器（74LＳ１３8)和邏輯門實現(xiàn)函數(shù)F=（/??)(／??)(／??)＋（/??)??(/??)+??(/??)(/??)+??????,仿真驗證其功能，并下載到實驗板測試。規(guī)定用撥碼開關(guān)設(shè)定輸入信號,發(fā)光二極管顯示輸出信號。二、原理圖半加器模塊和邏輯門設(shè)計實現(xiàn)的全加器:三、仿真波形圖及分析電路實現(xiàn)了全加器的功能。全加器是實現(xiàn)兩個1位二進制數(shù)及低位來的進位相加求得和數(shù)及向高位進位的邏輯電路。由其原理可得邏輯表達式:suｍ=ain⊕bｉn⊕ciｎcout=(ain⊕biｎ）ｃｉn＋ａin*biｎ。列出真值表：輸入輸出ainbincincoutｓｕm0000000１０1０100１０1１1010０01１011０110101１１1１仿真波形對比真值表,可以看出波形圖與理論值完全符合。四、故障及問題分析１、問題:按照邏輯表達式連接了全加器電路后，仿真波形很亂。解決方法：思考后知道了應(yīng)當把輸入信號依次設(shè)成2的ｎ次方,這樣的仿真波形清楚容易分析。２、問題:把代碼下載到板子上的過程中，進行到37％的時候停了，等了2分鐘也沒繼續(xù)下載。解決方法:再次重連USB嘗試下載，手緊握著接線口,下載成功了,分析也許是接線口接觸不好。實驗二一、實驗名稱和實驗任務(wù)規(guī)定實驗內(nèi)容:用VHDL設(shè)計與實現(xiàn)組合邏輯電路。實驗目的:熟悉用VHＤL語言設(shè)計組合邏輯電路的方法。熟悉用QuａrtusII文本輸入法進行電路設(shè)計。實驗任務(wù)規(guī)定:用ＶHＤL語言設(shè)計實現(xiàn)一個4位二進制奇校驗器，輸入奇數(shù)個‘１’時，輸出為‘1’,否則輸出‘0’,仿真驗證其功能,并下載到實驗板測試。規(guī)定用撥碼開關(guān)設(shè)定輸入信號,發(fā)光二極管顯示輸出信號。用ＶＨDL語言設(shè)計實現(xiàn)一個842１碼轉(zhuǎn)換為余3碼的代碼轉(zhuǎn)換器，仿真驗證其功能，并下載到實驗板測試。規(guī)定用撥碼開關(guān)設(shè)定輸入信號，發(fā)光二極管顯示輸出信號。用ＶHDL語言設(shè)計實現(xiàn)一個共陰極７段數(shù)碼管譯碼器,仿真驗證其功能,并下載到實驗板測試。規(guī)定用撥碼開關(guān)設(shè)定輸入信號，7段數(shù)碼管顯示輸出信號。二、VHDＬ代碼奇校驗器ＬIＢRAＲYIEEE；ＵSＥIEEE.SＴD_ＬOGIC_１164．ＡLL;ＥNＴITYjijiaoyａnqｉISPOＲＴ(A:STD＿LOGIC;B:SＴＤ_LOＧIC;C:ＳTD＿LOGIC；D:STD_LOGIＣ;F：ＯUTSTD＿LOGIC);ENDjijiaoｙanqi；ＡＲCHＩＴECTUREoneOFjijiａｏyａnqiISSＩGNALn1,n2:STD_LOＧIC;BEＧIＮn1<=ＡXORB；n２<=n１XORC；Ｆ<＝n２XＯＲD;－-異或，Ａ⊕B⊕Ｃ⊕DＥNＤonｅ;8421碼轉(zhuǎn)余3碼ＬIＢRAＲYIEEE;ＵＳEIＥＥE.STD＿LOGIＣ＿1１6４.ALL；ＵSＥIＥＥE.STD_LOGIＣ_UＮSIGＮＥＤ.ALL；EＮTITYｂaｓizｈｕａnyｕ3ISＰOＲT(A：INSTD_ＬOGIC_VEＣＴO(shè)R(3DOWNTO0);B:ＯＵTSTD_LOGＩＣ＿VECTOＲ（３DOWＮＴＯ0));EＮDbａsｉzhuanyu3;ARCHITECＴＵREzｈuanyu3OFｂaｓiｚhuanyu3ＩＳBEGINPＲOＣＥＳS(A）BEGINCAＳEＡISWHEN"００00"=>Ｂ<=＂０0１1";ＷHEN"０00１＂=>B<=＂０100";WＨEN＂00１0"=＞B<＝"０101";WHEN"0011"=>B<=＂0110";WＨEＮ＂01０0"=>B＜=＂０１11＂;WＨEN＂0101"＝＞B<＝"1000";ＷＨＥN"0110"=>Ｂ<＝"1０01";WHEN"011１"＝>B<="1０１0"；ＷHEＮ"１000＂=>B<="1011"；WHEＮ＂1001＂＝>B<="１100"；ＷHENOTHEＲS=>B＜="ＺZZZ";ＥNDCＡＳE;ENＤPRＯＣＥSS;ENDzhuanyu３;數(shù)碼管譯碼器ＬIBRAＲYＩEＥＥ;ＵSEIEEＥ.SＴD_ＬOGIC＿１164.ALＬ;USEIＥEE．STD_ＬＯGＩC＿UＮＳＩＧNED.ALL;ENTITＹshumaｇuaｎyiｍaqiＩSPORT(A:INＳTD＿LOGIC_VＥCTOＲ(3DOWNTO０)；B：OUTSTＤ_ＬＯＧＩC_VEＣTＯＲ(６DOWNTO0)；C:OUTSTD_LＯＧIC＿VECTOR(5DOWNTＯ0));ENDｓｈumaguaｎｙiｍaqｉ；ＡRＣHITＥＣTURＥshｕｍaOFｓhｕmaguａnyimaqｉＩSBEＧＩＮＰRＯＣESS(A)ＢＥGＩNC<=＂０1１１1１"；CASEAISWHEN"00００"=>B<＝"11１1110"；--0WHEＮ＂００01"=>B<="01１0000＂;--1WHEN"0０10"=>B<="１１01１01＂；--２WＨＥN"0011"=＞Ｂ<＝＂1111001"；-－3WHEＮ"0100"＝>B＜＝"01１0011";-－4ＷHEＮ"０1０1"=>B<="10１１０1１＂;--5WHＥＮ"０110"=>B<="10１1１11＂；-－６WHEN"01１1"=＞B＜="１110000";--7WＨEN＂1000"＝＞Ｂ<＝"１111111＂;－-８ＷＨEN"１001"＝>B＜＝"11１1011";--9WHENOTHERS=>B＜="ZZZＺZZＺ＂;ＥNＤCASE;ＥNDPＲOCESＳ;EＮDshｕmａ;三、故障及問題分析1、問題:代碼寫好以后編譯出現(xiàn)錯誤,Error(１0５68):VHDLｅrｒoｒaｔjijｉaoyaｎqi.ｖhd（17）:can'tｗrｉtetointerｆaｃeobject"partoｕt"ofｍodeIN，由于報錯指到了第17行F＜=ｎ2XORD;導致我開始的時候沒意識到這是哪里的錯誤。解決方法:在百度查了以后發(fā)現(xiàn)是F:OUTSTD＿LOGIC);這句我寫成了F:INSTD_ＬOGIC）；以后要注意少犯這些馬虎的錯誤。2、問題:把代碼下載到板子上的過程中,再次出現(xiàn)了第一節(jié)課出現(xiàn)的下載停止的問題，再次嘗試后也沒有下載成功，第三次接線的時候等了好久，HaｒdwareSｅtup窗口也沒有顯示有硬件接入。解決方法：換了一臺電腦嘗試然后成功了,我覺得也許是兩個因素,一是我反復操作導致軟件反映時間長,二是我本來用的電腦接口連接不好。實驗三一、實驗名稱和實驗任務(wù)規(guī)定實驗內(nèi)容:用VHDL設(shè)計與實現(xiàn)時序邏輯電路。實驗目的:熟悉用ＶHDL語言設(shè)計時序邏輯電路的方法。熟悉用ＱuartｕsＩI文本輸入法進行電路設(shè)計。實驗任務(wù)規(guī)定:用ＶHDL語言設(shè)計實現(xiàn)一個分頻系數(shù)為１2,分頻輸出信號占空比為50%的分頻器。規(guī)定在QuａｒtuｓIＩ平臺上設(shè)計程序并仿真驗證設(shè)計。用VHDL語言設(shè)計實現(xiàn)一個帶異步復位的８421碼十進制計數(shù)器,仿真驗證其功能,并下載到實驗板測試。規(guī)定用按鍵設(shè)定輸入信號，發(fā)光二極管顯示輸出信號。將(1）、（2)和數(shù)碼管譯碼器3個電路進行連接,并下載到實驗板顯示計數(shù)結(jié)果。二、模塊端口說明及連接圖整個電路輸入端:時鐘信號clk，復位鍵clr。分頻器及計數(shù)器的端口連接:復位鍵clｒ作為分頻器復位鍵clr1、8４21十進制計數(shù)器復位鍵ｃｌr2；時鐘信號ｃlk作為分頻器的時鐘信號ｃlk1,分頻器輸出CLＫ_OＵＴ1作為8４21十進制計數(shù)器的時鐘信號ｃlk2；計數(shù)器的輸出Q［0，１,2,3]作為數(shù)碼管譯碼器的輸入a[0，1，２，3]。整個電路輸出端:ｂ[0,1,２,3,4,5,6]，分別相應(yīng)7段數(shù)碼管;c[0,１,2,3，4，5],分別相應(yīng)6個數(shù)碼管譯碼器。三、ＶＨDL代碼(１）8421十進制計數(shù)器：LＩBRＡＲYIEEＥ;USEIEEＥ.SＴD_LOGIＣ_1164.ＡＬL;ＵSEIEEE．STD＿LOGＩＣ＿UNSＩGNED．ALＬ；ENＴITＹZＹ84２1shijiｎzhiＩS?PORT（CLＫ2,CLR２:IＮＳTＤ＿LＯＧIC; Q:OUTＳTD＿LＯGIC_ＶＥCTＯR(3DOWNＴO(shè)0）);EＮDZY８421shijinzｈi；ARＣＨＩTECTＵREｂehaveＯFＺY８421shijinzhｉIS SIGNALＱ_ｔemp:STD_ＬOＧIC_VＥＣTOR(3DOWＮTO0);?ＢEＧIＮ ?PRＯCESS(ＣLK2，CLＲ2)??BEGIN ? IFCLR2='1'THＥＮQ＿temp<="０00０";???ELSIFＣＬK２'ＥVENTANDＣＬK2＝'1＇THEＮ??? IFＱ_ｔemp=＂1001"THEＮＱ＿tｅｍp<＝"0０００"; ?ELSEQ_temp<＝Q＿ｔemp＋１； EＮＤIF； ?EＮＤIF; EＮDＰRＯCESＳ；?Q＜=Q_temp;ENＤbehave;（2）分頻器:LIBRARYIEEE；UＳEIＥEE．STＤ_LOGＩＣ＿1164.AＬL;ＵSEIEＥE．STD_LOＧＩＣ＿ＵＮSIGNEＤ.ALＬ；ENTITYdiv_50MIS ＰORT(ＣLK1,ＣLR1:INSTD_ＬOGＩC； ＣLK_OUT１:OUTSＴＤ_LOGIC）;EＮDdｉv_50Ｍ;ARＣＨITＥCTUＲＥbeｈavｅOFdiv_50MIS SIGＮALteｍp:INTＥGＥRＲＡNGE0ＴO(shè)２49９9999； SIGNALclｋｏｕt：STD_LＯＧIC；?ＢEGIＮ? PRＯＣESS(CＬＫ1,ＣＬR1) ?BEGIN? IFCＬR1='１＇TＨEＮtemp<=０; ?ELSIFCＬK1'ＥVＥNTANDＣLK１='1＇ＴＨEN????IＦtｅmp=24999999ＴHENtｅmｐ<=０；clkouｔ<=NOTclkout;? ? ELSEtｅmｐ<＝temp+1; ENDＩF; ??ENDIF; ENＤPROＣEＳＳ; ?ＣＬK_OUT1<=cｌkoｕt;EＮDｂehave;（３)將分頻器、8421十進制計數(shù)器和數(shù)碼管譯碼器3個電路的連接電路LIBＲＡRYIＥEE;USEIEEE.ＳTD_ＬOGIC_116４.AＬL;ENTITYｆuncｔｉon3IＳ?PORT(ＣLK，ＣLR:INＳTＤ_LOGIC；??b:ＯUTSTD_ＬOGIC＿VECＴO(shè)R(6DOＷＮTO0); ?c：OＵTSTＤ＿ＬOGＩＣ_VＥCTOR（5DOWNTＯ0));ENDfunｃｔion3;AＲCHITECTUREa1OＦｆｕｎcｔiｏn3ISCOMPOＮＥＮTdｉv_50M--調(diào)用分頻器和計數(shù)器兩個元件? POＲＴ(CLK1,CLR1：INSTＤ_LOGIＣ;?? ＣLＫ＿OUＴ１:OＵTＳＴD_LＯGＩC); ＥNＤCＯMPONＥＮT;?ＣOＭPONENＴZY８４21shijｉnzｈｉ PORT(CLK２,ＣLR2:INSTD＿LOＧIC； Q:OUTSTＤ_LOGIC_ＶEＣTOR(3DOWNＴO(shè)0)); EＮDＣOMPONENT;SIGNALa:STＤ_LOGIC＿VEＣＴO(shè)R(3ＤOWＮTO0);ＳＩGＮALclｋｉn:ＳＴD_LＯＧIC;BＥGＩN u１:diｖ_50MPORTMAＰ(CＬK1=>ＣLK,CLＲ1=>CＬR,ＣLK_OUＴ1=>ｃlkin);?u2:ZＹ8421ｓhiｊinｚhｉＰOＲTMAP(CLK2=>clｋin,CLR２=＞CLR,Q=>a);?ＰROCEＳS(a) BEGＩN? c＜＝＂11011１＂；－-左數(shù)第三個數(shù)碼管亮??ＣASEａＩＳ?? WHEN"0０00"=>b<="11１1110";－-0 ＷHEN"０00１＂＝>ｂ＜="01１00０0";－-1???ＷHEＮ"00１０"=＞b<="11０1１０1";--2 ?ＷＨEN"００11"＝＞b<＝"111１001";－-3 ＷHEＮ"０100"=＞b<＝＂０１100１1"；--4 WHＥN"010１＂=>b＜="101１0１1";--5???ＷHEN＂０11０"=＞b<＝"101１１１1";－-6 ? ＷＨEN"0111＂=＞b<=＂1110000＂;-－7 ? WＨEN"１000"=>b<＝"１111111";--８ ?WHEN＂1001＂=>ｂ<＝"11１1011";-－９ ? ＷHEＮOTＨERS＝>b<＝"1111110";--0? ENDCAＳE；?ENDPＲＯCESS；END;四、仿真波形圖及分析分析仿真波形圖可知,ｃ為1１01１1，左數(shù)第三個數(shù)碼管亮;數(shù)碼管譯碼器循環(huán)顯示０到9這10個數(shù)字；復位信號CＬＫ是高電平有效，從波形中看出ＣLR＝1時輸出ｂ=11１1１１0,數(shù)碼管顯示數(shù)字０。五、故障及問題分析1、問題:分頻器代碼編譯成功后準備下載到板子上,在準備設(shè)立端口時，出現(xiàn)了這個跟之前不同樣界面,沒辦法下載代碼。解決方法：后來發(fā)現(xiàn)是最開始的時候,器件設(shè)立有問題,應(yīng)當按照書上講的在Availａｂｌｅdeviｃeｓ欄選擇EＰM11270T144C5這個型號。前兩次實驗都沒有犯這個錯誤,我結(jié)識到我不應(yīng)當忽視前面的必要環(huán)節(jié)，某個小細節(jié)的不注意也許會導致重做整個項目。2、問題：把(３）的代碼寫好后編譯出現(xiàn)錯誤，Error(１0３1３):VHDＬＣaseStatｅmenteｒroratfuｎｃtiｏn3.vhd（3０):ＣaseＳｔateｍentchｏｉcesmustcoveｒaｌｌpoｓsibleｖalｕｅsoｆeｘpression。解決方法:后來我檢查發(fā)現(xiàn)是窮舉法中的也許情況里忘了寫WHＥNＯTＨERS=＞b<="0００0０00＂;這一行,導致情況涉及不完全而報錯。3、問題：仿真波形中b的顯示類似亂碼，并不是預想的二進制碼。解決方法：老師講解后知道了應(yīng)當在ＣｏｕntＶalue選項中的Rａｄix欄選擇Binａry。實驗四一、實驗名稱和實驗任務(wù)規(guī)定實驗內(nèi)容:用VＨＤL設(shè)計與實現(xiàn)相關(guān)電路。實驗目的:掌握VHDL語言的語法規(guī)范，掌握時序電路描述方法。掌握多個數(shù)碼管動態(tài)掃描顯示的原理及設(shè)計方法。實驗任務(wù)規(guī)定:用ＶHDＬ語言設(shè)計并實現(xiàn)六個數(shù)碼管串行掃描電路，規(guī)定同時顯示“班號—班內(nèi)序號”這６個數(shù)字圖形到6個數(shù)碼管,仿真驗證其功能,并下載到實驗板測試。用VHDL語言設(shè)計并實現(xiàn)六個數(shù)碼管滾動顯示電路。循環(huán)左滾動,始終點亮6個數(shù)碼管，左出右進。狀態(tài)為：1２４-17,24-1７1，４－1712,-１71２4，17１24-,7１２4-1，124-１7。模塊端口說明及連接圖輸入端:clk時鐘信號輸出端:ｐartout[0,1,2，３,4,５,6],分別相應(yīng)７段數(shù)碼管;catouｔ[0,1,2,3,4,５]：分別相應(yīng)６個數(shù)碼管譯碼器三、VHDＬ代碼（１)同時顯示“班號—班內(nèi)序號”這六個數(shù)字圖形到6個數(shù)碼管ｌibrａryｉｅｅe;ｕseiｅee.stｄ＿logic＿１1６４.aｌl;useieｅe.sｔｄ_logｉc_unｓigned.all;entitｙZＹ1２41７iｓpｏｒt（cｌk:iｎstd＿lｏgｉc;pａrtout:outstd_lｏgic_ｖecｔor(6downto0);cａt(yī)oｕt：oｕtstd_lｏｇic_ｖector(５ｄowｎto0));ｅnｄＺY12417；arcｈitectｕreａofZY1２417ｉsｓｉgnalpａrt:stｄ_logic_vectoｒ(6dｏwnto０);signalcat：ｓtd_logic_vｅｃtor(5downto0);sｉgnaltemｐclk:ｓtｄ＿logiｃ;siｇｎaｌｃount：integerranｇe0tｏ19９9；－－為便于仿真,仿真圖相應(yīng)代碼將分頻改成了5０cｏnstaｎtM:inｔeger:=1９99;beginp1：ｐroｃesｓ(clｋ)begin iｆ(clk＇ｅvenｔaｎdｃlk='１')ｔhen? ifcount=Mtｈen ? cｏｕnt＜=0; ??teｍpclｋ＜=notｔempclk；? eｌse ?coｕｎｔ<＝ｃoｕｎt+1; endｉf； endiｆ;enｄｐrｏcessp1；p2:procｅｓｓ(tｅmpｃlｋ)bｅgin if（temｐcｌｋ'ｅveｎtanｄteｍpｃlk='１')tｈｅｎ??casecatis??when"1１1110＂=>cａｔ<＝"０11１11";paｒｔ＜="０11０００0＂;－-1 ｗheｎ"0１1111＂＝>cａt(yī)<="１0１111";part＜="1１0110１";－-2??wheｎ"101111"＝>caｔ＜="110111";part＜＝"0110011";--4? when＂１1011１"=＞cat＜="１11011";part＜=＂０000０01";--－??ｗhen"111０１1"=>cat＜＝"１111０1";parｔ<＝"0１100０0"；-－１ wｈｅn"111101"=＞ｃat＜=＂111１10";part＜="１1１00０0";-－7? whenotheｒs=>cat＜="０1111１";ｐａｒt<=＂０11００00"；-－1 ?eｎdcａse;?endｉf;eｎdprocesｓp2；cａt(yī)ouｔ<=ｃat;pａｒtout<＝ｐart；endａ;(２)滾動顯示電路(選做)ＬＩBRARYIEEE；USEIEEE．STＤ＿ＬOGＩC＿1１6４.ＡLL;UＳEＩＥEE.STＤ_LOGＩC_ＵNSIGNED．ALL；EＮTＩＴYｇｕndongxｉaｎshｉISＰＯRT(clｋ,ｃlear:INＳTD_ＬOGIC;catouｔ：OUTＳTD_LＯGIＣ_VECTOＲ(６DOＷNＴO(shè)０);partｏut：OＵＴSTＤ＿LOGIＣ_VECＴO(shè)Ｒ(5DOWNTO０));EＮDgｕndongxｉａnｓhi；ARCＨIＴECTUＲEaOＦguｎdonｇxianｓhiISＳIGNAＬcat：ＳTD_ＬOＧIC_VEＣTOR（6DＯWNTO0);SＩGＮALpart:STD_ＬＯGIC_VECTOR(5ＤOWＮTO０);SＩGNＡLcnt，cnt1：INTEGERRＡNＧE０ＴＯ11;ＳIGNALtmp:ＩＮTEGＥRRＡＮＧE0TO15999;ＳＩGNALclk1:STD_LOＧIＣ;BEGIＮp0:PROＣEＳS(clｋ,cleaｒ)ＢEGINIＦclｅar＝'0'THENtｍp<=0；ＥLSIFｃｌk'ＥVENTANDｃlk＝'1'THEＮIＦｔｍp＝159９9ＴHＥＮtｍp<＝０；ELＳEtmp<=ｔｍp+1；ENDIF;EＮDＩF;ENDPＲOＣEＳSp0；p1:PROCESS(tmp)BEGINＩFclｋ'EVＥＮＴANＤclｋ='1'THENIFtmp<１0０0THENｃｌｋ1<＝'0';ELSEclk1<='1';ENDIF;EＮDＩＦ;ENDＰＲOＣEＳＳp1；p2:PROCＥＳS(clk）ＢEGＩＮＩF（clk'ＥVENTAＮＤclk='1＇）ＴHENIF(cnｔ=11)THENcｎt<=0;ELＳＥcnt<=cnt＋１；ENDＩF;ENDIF;EＮDPRＯCESSp2;ｐ3:ＰROCESS（clk1）BEGINIF（clｋ１'EＶENTANＤｃlk1＝'1＇）THEＮIF(cnt1＝１１)THENcnt1<＝0;ＥＬSEcnt１＜=cnt1+1;EＮDIF；ＥNDIF;ENＤＰROCＥＳSp3;p4：PRＯCESＳ（cnt，cnｔ1)BEGINIF（clｅar='0'）THEＮcat<="0０00０00＂;ELSEＣＡSEcnｔ+cnｔ1ISWＨEN6=>cat<="０110００0";WHEN７=>ｃat<＝"１1011０1";ＷHＥN８＝>cat<=＂01１001１＂;ＷHEN9=>ｃat<="00000０1";WHEN１0=>ｃａt(yī)<="11０1101＂；WHEN1１＝>cat<＝"11011０１";ＷHENOTHERＳ=>ｃａt(yī)<="0000000＂;ENDＣASＥ；ENＤIF；ENDPROCＥSSp4;catout<＝caｔ;p5:PROＣESＳ(cnt)BEＧINIＦ（cｌear='0＇)THENpaｒｔ<="１111１１"；ELSECASEｃntISWHEN0=＞part<="01111１";WHEN1=>parｔ＜=＂１01111＂;ＷＨＥＮ2=>part<＝"11011１";WHEN３=>part<="1１1011";WHEＮ４=>pａrt＜=＂１111０1";WHEN5=＞pａrt<＝"１111１０";WHＥＮＯTHＥＲS=>pａｒt＜="１111１1";ENＤCASE；ENDIF;ENDPＲOＣESＳp5；pａｒｔｏｕt<＝part;ENDａ;仿真波形圖及分析同時顯示“班號—班內(nèi)序號”這六個數(shù)字圖形到6個數(shù)碼管分析仿真波形圖可知，數(shù)碼管譯碼器從左到右依次顯示12４-17：從左邊數(shù)，第一個數(shù)字catout=01１1１1相應(yīng)parｔout=01100００,數(shù)碼管顯示數(shù)字1;第二個數(shù)字catｏｕｔ=１0111１相應(yīng)pａrｔoｕt=1１01101，數(shù)碼管顯示數(shù)字2;第三個數(shù)字catouｔ=1１0１11相應(yīng)pａｒtoｕt＝0１10０11,數(shù)碼管顯示數(shù)字4；第四個數(shù)字catoｕｔ=11１011相應(yīng)parｔouｔ＝00０0001,數(shù)碼管顯示符號“—”；第五個數(shù)字catout=1111０1相應(yīng)paｒｔout=0110000,數(shù)碼管顯示數(shù)字1；第六個數(shù)字caｔouｔ=111１1０相應(yīng)paｒtoｕt＝１１100０0，數(shù)碼管顯示數(shù)字7；當頻率足夠大，掃描速度不久時，人眼將能看到連續(xù)穩(wěn)定的124-１7的圖像。在實驗室實際測試時,下載