第5章半導體存儲器

第5章半導體存儲器5.1概述5.2隨機存儲器(RAM)5.3只讀存儲器(ROM)5.4CPU與存儲器的連接5.5IBM-PC/XT中的存儲器5.6擴展存儲器及其管理5.1概述5.1.1存儲器的一般概念和分類按存取速度和用途可把存儲器分為兩大類，內部存儲器和外部存儲器。把具有一定容量，存取速度快的存儲器稱為內部存儲器，簡稱內存。內存是計算機的重要組成部分，CPU可對它進行訪問。目前應用在微型計算機的主內存容量已達64～256MB，高速緩存器(Cache)的存儲容量已達128～512KB。把存儲容量大而速度較慢的存儲器稱為外部存儲器，簡稱外存。在微型計算機中常見的外存有軟磁盤、硬磁盤、盒式磁帶等，近年來，由于多媒體計算機的發(fā)展，普遍采用了光盤存儲器。光盤存儲器的外存容量很大，如CD-ROM光盤容量可達650MB，硬盤已達幾個GB乃至幾十個GB，而且容量還在增加，故也稱外存為海量存儲器。不過，要配備專門的設備才能完成對外存的讀寫。例如，軟盤和硬盤要配有驅動器，磁帶要有磁帶機。通常，將外存歸入到計算機外部設備一類，它所存放的信息調入內存后CPU才能使用。5.1.2半導體存儲器的分類早期的內存使用磁芯，隨著大規(guī)模集成電路的發(fā)展，半導體存儲器集成度大大提高，成本迅速降低，存取速度大大加快，所以在微型計算機中，內存一般都使用半導體存儲器。從制造工藝的角度來分，半導體存儲器分為雙極型、CMOS型、HMOS型等；從應用角度來分，可分為隨機讀寫存儲器(RandomAccessMemory，又稱為隨機存取存儲器，簡稱RAM)和只讀存儲器(ReadOnlyMemory，簡稱ROM)，如圖5.1所示。1.只讀存儲器(ROM)圖5.l半導體存儲器的分類1)掩膜ROM

掩膜ROM是利用掩膜工藝制造的存儲器，程序和數(shù)據(jù)在制造器件過程中已經(jīng)寫入，一旦做好，不能更改。因此，只適合于存儲成熟的固定程序和數(shù)據(jù)，大量生產時，成本很低。例如，鍵盤的控制芯片。2)可編程ROM

可編程ROM簡稱PROM(ProgramableROM)。PROM由廠家生產出的“空白”存儲器，根據(jù)用戶需要，利用特殊方法寫入程序和數(shù)據(jù)，即對存儲器進行編程。但只能寫入一次，寫入后信息是固定的，不能更改。它PROM類似于掩膜ROM，適合于批量使用。3)可擦除PROM

可擦除PROM簡稱EPROM(ErasableProgramableROM)。這種存儲器可由用戶按規(guī)定的方法多次編程，如編程之后想修改，可用紫外線燈制作的擦除器照射7～30分鐘左右(新的芯片擦除時間短，多次擦除過的芯片擦除時間長)，使存儲器復原，用戶可再編程。這對于專門用途的研制和開發(fā)特別有利，因此應用十分廣泛。4)電可擦PROM

電擦除的PROM簡稱EEPROM或E2PROM(ElectricallyErasablePROM)。這種存儲器能以字節(jié)為單位擦除和改寫，而且不需把芯片拔下插入編程器編程，在用戶系統(tǒng)即可進行。隨著技術的進步，EEPROM的擦寫速度將不斷加快，將可作為不易失的RAM使用。

2.隨機讀寫存儲器(RAM)

這種存儲器在使用過程中既可利用程序隨時寫入信息，又可隨時讀出信息。它分為雙極型和MOS型兩種，前者讀寫速度高，但功耗大，集成度低，故在微型機中幾乎都用后者。RAM可分為三類。1)靜態(tài)RAM

靜態(tài)RAM即SRAM(StaticRAM)，其存儲電路以雙穩(wěn)態(tài)觸發(fā)器為基礎，狀態(tài)穩(wěn)定，只要不掉電，信息不會丟失。優(yōu)點是不需刷新，缺點是集成度低。它適用于不需要大存儲容量的微型計算機(例如，單板機和單片機)中。2)動態(tài)RAM

動態(tài)RAM即DRAM(DynamicRAM)，其存儲單元以電容為基礎，電路簡單，集成度高。但也存在問題，即電容中電荷由于漏電會逐漸丟失，因此DRAM需定時刷新。它適用于大存儲容量的計算機。3)非易失RAM

非易失RAM或稱掉電自保護RAM，即NVRAM(NonVolativeRAM)，這種RAM是由SRAM和EEPROM共同構成的存儲器，正常運行時和SRAM一樣，而在掉電或電源有故障的瞬間，它把SRAM的信息保存在EEPROM中，從而使信息不會丟失。NVRAM多用于存儲非常重要的信息和掉電保護。其他新型存儲器還有很多，如快擦寫ROM(即FlashROM)以及IntegratedRAM，它們已得到應用，詳細內容請參閱存儲器數(shù)據(jù)手冊。5.1.3半導體存儲器的主要技術指標衡量半導體存儲器的指標很多，諸如可靠性、功耗、價格、電源種類等，但從接口電路來看，最重要的指標是存儲器芯片的容量和存取速度。

1.容量存儲器芯片的容量是以存儲1位二進制數(shù)(bit)為單位的，因此存儲器的容量指每個存儲器芯片所能存儲的二進制數(shù)的位數(shù)。例如，1024位/片指芯片內集成了1024位的存儲器。由于在微機中，數(shù)據(jù)大都是以字節(jié)(Byte)為單位并行傳送的，因此，對存儲器的讀寫也是以字節(jié)為單位尋址的。然而，存儲器芯片因為要適用于1位、4位、8位計算機的需要，或因工藝上的原因，其數(shù)據(jù)線也有1位、4位、8位之不同。例如，Intel2116為1位，Intel2114為4位，Intel6264為8位，所以在標定存儲器容量時，經(jīng)常同時標出存儲單元的數(shù)目和位數(shù)，因此有 存儲器芯片容量=單元數(shù)×數(shù)據(jù)線位數(shù)如Intel2114芯片容量為1K×4位/片，Intel6264為8K×8位/片。雖然微型計算機的字長已經(jīng)達到16位、32位甚至64位，但其內存仍以一個字節(jié)為一個單元，不過在這種微機中，一次可同時對2、4、8個單元進行訪問。

2.存取速度存儲器芯片的存取速度是用存取時間來衡量的，它是指從CPU給出有效的存儲器地址到存儲器給出有效數(shù)據(jù)所需要的時間。存取時間越小，速度越快。超高速存儲器的存取速度小于20ns，中速存儲器的存取速度在100～200ns之間，低速存儲器的存取速度在300ns以上?，F(xiàn)在Pentium4CPU時鐘已達2.4GHz以上，這說明存儲器的存取速度已非常高。隨著半導體技術的進步，存儲器的容量越來越大，速度越來越高，而體積卻越來越小。5.2隨機存儲器(RAM)5.2.1靜態(tài)RAM1.靜態(tài)RAM的基本存儲電路該電路通常由如圖5.2所示的六個MOS管組成。在此電路中，V1～V4管組成雙穩(wěn)態(tài)觸發(fā)器，V1、V2為放大管，V3、V4為負載管。若V1截止，則A點為高電平，它使V2導通，于是B點為低電平，這又保證了V1的截止。同樣，V1導通而V2截止，這是另一個穩(wěn)定狀態(tài)。因此，可用V1管的兩種狀態(tài)表示“1”或“0”。由此可知，靜態(tài)RAM保存信息的特點是和這個雙穩(wěn)態(tài)觸發(fā)器的穩(wěn)定狀態(tài)密切相關的。顯然，僅僅能保持這兩個狀態(tài)的一種還是不夠的，還要對狀態(tài)進行控制，于是就加上了控制管V5、V6。圖5.2六個MOS管組成的靜態(tài)RAM存儲電路當?shù)刂纷g碼器的某一個輸出線送出高電平到V5、V6控制管的柵極時，V5、V6導通，于是，A點與I/O線相連，B點與I/O線相連。這時如要寫“1”，則I/O為“1”，I/O為“0”，它們通過V5、V6管與A、B點相連，即A=“1”，B=“0”，使V1截止，V2導通。而當寫入信號和地址譯碼信號消失后，V5、V6截止，該狀態(tài)仍能保持。如要寫“0”，線為“1”，I/O線為“0”，這使V1導通，V2截止。只要不掉電，這個狀態(tài)會一直保持，除非重新寫入一個新的數(shù)據(jù)。對所存的內容讀出時，仍需地址譯碼器的某一輸出線送出高電平到V5、V6管柵極，即此存儲單元被選中，此時V5、V6導通。于是，V1、V2管的狀態(tài)被分別送至I/O線、I/O線，這樣就讀取了所保存的信息。顯然，存儲的信息被讀出后，存儲的內容并不改變，除非重寫一個數(shù)據(jù)。由于SRAM存儲電路中，MOS管數(shù)目多，故集成度較低，而V1、V2管組成的雙穩(wěn)態(tài)觸發(fā)器必有一個是導通的，功耗也比DRAM大，這是SRAM的兩大缺點。其優(yōu)點是不需要刷新電路，從而簡化了外部電路。

2.靜態(tài)RAM的結構靜態(tài)RAM內部是由很多如圖5.2所示的基本存儲電路組成的，容量為單元數(shù)與數(shù)據(jù)線位數(shù)之乘積。為了選中某一個單元，往往利用矩陣式排列的地址譯碼電路。例如，1K單元的內存需10根地址線，其中5根用于行譯碼，另5根用于列譯碼，譯碼后在芯片內部排列成32條行選擇線和32條列選擇線，這樣可選中1024個單元中的任何一個，而每一個單元的基本存儲電路的個數(shù)與數(shù)據(jù)線位數(shù)相同。常用的典型SRAM芯片有6116、6264、62256、628128等。Intel6116的管腳及功能框圖如圖5.3所示。6116芯片的容量為2K×8bit，有2048個存儲單元，需11根地址線，7根用于行地址譯碼輸入，4根用于列譯碼地址輸入，每條列線控制8位，從而形成了128×128個存儲陣列，即16384個存儲體。6116的控制線有三條，片選CS、輸出允許OE和讀寫控制WE。圖5.36116管腳和功能框圖

Intel6116存儲器芯片的工作過程如下：讀出時，地址輸入線A10～A0送來的地址信號經(jīng)地址譯碼器送到行、列地址譯碼器，經(jīng)譯碼后選中一個存儲單元(其中有8個存儲位)，由CS、OE、WE構成讀出邏輯(CS=0，OE=0，WE=1)，打開右面的8個三態(tài)門，被選中單元的8位數(shù)據(jù)經(jīng)I/O電路和三態(tài)門送到D7～D0輸出。寫入時，地址選中某一存儲單元的方法和讀出時相同，不過這時CS=0，OE=1，WE=0，打開左邊的三態(tài)門，從D7～D0端輸入的數(shù)據(jù)經(jīng)三態(tài)門和輸入數(shù)據(jù)控制電路送到I/O電路，從而寫到存儲單元的8個存儲位中。當沒有讀寫操作時，CS=1，即片選處于無效狀態(tài)，輸入輸出三態(tài)門至高阻狀態(tài)，從而使存儲器芯片與系統(tǒng)總線“脫離”。6116的存取時間在85～150ns之間。其他靜態(tài)RAM的結構與6116相似，只是地址線不同而已。常用的型號有6264、62256，它們都是28個引腳的雙列直插式芯片，使用單一的+5V電源，它們與同樣容量的EPROM引腳相互兼容，從而使接口電路的連線更為方便。值得注意的是，6264芯片還設有一個CS2引腳，通常接到＋5V電源，當?shù)綦姇r，電壓下降到小于或等于+0.2V時，只需向該引腳提供2μA的電流，則在VCC=2V時，該RAM芯片就進入數(shù)據(jù)保護狀態(tài)。根據(jù)這一特點，在電源掉電檢測和切換電路的控制下，當檢測到電源電壓下降到小于芯片的最低工作電壓(CMOS電路為+4.5V，非CMOS為+4.75V)時，將6264RAM切換到由鎳鉻電池或銀電池提供的備用電源供電，即可實現(xiàn)斷電后長時間的數(shù)據(jù)保護。數(shù)據(jù)保護電路如圖5.4所示。圖5.46264SRAM數(shù)據(jù)保護電路在電子盤和大容量存儲器中，需要容量更大的SRAM，例如，HM628126容量為1Mbit(128K×8bit)，而HM628512芯片容量達4Mbit。限于篇幅，在此不再贅述，讀者可參閱存儲器手冊。5.2.2動態(tài)RAM1.動態(tài)RAM存儲電路圖5.5單管動態(tài)存儲器電路由圖可見，DRAM存放信息靠的是電容C，電容C有電荷時，為邏輯“1”，沒有電荷時，為邏輯“0”。但由于任何電容都存在漏電現(xiàn)象，因此，當電容C存有電荷時，過一段時間由于電容的放電導致電荷流失，信息也就丟失。解決的辦法是刷新，即每隔一定時間(一般為2ms)就要刷新一次，使原來處于邏輯電平“l(fā)”的電容的電荷又得到補充，而原來處于電平“0”的電容仍保持“0”。在進行讀操作時，根據(jù)行地址譯碼，使某一條行選擇線為高電平，于是使本行上所有的基本存儲電路中的管子V導通，使連在每一列上的刷新放大器讀取對應存儲電容上的電壓值，刷新放大器將此電壓值轉換為對應的邏輯電平“0”或“1”，又重寫到存儲電容上。而列地址譯碼產生列選擇信號，所選中那一列的基本存儲電路才受到驅動，從而可讀取信息。在寫操作時，行選擇信號為“l(fā)”，V管處于導通狀態(tài)，此時列選擇信號也為“1”，則此基本存儲電路被選中，于是由外接數(shù)據(jù)線送來的信息通過刷新放大器和V管送到電容C上。刷新是逐行進行的，當某一行選擇信號為“1”時，選中了該行，電容上信息送到刷新放大器上，刷新放大器又對這些電容立即進行重寫。由于刷新時，列選擇信號總為“0”，因此電容上信息不可能被送到數(shù)據(jù)總線上。2.動態(tài)RAM舉例圖5.6Intel2164A引腳與邏輯符號

DRAM芯片2164A的容量為64K×1bit，即片內有65536個存儲單元，每個單元只有1位數(shù)據(jù)，用8片2164A才能構成64KB的存儲器。若想在2164A芯片內尋址64K個單元，必須用16條地址線。但為減少地址線引腳數(shù)目，地址線又分為行地址線和列地址線，而且分時工作，這樣DRAM對外部只需引出8條地址線。芯片內部有地址鎖存器，利用多路開關，由行地址選通信號RAS(RowAddressStrobe)，把先送來的8位地址送至行地址鎖存器，由隨后出現(xiàn)的列地址選通信號CAS(ColumnAddressStrobe)把后送來的8位地址送至列地址鎖存器，這8條地址線也用手刷新，刷新時一次選中一行，2ms內全部刷新一次。Intel2164A的內部結構示意圖如圖5.7所示。圖5.7Intel2164A內部結構示意圖圖中64K存儲體由4個128×128的存儲矩陣組成，每個128×128的存儲矩陣，由7條行地址線和7條列地址線進行選擇，在芯片內部經(jīng)地址譯碼后可分別選擇128行和128列。鎖存在行地址鎖存器中的七位行地址RA6～RA0同時加到4個存儲矩陣上，在每個存儲矩陣中都選中一行，則共有512個存儲電路可被選中，它們存放的信息被選通至512個讀出放大器，經(jīng)過鑒別后鎖存或重寫。鎖存在列地址鎖存器中的七位列地址CA6～CA0(相當于地址總線的A14～A8)，在每個存儲矩陣中選中一列，然后經(jīng)過4選1的I/O門控電路(由RA7、CA7控制)選中一個單元，對該單元進行讀寫。2164A數(shù)據(jù)的讀出和寫入是分開的，由WE信號控制讀寫。當WE為高時，實現(xiàn)讀出，即所選中單元的內容經(jīng)過三態(tài)輸出緩沖器在DOUT腳讀出。而WE當為低電平時，實現(xiàn)寫入，DIN引腳上的信號經(jīng)輸入三態(tài)緩沖器對選中單元進行寫入。2164A沒有片選信號，實際上用行選RAS、列選CAS信號作為片選信號。

3.高集成度DRAM

由于微型計算機內存的實際配置已從640KB發(fā)展到高達16MB甚至256MB，因此要求配套的DRAM集成度也越來越高，容量為1M×1bit，1M×4bit，4M×1bit以及更高集成度的存儲器芯片已大量使用。通常，把這些芯片放在內存條上，用戶只需把內存條插到系統(tǒng)板上提供的存儲條插座上即可使用。例如，有256K×8bit，1M×8bit，256K×9bit，1M×9bit(9位時有一位為奇偶校驗位)及更高集成度的存儲條。圖5.8是采用HYM59256A的存儲條，圖中給出了引腳和方塊圖，其中A8～A0為地址輸入線，DQ7～DQ0為雙向數(shù)據(jù)圖5.8256K×9bit存儲條線，PD為奇偶校驗數(shù)據(jù)輸入，PCAS為奇偶校驗的地址選通信號，PQ為奇偶校驗數(shù)據(jù)輸出，WE為讀寫控制信號，RAS、CAS為行、列地址選通信號，VDD為電源(+5V)，Vss為地線。30個引腳定義是存儲條通用標準。另外，還有1M×8bit的內存條，HYM58100由1M×1bit的8片DRAM組成，也可由1M×4bitDRAM2片組成，更高集成度的內存條請參閱存儲器手冊。圖5.8256K×9bit存儲條5.3只讀存儲器(ROM)5.3.1掩膜ROM

掩膜ROM制成后，用戶不能修改，圖5.9為一個簡單的4×4位MOS管ROM，采用單譯碼結構。兩位地址線A1、A0譯碼后可譯出四種狀態(tài)，輸出4條選擇線，分別選中4個單元，每個單元有4位輸出。圖5.9掩膜ROM電路原理圖在圖中所示的矩陣中，行和列的交點，有的連有管子，有的沒有，這是工廠根據(jù)用戶提供的程序對芯片圖形(掩膜)進行二次光刻所決定的，所以稱為掩膜ROM。若地址線A1A0=00，則選中0號單元，即字線0為高電平，若有管子與其相連(如位線2和0)，其相應的MOS管導通，位線輸出為0，而位線1和3沒有管子與字線相連，則輸出為1。故存儲器的內容取決于制造工藝，圖4.9存儲矩陣的內容如表5-1所示。表5-1掩膜ROM存儲矩陣的內容位單元D3D2D1D0010101110120101301105.3.2可擦可編程只讀存儲器(EPROM)

在某些應用中，程序需要經(jīng)常修改，因此能夠重復擦寫的EPROM被廣泛應用。這種存儲器利用編程器寫入后，信息可長久保持，因此可作為只讀存儲器。當其內容需要變更時，可利用擦除器(由紫外線燈照射)將其擦除，各單位內容復原為FFH，再根據(jù)需要利用EPROM編程器編程，因此這種芯片可反復使用。1.EPROM的存儲單元電路通常EPROM存儲電路是利用浮柵MOS管構成的，又稱FAMOS管(FloatinggateAvalancheInjectionMetal-Oxide-Semiconductor，即浮柵雪崩注入MOS管)，其構造如圖5.10(a)所示。圖5.10浮柵MOSEPROM存儲電路該電路和普通P溝道增強型MOS管相似，只是浮柵管的柵極沒有引出端，而被SiO2絕緣層所包圍，稱為“浮柵”。在原始狀態(tài)，該管柵極上沒有電荷，沒有導通溝道，D和S是不導通的。如果將源極和襯底接地，在襯底和漏極形成的PN結上加一個約24V的反向電壓，可導致雪崩擊穿，產生許多高能量的電子，這些電子比較容易越過絕緣薄層進入浮柵。注入浮柵的電子數(shù)量由所加電壓脈沖的幅度和寬度來控制，如果注入的電子足夠多，這些負電子在硅表面上感應出一個連接源—漏極的反型層，使源—漏極呈低阻態(tài)。當外加電壓取消后，積累在浮柵上的電子沒有放電回路，因而在室溫和無光照的條件下可長期地保存在浮柵中。將一個浮柵管和MOS管串起來組成如圖5.10(b)所示的存儲單元電路。于是浮柵中注入了電子的MOS管源—漏極導通，當行選線選中該存儲單元時，相應的位線為低電平，即讀取值為“0”，而未注入電子的浮柵管的源—漏極是不導通的，故讀取值為“1”。在原始狀態(tài)(即廠家出廠)，沒有經(jīng)過編程，浮柵中沒注入電子，位線上總是“l(fā)”。消除浮柵電荷的辦法是利用紫外線光照射，由于紫外線光子能量較高，從而可使浮柵中的電子獲得能量，形成光電流從浮柵流入基片，使浮柵恢復初態(tài)。EPROM芯片上方有一個石英玻璃窗口，只要將此芯片放入一個靠近紫外線燈管的小盒中，一般照射10分鐘左右，讀出各單元的內容均為FFH，則說明該EPROM已擦除。

2.典型EPROM芯片介紹

EPROM芯片有多種型號，如2716(2K×8bit)、2732(4K×8bit)、2764(8K×8bit)、27128(16K×8bit)、27256(32K×8bit)等。下面以2764A為例，介紹EPROM的性能和工作方式。

Intel2764A有13條地址線，8條數(shù)據(jù)線，2個電壓輸入端VCC和VPP，一個片選端CE(功能同CS)，此外還有輸出允許OE和編程控制端PGM，其功能框圖見圖5.11。圖5.112764A功能框圖1)讀方式讀方式是2764A通常使用的方式，此時兩個電源引腳VCC和VPP都接至+5V，PGM接至高電平，當從2764A的某個單元讀數(shù)據(jù)時，先通過地址引腳接收來自CPU的地址信號，然后使控制信號和CE、OE都有效，于是經(jīng)過一個時間間隔，指定單元的內容即可讀到數(shù)據(jù)總線上。Intel2764A有七種工作方式，如表5-2所示。表5-22764A的工作方式選擇表方式A9A0VPPVCC數(shù)據(jù)端功能讀低低高××VCC5V數(shù)據(jù)輸出輸出禁止低高高××VCC5V高阻備用高××××VCC5V高阻編程低高低××12.5VVCC數(shù)據(jù)輸入校驗低低高××12.5VVCC數(shù)據(jù)輸出編程禁止高××××12.5VVCC高阻標識符

低

低

高

高低高VCCVCC5V5V制造商編碼器件編碼引腳但把A9引腳接至11.5～12.5V的高電平，則2764A處于讀Intel標識符模式。要讀出2764A的編碼必須順序讀出兩個字節(jié)，先讓A1～A8全為低電平，而使A0從低變高，分兩次讀取2764A的內容。當A0=0時，讀出的內容為制造商編碼(陶瓷封裝為89H，塑封為88H)，當A0=1時，則可讀出器件的編碼(2764A為08H，27C64為07H)。2)備用方式只要CE為高電平，2764A就工作在備用方式，輸出端為高阻狀態(tài)，這時芯片功耗將下降，從電源所取電流由100mA下降到40mA。3)編程方式這時，VPP接+12.5V，VCC仍接+5V，從數(shù)據(jù)線輸入這個單元要存儲的數(shù)據(jù)，CE端保持低電平，輸出允許信號OE為高，每寫一個地址單元，都必須在PGM引腳端給一個低電平有效，寬度為45ms的脈沖，如圖5.12所示。圖5.122764A編程波形4)編程禁止在編程過程中，只要使該片為高電平，編程就立即禁止。5)編程校驗在編程過程中，為了檢查編程時寫入的數(shù)據(jù)是否正確，通常在編程過程中包含校驗操作。在一個字節(jié)的編程完成后，電源的接法不變，但PGM為高電平，CE、OE均為低電平，則同一單元的數(shù)據(jù)就在數(shù)據(jù)線上輸出，這樣就可與輸入數(shù)據(jù)相比較，校驗編程的結果是否正確。6)Intel標識符模式當兩個電源端VCC和VPP都接至+5V，CE=OE=0時，PGM為高電平，這時與讀方式相同。另外，在對EPROM編程時，每寫一個字節(jié)都需45ms的PGM脈沖，速度太慢，且容量越大，速度越慢。為此，Intel公司開發(fā)了一種新的編程方法，比標準方法快6倍以上，其流程圖如圖5.13所示。實際上，按這一思路開發(fā)的編程器有多種型號。編程器中有一個卡插在I/O擴展槽上，外部接有EPROM插座，所提供的編程軟件可自動提供編程電壓VPP，按菜單提示，可讀、可編程、可校驗，也可讀出器件的編碼，操作很方便。圖5.13Intel對EPROM編程算法流程圖

3.高集成度EPROM

高集成度EPROM芯片有多種型號，除了常使用的EPROM2764外，還有27128、27256、27512等。由于工業(yè)控制計算機的發(fā)展，迫切需用電子盤取代硬盤，常把用戶程序、操作系統(tǒng)固化在電子盤(ROMDISK)上，這時要用27C010(128K×8bit)、27C020(256K×8bit)、27C040(512K×8bit)大容量芯片。關于這幾種芯片的使用請參閱有關手冊。5.3.3電可擦可編程只讀存儲器(EEPROM)EPROM的優(yōu)點是一塊芯片可多次使用，缺點是整個芯片雖只寫錯一位，也必須從電路板上取下擦掉重寫，因而很不方便的。在實際應用中，往往只要改寫幾個字節(jié)的內容，因此多數(shù)情況下需要以字節(jié)為單位進行擦寫，而EEPROM在這方面具有很大的優(yōu)越性。下面以Intel2816為例，說明EEPROM的基本特點和工作方式。

1.2816的基本特點2816是容量為2K×8bit的電擦除PROM，它的邏輯符號如圖5.14所示。芯片的管腳排列與2716一致，只是在管腳定義上，數(shù)據(jù)線管腳對2816來說是雙向的，以適應讀寫工作模式。2816的讀取時間為250ns，可滿足多數(shù)微處理器對讀取速度的要求。2816最突出的特點是可以字節(jié)為單位進行擦除和重寫。擦或寫用CE和OE信號加以控制，一個字節(jié)的擦寫時間為10ms。2816也可整片進行擦除，整片擦除時間也是10ms。無論字節(jié)擦除還是整片擦除均在機內進行。圖5.142816的邏輯符號

2.2816的工作方式2816有六種工作方式，每種工作方式下各個控制信號所需電平如表5-3所示。從表中可見，除整片擦除外，CE和OE均為TTL電平，而整片擦除時電壓為+9～+15V，在擦或寫方式時VPP均為+21V的脈沖，而其他工作方式時電壓為+4～+6V。表5-32816的工作方式VPP/V數(shù)據(jù)線功能讀方式低低+4～+6輸出備用方式高×+4～+6高阻字節(jié)擦除低高+21輸入為高電平字節(jié)寫低高+21輸入片擦除低+9～+15V+21輸入為高電平擦寫禁止高×+21高阻方式管腳1)讀方式在讀方式時，允許CPU讀取2816的數(shù)據(jù)。當CPU發(fā)出地址信號以及相關的控制信號后，與此相對應，2816的地址信號和CE、OE信號有效，經(jīng)一定延時，2816可提供有效數(shù)據(jù)。2)寫方式2816具有以字節(jié)為單位的擦寫功能，擦除和寫入是同一種操作，即都是寫，只不過擦除是固定寫“1”而已。因此，在擦除時，數(shù)據(jù)輸入是TTL高電平。在以字節(jié)為單位進行擦除和寫入時，CE為低電平，OE為高電平，從VPP端輸入編程脈沖，寬度最小為9ms，最大為70ms，電壓為21V。為保證存儲單元能長期可靠地工作，編程脈沖要求以指數(shù)形式上升到21V。3)片擦除方式當2816需整片擦除時，也可按字節(jié)擦除方式將整片2KB逐個進行，但最簡便的方法是依照表5-3，將CE和VPP按片擦除方式連接，將數(shù)據(jù)輸入引腳置為TTL高電平，而使引腳電壓達到9～15V，則約經(jīng)10ms，整片內容全部被擦除，即2KB的內容全為FFH。4)備用方式當2816的CE端加上TTL高電平時，芯片處于備用狀態(tài)，OE控制無效，輸出呈高阻態(tài)。在備用狀態(tài)下，其功耗可降到55％。

3.2817AEEPROM

在工業(yè)控制領域，常用2817AEEPROM，其容量也是2K×8bit，采用28腳封裝，它比2816多一個RDY/BUSY引腳，用于向CPU提供狀態(tài)。擦寫過程是當原有內容被擦除時，將RDY/BUSY引腳置于低電平，然后再將新的數(shù)據(jù)寫入，完成此項操作后，再將RDY/BUSY引腳置于高電平，CPU通過檢測此引腳的狀態(tài)來控制芯片的擦寫操作，擦寫時間約5ns。2817A的特點是片內具有防寫保護單元。它適于現(xiàn)場修改參數(shù)。2817A引腳見圖5.15。圖5.152817A引腳圖圖中，R/B是RDY/BUSY的縮寫，用于指示器件的準備就緒/忙狀態(tài)，2817A使用單一的+5V電源，在片內有升壓到+21V的電路，用于原VPP引腳的功能，可避免VPP偏高或加電順序錯誤引起的損壞，2817A片內有地址鎖存器、數(shù)據(jù)鎖存器，因此可與8088/8086、8031、8096等CPU直接連接。2817A片內寫周期定時器通過RDY/BUSY引腳向CPU表明它所處的工作狀態(tài)。在正在寫一個字節(jié)的過程中，此引腳呈低電平，寫完以后此引腳變?yōu)楦唠娖健?817A中RDY/BUSY引腳的這一功能可在每寫完一個字節(jié)后向CPU請求外部中斷來繼續(xù)寫入下一個字節(jié)，而在寫入過程中，其數(shù)據(jù)線呈高阻狀態(tài)，故CPU可繼續(xù)執(zhí)行其程序。因此采用中斷方式既可在線修改內存參數(shù)而又不致影響工業(yè)控制計算機的實時性。2817A讀取時間為200ns，數(shù)據(jù)保存時間接近10年，但每個單元允許擦寫104次，故要均衡地使用每個單元，以提高其壽命。2817A的工作方式如表5-4所示。此外，2864A是8K×8bit的EEPROM，其性能更優(yōu)越，每一字節(jié)擦寫時間為5ns，2864A只需2ms，讀取時間為250ns，其引腳與2764兼容。表5-42817A工作方式選擇表引腳方式RDY/數(shù)據(jù)線功能讀低低高高阻輸出維持高無關無關高阻高阻字節(jié)寫入低高低低輸入字節(jié)擦除字節(jié)寫入前自動擦除5.4CPU與存儲器的連接5.4.1連接時應注意的問題在微型計算機中，CPU對存儲器進行讀寫操作，首先由地址總線給出地址信號，然后發(fā)出讀寫控制信號，最后才能在數(shù)據(jù)總線上進行數(shù)據(jù)的讀寫。所以，CPU與存儲器連接時，地址總線、數(shù)據(jù)總線和控制總線都要連接。在連接時應注意以下3個問題。

1.CPU總線的帶負載能力

CPU在設計時，一般輸出線的帶負載能力為1個TTL?，F(xiàn)在存儲器為MOS管，直流負載很小，主要是電容負載，故在簡單系