PPT-07 第7章 TMS320DM642最小系統設計

2023/2/4機械工業(yè)出版社Page1第7章TMS320DM642最小系統設計

【學習目標】了解DSP系統的設計過程掌握DSP最小系統的構成與設計熟悉硬件設計與調試技巧2023/2/4機械工業(yè)出版社Page2第7章TMS320DM642最小系統設計

DSP應用系統的設計過程

7.1最小系統構成

7.2電源設計

7.3系統復位電路設計7.42023/2/4機械工業(yè)出版社Page3第7章TMS320DM642最小系統設計

時鐘電路設計

7.5JTAG仿真口的設計

7.6硬件設計與調試技巧

7.72023/2/4機械工業(yè)出版社Page47.1DSP應用系統的設計過程2023/2/4機械工業(yè)出版社Page57.2最小系統構成

DSP最小系統就是指沒有輸入擴展、輸出擴展，除了片內通信通道也沒有通信擴展的基本獨立的、功能極其有限的DSP系統。DSP最小系統的設計是DSP硬件設計中最基本也是最重要的一步，這是因為：1）最小系統是DSP系統硬件設計的基礎2)DSP最小系統的設計與DSP芯片結合的最緊密3）最小系統正常工作是整個DSP硬件系統正常工作的基礎2023/2/4機械工業(yè)出版社Page6最小系統構成

2023/2/4機械工業(yè)出版社Page77.3電源設計

低功耗設計一直是嵌入式系統設計的重要指標。為了降低芯片功耗，TI公司TMS320C6x系列DSP芯片采用了雙電源供電方案，即內核電壓和I/O電壓。降低內核電壓可以降低芯片運行時的功耗。

2023/2/4機械工業(yè)出版社Page81供電系統設計

TMS320C6x系列DSP芯片采用雙電源供電方案，即分為內核電壓和I/O電壓。對于TMS320DM642而言，該芯片的電源分為兩種，即內核電源（CVdd）和I/O電源（DVdd），其中I/O電源采用3.3V電壓，而TMS320DM642的不同后綴型號采用不同內核電壓，通常采用線性穩(wěn)壓器件（LDO）產生電路系統的低壓電源，LDO器件具有較寬的電壓輸入范圍，通過其外圍電路分壓和濾波設計實現期望的電壓。2023/2/4機械工業(yè)出版社Page92023/2/4機械工業(yè)出版社Page101.TPS54310芯片供電設計

2023/2/4機械工業(yè)出版社Page11VIN為電壓輸入引腳，輸出電壓Vo由電阻R4和R5的阻值決定，如果電阻R3阻值已定，電阻R4、R5和輸出電壓Vo之間滿足關系式R4=(R5x0.891)/(Vo-0.891）。通過兩片TPS54310芯片分別提供+1.4V和+3.3V電壓，若電阻R5阻值為10kΩ，通過調節(jié)R4產生+1.4V和+3.3V電壓，根據R4、R5和Vo之間的關系，當R4=17.5kΩ時，Vo=1.4V；當R4=3.74kΩ時，Vo=3.3V。2023/2/4機械工業(yè)出版社Page12為保證輸出電壓Vo的穩(wěn)定性，電路中使用的電阻為精密電阻。在設計+1.4V和+3.3V電源時需要注意，DM642的內核電源要先于數字電源上電，提供+1.4V電壓的TPS54310芯片PWRGD引腳要與提供+3.3V電壓的TPS54310芯片SS/ENA引腳連接在一起，從保證兩路電源上電時存在先后順序。

2023/2/4機械工業(yè)出版社Page13同時，制作PCB電路板時一定要考慮模擬地AGND和電源地（PGND）隔離，防止地線干擾造成輸出電壓不穩(wěn)定，另外，POWERPAD一定要和AGND相連，還要注意輸入濾波電容和輸出濾波電容要盡可能靠近芯片管腳處。電路板最好至少設置為2層板。

2023/2/4機械工業(yè)出版社Page142.PT64xx電源模塊供電設計2023/2/4機械工業(yè)出版社Page15PT64xx的引腳非常簡單，第一引腳為定位腳，第2~4引腳為輸入電壓，第5~8引腳為地，第9~11引腳為輸出電壓，第12引腳為調節(jié)輸出電壓引腳。如果使用電源的默認輸出電壓，則無需使用第12引腳。調節(jié)電阻需要非標準值的高精度電阻。調節(jié)電阻的計算公式為其中，Vn為新的輸出電壓值，Vo為原始的輸出電壓值，計算后電阻的單位為kΩ。

2023/2/4機械工業(yè)出版社Page162023/2/4機械工業(yè)出版社Page173.PTH0505W電源模塊供電設計PTH0505W是TI公司推出的PTH電源模塊系列的第二代高效能非隔離式電源模塊。它的輸入電壓是5V，輸出電流可達6A，效率可以達到95%，僅通過一個外接的電阻即可調節(jié)輸出電壓，調節(jié)的范圍為0.8V—3.6V，電阻值可以按下式計算。2023/2/4機械工業(yè)出版社Page182023/2/4機械工業(yè)出版社Page192上電次序設計

由于要采用兩套供電系統，需要考慮的一個問題是上電次序。在上電過程中，應當保證內核電源（CVdd）先上電，最晚也要與I/O電源（DVdd）一起加。關閉電源時，先關閉DVdd，再關閉CVdd。當然，系統設計是很難達到上電次序要求的。通常DVdd先上電時，必須保證在整個上電過程中，DVdd不會超過CVdd2V，而且整個上電過程必須在25ms內完成。

要求上電次序的原因：如果內核已經供電，周邊I/O沒有供電，對于DSP來說是沒有問題的。反之，周邊I/O已經供電，內核沒有供電，那么芯片緩沖/驅動部分的三極管將處在一個未知狀態(tài)，對于DSP來說將是非常危險的。硬件設計時必須增加安全保障部分，2023/2/4機械工業(yè)出版社Page207.4系統復位電路設計

為了確保DSP系統在上電后能夠產生DSP芯片所需求復位脈沖，正確地初始化各內部寄存器，同時也保證其外圍芯片電路的正常初始化，需要設計相應的復位電路。為了克服系統死機或程序“跑飛”現象，最有效的保護措施是采用“看門狗”（WatchDog）電路。2023/2/4機械工業(yè)出版社Page211復位與電源監(jiān)控電路設計

系統的復位電路設計要求是，在系統上電后，提供一個150~200ms的復位脈沖。注意在系統中對低脈沖寬度和電平由低到高的時間都有比較嚴格的要求，所以不建議使用RC復位電路。

在雙電源供電系統中，一個簡單的辦法就是設計兩個電源監(jiān)測器，分別檢測內核電壓和I/O電壓。另外一種方法是采用TPS3707-18芯片同時監(jiān)測內核電壓1.4V和I/O電壓3.3V。

2023/2/4機械工業(yè)出版社Page222023/2/4機械工業(yè)出版社Page232看門狗電路設計

由于DSP系統的時鐘頻率較高，在運行時會不可避免地發(fā)生干擾現象，嚴重時會出現系統死機或程序運行紊亂“跑飛”現象。為了克服這種情況，除了在軟件上采取一些必要的保護措施外，硬件上也必須進行相應的處理。硬件上最有效的保護措施是采用“看門狗”（WatchDog）電路。

2023/2/4機械工業(yè)出版社Page24“看門狗”電路是具有監(jiān)視功能的自動復位電路，這種電路除了具有上電復位功能外，還具有監(jiān)視系統運行的功能，并能在系統發(fā)生故障或死機時再次進行復位。例如MAX706是MAXIM司的常用的一款專門提供“看門狗”功能的芯片。2023/2/4機械工業(yè)出版社Page25MAX706的第1腳是手動復位引腳，通過一個電阻連接到電源Vcc，再通過個按鍵連接到地，通常情況下為高電平。當按鍵按下時，該引腳由高電平轉變?yōu)榈碗娖?，引起MAX706動作，從而使DSP芯片復位。MAX706的第4腳PFI和第5腳是低電源監(jiān)控引腳，如果Vcc低于1.25V，MAX706將自動復位，如果不使用電源監(jiān)控功能，則PFI直接接地，懸空。

2023/2/4機械工業(yè)出版社Page26如果使用電源監(jiān)控功能，則該引腳連接到VCC。MAX706的第6腳WDI和DSP的I/O引腳連接，DSP的I/O引腳每隔一定的時間輸出一個脈沖信號，MAX706收到此脈沖信號將其內部的WatchDog清0，如果DSP出現程序“跑飛”，MAX706將長時間收不到此脈沖信號，一旦超過1.6s,MAX706將自動復位DSP，DSP的程序將重新執(zhí)行。MAX706的第7腳RESET上是電復位引腳，可以接到DSP的引腳；MAX706的第8腳為復位輸出引腳，連接到DSP的引腳。2023/2/4機械工業(yè)出版社Page277.5時鐘電路設計

任何DSP系統都需要在時鐘的控制下工作，DSP的工作時鐘不僅僅與外部晶振頻率有關，還與DSP芯片內部的鎖相環(huán)（PLL）倍頻密切相關。2023/2/4機械工業(yè)出版社Page281外部晶振輸入電路

2023/2/4機械工業(yè)出版社Page292鎖相環(huán)（PLL）倍頻

倍頻是指在外部晶振的基礎上乘以設定的倍數。C64xDSP內部時鐘來自CLKIN引腳的單個時鐘源。這個時鐘驅動PLL，乘以倍頻因子產生內部CPU時鐘或者直接通過PLL產生內部CPU時鐘。

DSP有一組引腳，可以用來調整DSP工作頻率的高低，并由這些引腳的狀態(tài)來決定DSP內部倍頻的大小。

2023/2/4機械工業(yè)出版社Page30

為了使用PLL產生CPU時鐘，外部的PLL濾波電路必須設計好。要得到時鐘抖動最小，必須有干凈的電源為C64xDSP和外部的晶振電路供電。最小的CLKIN上升和下降時間也要考慮。當設計PLL電路時，盡管精度為5%的電阻也能工作，但是建議使用精度為1%的電阻。另外，應該使用精度為10%的陶瓷電容，因為其具有低電感的優(yōu)點。

2023/2/4機械工業(yè)出版社Page31盡量把PLL外部元件（C1,C2,和EMI濾波器）靠近DSP。為了得到最好性能，TI推薦所有的PLL外部元件放在板子的一側，并且不要用跳線帽，開關或者類似的元器件。為了減小PLL的抖動，信號線和PLL外部元件（C1，C2和EMI濾波器）之間應該保留最大的空間。2023/2/4機械工業(yè)出版社Page322023/2/4機械工業(yè)出版社Page33ICS501是一款高效的倍頻芯片，它的主要特點是：外接晶振的頻率范圍是5～27MHz，通過內部的鎖相環(huán)PLL技術，可有9種工作方式。系統利用外部的25M有源晶振作為ICS501的輸入，一部分ICS501倍頻至50MHz，然后提供給DM642，DM642再利用片內鎖相環(huán)PLL倍頻至600MHz；另一部分ICS501倍頻至100MHz后，直接提供給DM642的EMIF。2023/2/4機械工業(yè)出版社Page347.6

JTAG仿真口的設計

TMS320C6x系列DSP都集成了JTAG控制端口。JTAG(JointTestActionGroup，仿真測試引腳接口）是基于IEEE1149.1標準的一種邊界掃描測試方式（Boundary-ScanTest）。結合仿真器和仿真軟件（Emulator），可以訪問DSP的所有資源，包括片內寄存器以及所有的存儲器，從而提供了一個實時的硬件仿真與調試環(huán)境，便于開發(fā)人員進行系統軟件調試。2023/2/4機械工業(yè)出版社Page352023/2/4機械工業(yè)出版社Page362023/2/4機械工業(yè)