第5章存儲(chǔ)器及接口技術(shù)

存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中必不可少的組成部分，用來(lái)存放計(jì)算機(jī)系統(tǒng)工作時(shí)所用的信息——程序和數(shù)據(jù)。根據(jù)其在計(jì)算機(jī)系統(tǒng)中的地位可分為內(nèi)存儲(chǔ)器(簡(jiǎn)稱內(nèi)存)和外存儲(chǔ)器(簡(jiǎn)稱外存)，內(nèi)存儲(chǔ)器又稱為主存儲(chǔ)器(簡(jiǎn)稱主存)，外存儲(chǔ)器又稱為輔助存儲(chǔ)器(簡(jiǎn)稱輔存)。內(nèi)存儲(chǔ)器通常是由半導(dǎo)體存儲(chǔ)器組成，而外存儲(chǔ)器的種類較多，通常包括磁盤(pán)存儲(chǔ)器、光盤(pán)存儲(chǔ)器及磁帶存儲(chǔ)器等。本節(jié)主要介紹幾種典型的半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)及外特性。第五章內(nèi)存儲(chǔ)器及其接口半導(dǎo)體存儲(chǔ)器分類

雙極型

RAM靜態(tài)SRAM

動(dòng)態(tài)DRAM

掩膜ROM

可編程PROM

可擦寫(xiě)EPROMMOS半導(dǎo)體存儲(chǔ)器ROM電可擦除式EEPROM5.1半導(dǎo)體存儲(chǔ)器 半導(dǎo)體存儲(chǔ)器從使用功能上來(lái)分，可分為：讀寫(xiě)存儲(chǔ)器RAM（RandomAccessMemory）又稱為隨機(jī)存取存儲(chǔ)器；只讀存儲(chǔ)器ROM（ReadOnlyMemory）兩類。

RAM主要用來(lái)存放各種現(xiàn)場(chǎng)的輸入、輸出數(shù)據(jù)，中間計(jì)算結(jié)果，與外存交換的信息和作堆棧用。它的存儲(chǔ)單元的內(nèi)容按需要既可以讀出，也可以寫(xiě)入或改寫(xiě)。

ROM的信息在使用時(shí)是不能改變的，也即只能讀出，不能寫(xiě)入故一般用來(lái)存放固定的程序，如微型機(jī)的管理、監(jiān)控程序，匯編程序等，以及存放各種常數(shù)、函數(shù)表等。

RAM的種類 在RAM中，又可以分為雙極型（Bipolar）和MOSRAM兩大類。1．雙極型RAM的特點(diǎn) （1）存取速度高。 （2）以晶體管的觸發(fā)器（F-F——Flip-Flop）作為基本存儲(chǔ)電路，故管子較多。 （3）集成度較低（與MOS相比）。 （4）功耗大。 （5）成本高。 所以，雙極型RAM主要用在速度要求較高的微型機(jī)中或作為cache。2．MOSRAM

用MOS器件構(gòu)成的RAM，又可分為靜態(tài)（Static）RAM（有時(shí)用SRAM表示）和動(dòng)態(tài)（Dynamic）RAM（有時(shí)用DRAM表示）兩種。（1）靜態(tài)RAM的特點(diǎn)

6管構(gòu)成的觸發(fā)器作為基本存儲(chǔ)電路。

集成度高于雙極型，但低于動(dòng)態(tài)RAM。

不需要刷新，故可省去刷新電路。

功耗比雙極型的低，但比動(dòng)態(tài)RAM高。⑤

易于用電池作為后備電源（RAM的一個(gè)重大問(wèn)題是當(dāng)電源去掉后，RAM中的信息就會(huì)丟失。為了解決這個(gè)問(wèn)題，就要求當(dāng)交流電源掉電時(shí)，能自動(dòng)地轉(zhuǎn)換到一個(gè)用電池供電的低壓后備電源，以保持RAM中的信息）。存取速度較動(dòng)態(tài)RAM快。（2）動(dòng)態(tài)RAM的特點(diǎn)

①基本存儲(chǔ)電路用單管線路組成（靠電容存儲(chǔ)電荷）。

②集成度高。

③比靜態(tài)RAM的功耗更低。

⑤價(jià)格比靜態(tài)便宜。

⑥因動(dòng)態(tài)存儲(chǔ)器靠電容來(lái)存儲(chǔ)信息，由于總是存在著泄漏電流，故需要定時(shí)刷新。典型的是要求每隔1ms刷新一遍。。ROM的種類1．掩模ROM早期的ROM由半導(dǎo)體廠按照某種固定線路制造的，制造好以后就只能讀不能改變。2．可編程序的只讀存儲(chǔ)器PROM（ProgrammableROM）為了便于用戶根據(jù)自己的需要來(lái)寫(xiě)ROM，就發(fā)展了一種PROM，可由用戶對(duì)它進(jìn)行編程，但這種ROM用戶只能寫(xiě)一次。3.EEPROM(ElectricallyErasableProgrammableROM，電可擦除可編程ROM)電信號(hào)進(jìn)行清除和改寫(xiě)的存儲(chǔ)器，使用方便，芯片不離開(kāi)插件板便可擦除或改寫(xiě)其中的數(shù)據(jù)4.可擦去的可編程只讀存儲(chǔ)器EPROM（ErasablePROM）

為了適應(yīng)科研工作的需要，希望ROM能根據(jù)需要寫(xiě)，也希望能把已寫(xiě)上去的內(nèi)容擦去，然后再寫(xiě)，能改寫(xiě)多次。EPROM就是這樣的一種存儲(chǔ)器。EPROM的寫(xiě)入速度較慢，而且需要一些額外條件，故使用時(shí)仍作為只讀存儲(chǔ)器來(lái)用。 只讀存儲(chǔ)器電路比RAM簡(jiǎn)單，故而集成度更高，成本更低。而且有一重大優(yōu)點(diǎn)，就是當(dāng)電源去掉以后，它的信息是不丟失的。 隨著應(yīng)用的發(fā)展，ROM也在不斷發(fā)展，目前常用的還有電可擦除的可編程ROM及新一代可擦除ROM（閃爍存儲(chǔ)器）等。.半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)1.存儲(chǔ)容量

一個(gè)半導(dǎo)體存儲(chǔ)器芯片的存儲(chǔ)容量是指存儲(chǔ)器可以容納的二進(jìn)制信息量，以存儲(chǔ)器中存儲(chǔ)地址寄存器MAR((地址線數(shù))的編址數(shù)與存儲(chǔ)字位數(shù)的乘積表示。例如，某存儲(chǔ)器芯片的MAR為16位，存儲(chǔ)字長(zhǎng)為8位，則其存儲(chǔ)容量為216x8位=64Kx8位，64K即16位的編址數(shù)；2．存儲(chǔ)速度

存儲(chǔ)器的存儲(chǔ)速度可以用兩個(gè)時(shí)間參數(shù)表示，一個(gè)是“存取時(shí)間”(AccesTime)TA，定義為從啟動(dòng)一次存儲(chǔ)器操作，到完成該操作所經(jīng)歷的時(shí)間。例如在存儲(chǔ)器讀操作時(shí)，從給出讀命令到所需要的信息穩(wěn)定在MDR(存儲(chǔ)數(shù)據(jù)寄存器)的輸出端之間的時(shí)間間隔，即為“存取時(shí)間”，另一個(gè)是“存儲(chǔ)周期”(MemorCycle)TNc，定義為啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作之間所需的最小時(shí)間間隔。通常存儲(chǔ)周期TMc略大于存取時(shí)間TA。存儲(chǔ)速度取決于內(nèi)存儲(chǔ)器的具體結(jié)構(gòu)及工作機(jī)制。3．可靠性存儲(chǔ)器的可靠性用MTBF(MeanTimeBetweenFailures，平均故障間隔時(shí)間)來(lái)衡量，MTBF越長(zhǎng)，可靠性越高，內(nèi)存儲(chǔ)器常采用糾錯(cuò)編碼技術(shù)來(lái)延長(zhǎng)MTBF以提高可靠性。另有，性能／價(jià)格比，5.1.2RAM芯片的結(jié)構(gòu)，工作原理及典型產(chǎn)品存儲(chǔ)字：計(jì)算機(jī)系統(tǒng)中作為一個(gè)整體一次存放或取出內(nèi)存儲(chǔ)器的數(shù)據(jù)稱為存儲(chǔ)字。8086/8088系統(tǒng)中內(nèi)存是以字節(jié)編址的，其地址為最低存儲(chǔ)單元的地址RAM芯片的內(nèi)部結(jié)構(gòu)

RAM的結(jié)構(gòu)1．存儲(chǔ)體2．外圍電路3．地址譯碼的方式 地址譯碼有兩種方式：一種是單譯碼方式或稱字結(jié)構(gòu)，適用于小容量存儲(chǔ)器中；另一種是雙譯碼，或稱復(fù)合譯碼結(jié)構(gòu)。 采用雙譯碼結(jié)構(gòu)，可以減少選擇線的數(shù)目。在雙譯碼結(jié)構(gòu)中，地址譯碼器分成兩個(gè)。若每一個(gè)有n/2個(gè)輸入端，它可以有2n/2個(gè)輸出狀態(tài)，兩個(gè)地址譯碼器就共有2n/2×2n/2=2n個(gè)輸出狀態(tài)。而譯碼輸出線卻只有2n/2+2n/2=2×2n/2根?；敬鎯?chǔ)電路——六管靜態(tài)存儲(chǔ)電路:用于存儲(chǔ)一個(gè)二進(jìn)制位。讀寫(xiě)存儲(chǔ)器RAM原理（一）靜態(tài)存儲(chǔ)器負(fù)載管控制管1001T1管的截止保證了T2管得導(dǎo)通。反之亦然。刪極漏極源極當(dāng)數(shù)據(jù)信號(hào)與地址信號(hào)都消失后，T5、T6、T7、T8都截止，由T3、T4兩負(fù)載管通過(guò)VCC不斷向刪極補(bǔ)充電荷，以保持信息‘0’、‘1’‘。圖中，Tl，T1為放大管，T3，T4為負(fù)載管，這4個(gè)MOS管組成一個(gè)RS觸發(fā)器。

T5，T6是行選門(mén)控管，行選信號(hào)為高電平時(shí)，T5，T6管才導(dǎo)通。

T7，T8是列選門(mén)控管，列選信號(hào)為高電平時(shí)，T7，T8管才導(dǎo)通。只有行、列選信號(hào)同時(shí)為高電平時(shí)，觸發(fā)器才能與數(shù)據(jù)線接通，進(jìn)行讀寫(xiě)操作（二）動(dòng)態(tài)存儲(chǔ)器原理基本存儲(chǔ)電路

——用于存儲(chǔ)一個(gè)二進(jìn)制位。10

單管DRAM的存儲(chǔ)單元如圖所示。原理：該存儲(chǔ)單元中只有一個(gè)門(mén)控管T1，信息存放在分布電容C上，當(dāng)C上充有電荷時(shí)，表示其存儲(chǔ)的信息為“1”，當(dāng)電容上無(wú)電荷時(shí)，表示其上存儲(chǔ)的信息為“0”。特點(diǎn)：。破壞性的讀出電路，故讀后必須重寫(xiě)；。須動(dòng)態(tài)刷新。6116引腳和結(jié)構(gòu)框圖典型芯片舉例SRAM芯片HM6116（2K*8）讀寫(xiě)

HM6116是一種2048x8位的高速靜態(tài)CMOS隨機(jī)存取存儲(chǔ)器，其基本特征是：

(1)高速度——存取時(shí)間為lOOns／120ns／150ns／200ns(2)低功耗——運(yùn)行時(shí)為150mW，空載時(shí)為100mW；(3)與TTL兼容；

(4)管腳引出與標(biāo)準(zhǔn)的2KX8的芯片(例如2716芯片)兼容；

(5)完全靜態(tài)——無(wú)需時(shí)鐘脈沖與定時(shí)選通脈沖。

HM6116芯片的存儲(chǔ)容量為2K×8位，片內(nèi)有16384(即16K)個(gè)存儲(chǔ)單元，排列成128x128的矩陣，構(gòu)成2K個(gè)字，字長(zhǎng)8位，可構(gòu)成2KB(B——字節(jié))的內(nèi)存。該芯片有11條地址線，分成7條行地址線A4-A1o，4條列地址線Ao-A3，一個(gè)11位地址碼選中一個(gè)8位存儲(chǔ)字，需有8條數(shù)據(jù)線I／O1-I／O8與同一地址的8位存儲(chǔ)單元相連，由這8條數(shù)據(jù)線進(jìn)行數(shù)據(jù)的讀出與寫(xiě)人。DRAM2164芯片（64K*1）2164芯片工作原理由圖5—9可見(jiàn)，2164A的片內(nèi)有64K*1位芯片。有(65536)個(gè)內(nèi)存單元，有64K個(gè)存儲(chǔ)地址，每個(gè)存儲(chǔ)單元存儲(chǔ)一位數(shù)據(jù)，片內(nèi)要尋址64K個(gè)單元，需要16條地址線，為了減少封裝引腳，地址線分為兩部分——行地址和列地址，芯片的地址引腳只有8條，片內(nèi)有地址鎖存器，可利用外接多路開(kāi)關(guān)，由行地址選通信號(hào)RAS將先送入的8位行地址送到片內(nèi)行地址鎖存器，然后由列地址選通信號(hào)CAS將后送人的8位列地址送到片內(nèi)列地址鎖存器。16位地址信號(hào)選中64K個(gè)存儲(chǔ)單元中的一個(gè)單元。

2164A芯片中的64K存儲(chǔ)體由4個(gè)128*128的存儲(chǔ)矩陣組成，每個(gè)128*128的存儲(chǔ)矩陣，由7條行地址和7條列地址進(jìn)行選擇。7位行地址經(jīng)過(guò)譯碼產(chǎn)生128條選擇線，分別選擇128行中的一行；7位列地址經(jīng)過(guò)譯碼產(chǎn)生128條選擇線，分別選擇128列中的一列。7位行地址RAo-RA6(即地址總線的Ao-A6)和7位列地址CAo-CA6(即地址總線的A8·A14)可同時(shí)選中4個(gè)存儲(chǔ)矩陣中各一個(gè)存儲(chǔ)單元，然后由RA7與CA7(即地址總線中的A7和A1》經(jīng)1：4I／O門(mén)電路選中1個(gè)單元進(jìn)行讀寫(xiě)。而刷新時(shí)，在送人7位行地址同時(shí)選中4個(gè)存儲(chǔ)矩陣的同一行，即對(duì)4*128；512個(gè)存儲(chǔ)單元進(jìn)行刷新。

Intel2164A的數(shù)據(jù)線是輸入和輸出分開(kāi)的，由WE信號(hào)控制讀寫(xiě)。當(dāng)WE為高電平時(shí)，為讀出，所選中單元的內(nèi)容經(jīng)過(guò)輸出三態(tài)緩沖器，從DOUT引腳讀出；當(dāng)WE為低電平時(shí)，為寫(xiě)入，DIN引腳上的內(nèi)容經(jīng)過(guò)輸入三態(tài)緩沖器，對(duì)選中單元進(jìn)行寫(xiě)入。

Intel2164A芯片無(wú)專門(mén)的片選信號(hào)，一般行選通信號(hào)和列地址選通信號(hào)也起到了片選的工作。EPROM芯片Intel2732A（4K*8）2732A的方式選擇5.2半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)設(shè)計(jì)存儲(chǔ)器系統(tǒng)的主要工作，有三部分內(nèi)容：

(1)地址線的連接——可以根據(jù)所選用的半導(dǎo)體存儲(chǔ)器芯片地址線的多少，把CPU的地址線分為芯片外(指存儲(chǔ)器芯片)地址和芯片內(nèi)的地址，片外地址經(jīng)地址譯碼器譯碼后輸出，作為存儲(chǔ)器芯片的片選信號(hào)，用來(lái)選中CPU所要訪問(wèn)的存儲(chǔ)器芯片。片內(nèi)地址線直接接到所要訪問(wèn)的存儲(chǔ)器芯片的地址引腳，用來(lái)直接選中該芯片中的一個(gè)存儲(chǔ)單元。。(2)數(shù)據(jù)線的連接——CPU的8位數(shù)據(jù)線與存儲(chǔ)芯片的地址線相連。

(3)控制線的連接——即如何用CPU的存儲(chǔ)器讀寫(xiě)信號(hào)與存儲(chǔ)器芯片的控制信號(hào)線連接，以實(shí)現(xiàn)對(duì)存儲(chǔ)器的讀寫(xiě)操作。以及片選信號(hào)線的來(lái)連接。一.8位微機(jī)系統(tǒng)中的存儲(chǔ)器接口在連接中要還要考慮的問(wèn)題有以下幾個(gè)方面。 （1）CPU總線的負(fù)載能力。 （2）CPU的時(shí)序和存儲(chǔ)器的存取速度之間的配合問(wèn)題。 （3）存儲(chǔ)器的地址分配和選片問(wèn)題。 （4）控制信號(hào)的連接。如果組成1K×8位，可以采用1024×1位的片子，也可采用256×4的片子。74ls138譯碼器介紹外部譯碼電路的方法介紹1.全譯碼法將高位地址線全部作為譯碼器的輸入，用譯碼器的輸出作片選信號(hào)。這樣，存儲(chǔ)器的每個(gè)單元都有唯一的確定的地址。2.部分譯碼法將部分高位地址線作為譯碼器的輸入，用譯碼器的輸出作片選信號(hào)。有地址重疊。3.線譯碼法

用cpu地址總線中某一高位線作為存儲(chǔ)芯片的片選信號(hào)，有地址重疊。（1）用1k*1的片子組成1k*8的存儲(chǔ)器——需8個(gè)芯片地址線——（210=1024）需10根數(shù)據(jù)線——8根控制線——WRA9-A0D7-D0WRWECPU系統(tǒng)

存儲(chǔ)器設(shè)計(jì)舉例（2）用256*4的片子組成1k*8的存儲(chǔ)器——需8個(gè)芯片地址線——（210=1k）需10根（片內(nèi)8根，片選2根）數(shù)據(jù)線——8根控制線——IO/M和WR。A9-A0D7-D0WRCPU系統(tǒng)IO/M（3）用1k*4的片子2114組成2k*8的存儲(chǔ)器——需4個(gè)芯片地址線——（211=2048）需11根（片內(nèi)10根，片選1根）數(shù)據(jù)線——8根控制線——IO/M和WRCPU全譯碼方式兩組存儲(chǔ)器的地址分配：第一組A15A14……A10A9A8A7……A0

0000,0000,0000,00000000h0000,0011,1111,111103FFh

第二組A15A14……A10A9A8A7……A0

0000,0100,0000,00000400h0000,0111,1111,111107FFh

這種選片的譯碼方式稱為全譯碼，譯出的每一組地址是確定的、唯一的。也可采用線選控制方式：只用A15-A10中的任意位來(lái)控制片選端。如用A10，而A15-A11可位任意值；也可用A11，而A15-A12，A10

可位任意值；等不同組合。

A10A11-A15線選譯碼方式線選譯碼方式有兩個(gè)問(wèn)題應(yīng)考慮：

?采用不同的地址線作為選片控制，則它們的地址分配是不同的。如：用A11做線選第一組A15A14……A10A9A8A7……A0

0000,0

000,0000,00000000h0000,

0

011,1111,111103FFh

第二組A15A14……A10A9A8A7……A0

0000,

1

000,0000,00000800h0000,

1

011,1111,11110BFFh

如：用A15做線選第一組A15A14……A10A9A8A7……A0

0000,0000,0000,00000000h

0

000,0011,1111,111103FFh

第二組A15A14……A10A9A8A7……A0

1000,0000,0000,00008000h

1000,0011,1111,111183FFh?地址重疊（以A15做線選控制為例）。000003FF07FF0BFF800083FFFFFF1K1K1K1K1K32K64KA15=0A15=1例1：教材上的例子EPROM由2732構(gòu)成，SRAM由6116構(gòu)成,求每片芯片的地址范圍？存儲(chǔ)器的地址分配：

A19A18A17A16A15A14A13A12

A11A10A9A8A7……A0

EPROM1#1111,1000,

0000,0000,0000F8000h1111,1000,1111,1111,1111F8FFFhEPROM2#1111,1001,

0000,0000,0000F9000h1111,1001,

1111,1111,1111F9FFFhEPROM3#1111,1010,

0000,0000,0000FA000h1111,1010,

1111,1111,1111FAFFFhEPROM4#1111,1011,

0000,0000,0000FB000h1111,1011,

1111,1111,1111FBFFFhSRAM1#1111,1100,

0

000,0000,0000FC000h1111,1100,0111,1111,1111FC7FFhSRAM22#1111,1100,

1

000,0000,0000FC800h1111,1100,1111,1111,1111FCFFFhSRAM3#1111,1101,

0

000,0000,0000FD000h1111,1101,0111,1111,1111FD7FFhSRAM4#1111,1101,

1

000,0000,0000FD800h1111,1101,1111,1111,1111FDFFFh選取2片2732（4k*8）芯片構(gòu)成8KBEPROM，2片6116（2K*8）芯片構(gòu)成4KBRAM存儲(chǔ)器的地址分配：

A15A14A13A12

A11A10A9A8A7……A0

EPROM1#0000,0000,0000,00000000h0000,1111,1111,11110FFFhEPROM2#0001,0000,0000,00001000h0001,1111,1111,11111FFFhRAM1#0010,0000,0000,00002000h0010,0111,1111,111127FFhRAM2#0010,1000,0000,00002800h0010,1111,1111,11112FFFh例2：試設(shè)計(jì)一個(gè)12KB的存儲(chǔ)器系統(tǒng)，其低8KB為EPROM，高4KB為RAM。地址從0000H開(kāi)始。5.2.2動(dòng)態(tài)存儲(chǔ)器的連接DRAM連接中要注意的問(wèn)題一、行地址和列地址的形成可用多路選擇器二、RAS和CAS的產(chǎn)生由兩級(jí)譯碼和延遲電路來(lái)完成三、刷新電路的產(chǎn)生動(dòng)態(tài)存儲(chǔ)器要進(jìn)行刷新，一般由定時(shí)計(jì)數(shù)器來(lái)產(chǎn)生定時(shí)刷新信號(hào)。系統(tǒng)板上的RAM256K——由64K*1動(dòng)態(tài)存儲(chǔ)器芯片4164組成；每組9個(gè)芯片：8位數(shù)據(jù)位，一位奇偶校驗(yàn)位；共4組，36個(gè)芯片。

64K芯片需要16根地址線尋址；但采用內(nèi)部行、列地址鎖存方式，芯片只有8根地址線；

系統(tǒng)需要產(chǎn)生行地址選擇信號(hào)RAS

列地址選擇信號(hào)CAS

RAS、CAS生成電路PROM256*40100輸入有256種組合X表示已得到驅(qū)動(dòng)由于行選信號(hào)和列選信號(hào)在時(shí)間有先后，故采用了兩個(gè)3—8譯碼器，分別產(chǎn)生RAS和CAS。DRAM電路多路開(kāi)關(guān)多路開(kāi)關(guān)多路開(kāi)關(guān)數(shù)據(jù)收發(fā)器奇偶發(fā)生校驗(yàn)器奇偶校驗(yàn)觸發(fā)器奇偶校驗(yàn)RAM芯片16位和32位系統(tǒng)中的內(nèi)存儲(chǔ)器接口一、16位微機(jī)系統(tǒng)中的內(nèi)存儲(chǔ)器接口

1。8086微機(jī)中的奇存儲(chǔ)體和偶存儲(chǔ)體二、8088/8086的存儲(chǔ)訪問(wèn)操作

1．字節(jié)訪問(wèn)和字訪問(wèn)

8088是準(zhǔn)16位微處理器，其外部數(shù)據(jù)總線為8位，內(nèi)部寄存器和運(yùn)算器為16位，一個(gè)總線周期只能訪問(wèn)一個(gè)字節(jié)，要進(jìn)行字操作，必須用兩個(gè)總線周期，第一個(gè)總線周期訪問(wèn)低位字節(jié)、第二個(gè)總線周期訪問(wèn)高位字節(jié)。

8086是標(biāo)準(zhǔn)的16位微處理器，其外部數(shù)據(jù)總線為16位，每個(gè)存儲(chǔ)周期可以訪問(wèn)存儲(chǔ)器中的8位或16位信息。當(dāng)8086訪問(wèn)一個(gè)整字(16位)變量時(shí)，該變量的地址為偶地址(即字變量的低字節(jié)在偶地址單元，高字節(jié)在奇地址單元)，則8086將用一個(gè)總線周期訪問(wèn)該字變量；如果該字變量的地址為奇地址(即字變量的低字節(jié)在奇地址單元，高字節(jié)在偶地址單元)，則8086要用兩個(gè)連續(xù)的總線周期才能訪問(wèn)該字變量，每個(gè)周期訪問(wèn)一個(gè)字節(jié)。2．“對(duì)準(zhǔn)的”字與“未對(duì)準(zhǔn)的”字

8086CPU能同時(shí)訪問(wèn)奇存儲(chǔ)體和偶存儲(chǔ)體中的一個(gè)字節(jié)，以組成一個(gè)存儲(chǔ)字，要訪問(wèn)的1個(gè)字的低8位存放在偶存儲(chǔ)體中，稱為“對(duì)準(zhǔn)的”.當(dāng)要訪問(wèn)的16位字的低8位字節(jié)存放在奇存儲(chǔ)體中，稱該字為“未對(duì)準(zhǔn)的”字，這是一種非規(guī)則的存放字。必須用兩個(gè)總線周期才能訪問(wèn)該字。三、16位系統(tǒng)中存儲(chǔ)器接口舉例

例題：

有一個(gè)8086CPU與半導(dǎo)體存儲(chǔ)器芯片的接口如圖5—21所示，其中存儲(chǔ)器芯片#1-#8為SRAM芯片6116；#9-#16為PROM芯片2732。試分析該接口電路的工作特性，計(jì)算RAM區(qū)和ROM區(qū)的地址范圍(內(nèi)存為字節(jié)編址)。A0(庫(kù)選）BHE(庫(kù)選）A0(庫(kù)選）偶BHE(庫(kù)選）奇SRAM芯片的的地址分配：

A14A13A12

A11A10A9A8A7A6A5A4A3A2A1A0

A10A9A8A7A6A5A4A3A2A1A0

1#000,

0000,0000,000

000000h000,11