第05章中北大學課件

第5章存儲器第5章存儲器本章重點：掌握各種存儲器的工作原理及其CPU的存儲器的擴展。本章難點：

理解存儲器的工作原理及其地址空間的確定。定義：存儲器是計算機系統(tǒng)的記憶設備，用于存放各種需要保存的信息，是計算機中不可缺少的一個重要組成部分。作用：存放數(shù)據和程序功能:計算機要根據已經編制好的程序，對數(shù)據和信息自動快速地進行運算和處理，因此，必須將指令、數(shù)據和計算過程的中間結果存放在計算機內部，存儲器就是計算中存儲程序、原始數(shù)據及中間結果的設備。組成：由具有記憶功能的兩態(tài)物理器件組成,如電容、雙穩(wěn)態(tài)電路等。兩種基本操作：讀操作和寫操作5.1概述1、存儲器與存儲器系統(tǒng)的區(qū)別存儲器是計算機的重要組成部件，用來存放數(shù)據和程序的，如內存、磁盤、硬盤等。存儲器系統(tǒng)是將兩個或兩個以上速度、容量和價格各不相同的存儲器用軟件、硬件或軟硬件相結合的方法連接起來，成為一個系統(tǒng)。計算機的重要組成部件，用來存放數(shù)據和程序的。5.1.1存儲器系統(tǒng)的一般概念2、微機中的存儲器系統(tǒng)1）分類：Cache存儲系統(tǒng)、虛擬存儲系統(tǒng)結構；前者提高存取速度，后者增加存儲容量。2）Cache存儲系統(tǒng)管理由硬件實現(xiàn)、由高速靜態(tài)存儲器SRAM和主存DRAM組成、存儲系統(tǒng)的存取周期與Cache接近、Cache和主存容量比1:128、價格接近主存價格

3）虛擬存儲系統(tǒng)由主存儲器與磁盤存儲器組成、用虛擬地址空間編址、訪問的速度接近主存速度、平均價格接近磁盤價格。圖5-1Cache存儲系統(tǒng)圖5-2虛擬存儲系統(tǒng)3、存儲器系統(tǒng)的主要性能指標1）存儲量S2）存取時間T3）單位容量的平均價格C1、內存和存1）主存儲器：速度較快，容量較小，價格較高，用于存儲當前計算機運行所需要的程序和數(shù)據，可與CPU直接交換信息，習慣上稱為主存，又稱內存(內部存儲器)。2）輔存儲器：速度較慢，容量較大，價格較低，用于存放計算機當前暫時不用的程序、數(shù)據或需要永久保持的信息,輔存又稱外存(外部存儲器)或海量存儲器。

外存要配備專門的設備才能完成對外存的讀寫。通常，將外存歸入到計算機外設一類。5.1.2半導體存儲器及其分類內存（RAM+ROM）：半導體存儲器(本章內容)軟盤：普通1.44M+可移動100MB磁盤硬盤：幾十GB

光盤CD-R、CD-R/W可擦寫光盤 (660MB左右）外存磁光盤MO：高密度、大容量、快速、“無限次”擦寫、壽命長、可靠性高、抗干擾強、性價比高（1.3GB~幾個GB，今后目標1TB）存儲器

u盤（基于USB接口的電子盤）存儲器的分類2、半導體存儲器的分類按制造工藝分為：雙極型、COMS型、HMOS型按存儲器性質分類可分為：1）隨機存儲器RAM，特點是存儲器中的信息可讀可寫，半導體RAM斷電后信息會全部丟失（易失性）。2）只讀存儲器ROM，特點是存儲器中信息只能讀出，不能寫入，關機后信息不會丟失（非易失性）。包括：掩膜ROM、可編程ROM、可讀寫ROM——電可擦除ROM、紫外線可擦除ROM。半導體存儲器只讀存儲器（ROM）隨機存取存儲器（RAM）靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）閃速存儲器（FlashMemory）微型計算機中半導體存儲器的分類

1.存儲容量2.存取速度3.功耗4.可靠性5.性能／價格比5.1.3半導體存儲器主要性能指標1.存儲體2.地址譯碼器3.控制邏輯電路4.數(shù)據緩沖器5.1.4存儲器芯片的一般結構1．靜態(tài)RAM基本存儲電路靜態(tài)RAM基本存儲電路用來存儲1位二進制信息（0或1），是組成存儲器的基礎。靜態(tài)MOS六管基本存儲電路如圖所示。特點：不需要刷新，外圍電路簡化；集成度較低、功耗較大等。5.2隨機存儲器(RAM)5.2.1靜態(tài)隨機存儲器(SRAM)2．靜態(tài)RAM芯片常用的典型SRAM芯片有2114、6116、6264、62256等2114芯片2114芯片是1K×4的靜態(tài)RAM芯片，其引腳圖如圖6-4所示。地址輸入端10個(A9～A0)；數(shù)據輸入/輸出端4位(I/O1～I/O4)；片選端；寫允許控制端。(2)6116芯片

6116芯片的容量為2K×8bit，有2048個存儲單元。工作過程如下：讀出時：A10～A0送地址信號到行、列地址譯碼器，經譯碼后選中一個存儲單元；由CS＝0，OE＝0，WE＝1構成讀出邏輯；被選中單元的8位數(shù)據經I/O電路和三態(tài)門送到D7～D0輸出。寫入時：A10～A0送地址信號到行、列地址譯碼器，經譯碼后選中一個存儲單元；由CS＝0，OE＝1，WE＝0構成寫入邏輯；從D7～D0端輸入的數(shù)據經三態(tài)門到I/O電路，寫到存儲單元中。無操作：CS＝1，I/O三態(tài)門呈高阻狀態(tài)，存儲器芯片與系統(tǒng)總線“脫離”。（1）存儲器基本電路——單管動態(tài)電路（MOS管柵極與襯底之間分布電容）（2）特點：定時刷新。（3）刷新要求：在幾毫秒時間內每隔一段時間刷新一次；進行刷新操作的時間內存儲器不能進行讀寫（死時間）；在每一個指令周期中利用CPU不進行訪內操作的時間進行刷新。

5.2.2動態(tài)RAM(DRAM)特點：信息在使用時不能被改變（只能讀出，不能寫入）；用于存放固定的程序和常量優(yōu)點：非易失性的。

5.3只讀存儲器（ROM）掩膜式ROM——制成后，用戶不能修改。可編程只讀存儲器（PROM）——可以由用戶自己編程（只可寫入一次）?？刹翆懼蛔x存儲器（EPROM）——寫入：利用編程器。擦除：利用紫外線光照射。電擦寫可編程只讀存儲器(E2PROM)——特點：對硬件電路沒有特殊要求，操作簡單；在線讀寫，在斷電情況下保存的數(shù)據信息不會丟失；可在寫入過程中自動進行擦寫。常用的典型EPROM芯片有2708（1K×8）、2716(2K×8)、2732(4K×8)、2764(8K×8)、27128(16K×8)、27256(32K×8)、27512(64K×8)等，方式\引腳CSOEPGMA9A0VppVcc數(shù)據端功能讀低低高××Vcc5V數(shù)據輸出輸出禁止低高高××Vcc5V高阻備用高××××Vcc5V高阻編程低高低××12.5VVcc數(shù)據輸入校驗低低高××12.5VVcc數(shù)據輸出編程禁止高××××12.5VVcc高阻標識符低低高高低高VccVcc5V5V制造商編碼器件編碼(1)2764A芯片EPROM2764A芯片為雙列直插式28引腳的標準芯片，有13條地址線，8條數(shù)據線，2個電壓輸入端Vcc和VPP，一個片選端CS，此外還有輸出允許OE和編程控制端PGM，容量為8K×8位，其引腳如圖所示。七種工作方式如表所示。CPU要實現(xiàn)對存儲單元的訪問，首先要選擇存儲芯片，即進行片選；然后再從選中的芯片中依地址碼選擇出相應的存儲單元，以進行數(shù)據的存取，這稱為字選。片內的字選是由CPU送出的N條低位地址線完成的，地址線直接接到所有存儲芯片的地址輸入端，而片選信號則是通過高位地址得到的。實現(xiàn)片選的方法可分為三種：線選法、全譯碼法和部分譯碼法。5.4存儲器地址選擇線選法就是用除片內尋址外的高位地址線直接分別接至各個存儲芯片的片選端，當某地址線信號為“0”時，就選中與之對應的存儲芯片。特點：不需要地址譯碼器，線路簡單，適用于連接存儲芯片較少的場合。5.4.1線選法

全譯碼法將片內尋址外的全部高位地址線作為地址譯碼器的輸入，把經譯碼器譯碼后的輸出作為各芯片的片選信號，將它們分別接到存儲芯片的片選端，以實現(xiàn)對存儲芯片的選擇。譯碼法的優(yōu)點是每片(或組)芯片的地址范圍是唯—確定的，而且是連續(xù)的，也便于擴展，不會產生地址重疊的存儲區(qū)，但全譯碼法對譯碼電路要求較高。5.4.2全譯碼法

部分譯碼法是對高位地址線中的一部分(而不是全部)進行譯碼，以產生各存儲器芯片的片選控制信號。當采用線選法地址線不夠用，而又不需要全部存儲器空間的尋址能力時，可采用這種方法。

5.4.3部分譯碼法1．芯片選擇2．CPU與存儲芯片的時序驗算3．地址分配與連接4．數(shù)據線的連接5．控制信號的連接6．負載能力的驗算5.5CPU與存儲器的連接5.5.1CPU與存儲體連接時需解決的問題8位CPU有16根地址線A15～A0，8根數(shù)據線D7～D0。CPU可接訪問的空間為64K，地址范圍為0000H～FFFFH，容量擴展存儲器的類型可以是ROM和RAM。5.5CPU與存儲器的連接5.5.28位CPU與存儲器的連接1．ROM與8位CPU的連接設某系統(tǒng)需擴展6KB的ROM，地址范圍安排在0000H～17FFH，選用3片EPROM2716構成。2716的容量2K×8位，8根數(shù)據線，11根地址線，CPU地址總線A10～A0與芯片的地址線直接接連，高位地址線A15～A11通過譯碼器74LS138產生，且3片2716的高位地址分別為00000，00001，00010。選擇A13A12A11作為3位輸入端，并保證A15A14分別低電平，為低電平有效，2716與8位CPU的連接線路示意圖如圖所示。5.5.28位CPU與存儲器的連接3．ROM、RAM與8位CPU連接

某8位微處理器有地址線16根，數(shù)據線8根，存儲器請求控制信號為，讀控制信號，寫控制信號，試為該CPU設計一存儲器，要求擴展ROM6KB，地址從0000H開始（連續(xù)），RAM16KB，地址從4000H開始（連續(xù)）(1)芯片選擇系統(tǒng)擴展ROM6KB，可選4K×8EPROM(2732）與2K×8EPROM（2716）各1片。擴展RAM可選8K×8SRAM（6264）2片。ROM、RAM與8位CPU的連接示意圖如圖所示。(2)地址分配與連接低位地址線直接與芯片地址線相連，高位地址A15A14A13產生片選信號。地址分配如表所示。

(3)數(shù)據線的連接

芯片8位數(shù)據線與數(shù)據總線直接接連。(4)控制信號連接

控制信號連接如圖所示。A15A!4A!3A12A11A10A9A8A7A6A5A4A3A2A1A0地址范圍2732000000000000000000001111111111110000H0FFFH2716000100000000000000010111111111111000H17FFH6264010000000000000001011111111111114000H5FFFH6264011000000000000001111111111111116000H7FFFHROM、RAM與8位CPU連接地址分配表8086CPU有20位地址線，無論在最小方式下，還是在最大方式下，都可尋址1MB的存儲空間，存儲器通常按字節(jié)組織排列成一個個單元，每個單元用一個地址碼表示，這稱為存儲器的標準結構。若存放的數(shù)據為8位，則將它們按順序進行存放；若存放的數(shù)據為16位的字，則將字的高位字節(jié)存于高地址單元，低位字節(jié)存于低地址單元；若存放的數(shù)據為32位的雙字(這通常是指地址指針數(shù)據)，則將地址指針的偏移量(字)存于低地址單元中，將地址指針的段基址(字)存于高地址單元中。5.68086CPU的存儲器擴展8086CPU在組織1MB的存儲器時，其空間實際上被分成兩個512KB的存儲體(或稱為存儲庫)，分別稱為偶地址體和奇地址體。奇地址體與8086數(shù)據總線中的D15～D8相連，其中每個單元的地址均為奇數(shù)。偶地址體與數(shù)據總線中的D7～D0相連，其中每個單元的地址均為偶數(shù)。地址線A0和控制線用于存儲體的選擇，分別接到每個存儲體的選擇端，其余地址線A19～A1同時接到兩個存儲體的存儲芯片上，以尋址每個存儲單元。存儲器奇/偶存儲體與總線的連接如圖所示。5.68086CPU的存儲器擴展8086CPU對存儲器的讀方式結論CPU總是16位的讀；從偶地址讀；二、 CPU提供的信號線 數(shù)據線D15～D0 地址線A19～A0 存儲器或I/O端口訪問信號M/IO# /RD讀信號/WR寫信號 /BHE總線高字節(jié)有效信號特點1、控制線可以組合不同功能2、CPU根據指令發(fā)出信號三、存儲器接口舉例

例:設計一RAM擴展電路，容量為32K字，地址從10000H開始。芯片采用62256。解：a、計算所需要的芯片個數(shù)32K×16=64K×864K×8/(32K×8)=2(片)b、確定CS電路c、偶片、奇片CS的產生此方案不滿足八位的寫操作！c、偶片、奇片CS的產生此方案不滿足16位的寫操作！增加控制線/BHE(總線高字節(jié)有效信號)c、偶片、奇片CS的產生d、電路e、總結

8086CPU EPROM DB7…0 D7…0(偶片) DB15…8 D7…0(奇片) /RD /OE /WR /WR An…1 An-1..0

A19