第05章中北大學(xué)課件

第5章存儲(chǔ)器第5章存儲(chǔ)器本章重點(diǎn)：掌握各種存儲(chǔ)器的工作原理及其CPU的存儲(chǔ)器的擴(kuò)展。本章難點(diǎn)：

理解存儲(chǔ)器的工作原理及其地址空間的確定。定義：存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，用于存放各種需要保存的信息，是計(jì)算機(jī)中不可缺少的一個(gè)重要組成部分。作用：存放數(shù)據(jù)和程序功能:計(jì)算機(jī)要根據(jù)已經(jīng)編制好的程序，對(duì)數(shù)據(jù)和信息自動(dòng)快速地進(jìn)行運(yùn)算和處理，因此，必須將指令、數(shù)據(jù)和計(jì)算過(guò)程的中間結(jié)果存放在計(jì)算機(jī)內(nèi)部，存儲(chǔ)器就是計(jì)算中存儲(chǔ)程序、原始數(shù)據(jù)及中間結(jié)果的設(shè)備。組成：由具有記憶功能的兩態(tài)物理器件組成,如電容、雙穩(wěn)態(tài)電路等。兩種基本操作：讀操作和寫(xiě)操作5.1概述1、存儲(chǔ)器與存儲(chǔ)器系統(tǒng)的區(qū)別存儲(chǔ)器是計(jì)算機(jī)的重要組成部件，用來(lái)存放數(shù)據(jù)和程序的，如內(nèi)存、磁盤(pán)、硬盤(pán)等。存儲(chǔ)器系統(tǒng)是將兩個(gè)或兩個(gè)以上速度、容量和價(jià)格各不相同的存儲(chǔ)器用軟件、硬件或軟硬件相結(jié)合的方法連接起來(lái)，成為一個(gè)系統(tǒng)。計(jì)算機(jī)的重要組成部件，用來(lái)存放數(shù)據(jù)和程序的。5.1.1存儲(chǔ)器系統(tǒng)的一般概念2、微機(jī)中的存儲(chǔ)器系統(tǒng)1）分類：Cache存儲(chǔ)系統(tǒng)、虛擬存儲(chǔ)系統(tǒng)結(jié)構(gòu)；前者提高存取速度，后者增加存儲(chǔ)容量。2）Cache存儲(chǔ)系統(tǒng)管理由硬件實(shí)現(xiàn)、由高速靜態(tài)存儲(chǔ)器SRAM和主存DRAM組成、存儲(chǔ)系統(tǒng)的存取周期與Cache接近、Cache和主存容量比1:128、價(jià)格接近主存價(jià)格

3）虛擬存儲(chǔ)系統(tǒng)由主存儲(chǔ)器與磁盤(pán)存儲(chǔ)器組成、用虛擬地址空間編址、訪問(wèn)的速度接近主存速度、平均價(jià)格接近磁盤(pán)價(jià)格。圖5-1Cache存儲(chǔ)系統(tǒng)圖5-2虛擬存儲(chǔ)系統(tǒng)3、存儲(chǔ)器系統(tǒng)的主要性能指標(biāo)1）存儲(chǔ)量S2）存取時(shí)間T3）單位容量的平均價(jià)格C1、內(nèi)存和存1）主存儲(chǔ)器：速度較快，容量較小，價(jià)格較高，用于存儲(chǔ)當(dāng)前計(jì)算機(jī)運(yùn)行所需要的程序和數(shù)據(jù)，可與CPU直接交換信息，習(xí)慣上稱為主存，又稱內(nèi)存(內(nèi)部存儲(chǔ)器)。2）輔存儲(chǔ)器：速度較慢，容量較大，價(jià)格較低，用于存放計(jì)算機(jī)當(dāng)前暫時(shí)不用的程序、數(shù)據(jù)或需要永久保持的信息,輔存又稱外存(外部存儲(chǔ)器)或海量存儲(chǔ)器。

外存要配備專門(mén)的設(shè)備才能完成對(duì)外存的讀寫(xiě)。通常，將外存歸入到計(jì)算機(jī)外設(shè)一類。5.1.2半導(dǎo)體存儲(chǔ)器及其分類內(nèi)存（RAM+ROM）：半導(dǎo)體存儲(chǔ)器(本章內(nèi)容)軟盤(pán)：普通1.44M+可移動(dòng)100MB磁盤(pán)硬盤(pán)：幾十GB

光盤(pán)CD-R、CD-R/W可擦寫(xiě)光盤(pán) (660MB左右）外存磁光盤(pán)MO：高密度、大容量、快速、“無(wú)限次”擦寫(xiě)、壽命長(zhǎng)、可靠性高、抗干擾強(qiáng)、性價(jià)比高（1.3GB~幾個(gè)GB，今后目標(biāo)1TB）存儲(chǔ)器

u盤(pán)（基于USB接口的電子盤(pán)）存儲(chǔ)器的分類2、半導(dǎo)體存儲(chǔ)器的分類按制造工藝分為：雙極型、COMS型、HMOS型按存儲(chǔ)器性質(zhì)分類可分為：1）隨機(jī)存儲(chǔ)器RAM，特點(diǎn)是存儲(chǔ)器中的信息可讀可寫(xiě)，半導(dǎo)體RAM斷電后信息會(huì)全部丟失（易失性）。2）只讀存儲(chǔ)器ROM，特點(diǎn)是存儲(chǔ)器中信息只能讀出，不能寫(xiě)入，關(guān)機(jī)后信息不會(huì)丟失（非易失性）。包括：掩膜ROM、可編程ROM、可讀寫(xiě)ROM——電可擦除ROM、紫外線可擦除ROM。半導(dǎo)體存儲(chǔ)器只讀存儲(chǔ)器（ROM）隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）閃速存儲(chǔ)器（FlashMemory）微型計(jì)算機(jī)中半導(dǎo)體存儲(chǔ)器的分類

1.存儲(chǔ)容量2.存取速度3.功耗4.可靠性5.性能／價(jià)格比5.1.3半導(dǎo)體存儲(chǔ)器主要性能指標(biāo)1.存儲(chǔ)體2.地址譯碼器3.控制邏輯電路4.數(shù)據(jù)緩沖器5.1.4存儲(chǔ)器芯片的一般結(jié)構(gòu)1．靜態(tài)RAM基本存儲(chǔ)電路靜態(tài)RAM基本存儲(chǔ)電路用來(lái)存儲(chǔ)1位二進(jìn)制信息（0或1），是組成存儲(chǔ)器的基礎(chǔ)。靜態(tài)MOS六管基本存儲(chǔ)電路如圖所示。特點(diǎn)：不需要刷新，外圍電路簡(jiǎn)化；集成度較低、功耗較大等。5.2隨機(jī)存儲(chǔ)器(RAM)5.2.1靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)2．靜態(tài)RAM芯片常用的典型SRAM芯片有2114、6116、6264、62256等2114芯片2114芯片是1K×4的靜態(tài)RAM芯片，其引腳圖如圖6-4所示。地址輸入端10個(gè)(A9～A0)；數(shù)據(jù)輸入/輸出端4位(I/O1～I(xiàn)/O4)；片選端；寫(xiě)允許控制端。(2)6116芯片

6116芯片的容量為2K×8bit，有2048個(gè)存儲(chǔ)單元。工作過(guò)程如下：讀出時(shí)：A10～A0送地址信號(hào)到行、列地址譯碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元；由CS＝0，OE＝0，WE＝1構(gòu)成讀出邏輯；被選中單元的8位數(shù)據(jù)經(jīng)I/O電路和三態(tài)門(mén)送到D7～D0輸出。寫(xiě)入時(shí)：A10～A0送地址信號(hào)到行、列地址譯碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元；由CS＝0，OE＝1，WE＝0構(gòu)成寫(xiě)入邏輯；從D7～D0端輸入的數(shù)據(jù)經(jīng)三態(tài)門(mén)到I/O電路，寫(xiě)到存儲(chǔ)單元中。無(wú)操作：CS＝1，I/O三態(tài)門(mén)呈高阻狀態(tài)，存儲(chǔ)器芯片與系統(tǒng)總線“脫離”。（1）存儲(chǔ)器基本電路——單管動(dòng)態(tài)電路（MOS管柵極與襯底之間分布電容）（2）特點(diǎn)：定時(shí)刷新。（3）刷新要求：在幾毫秒時(shí)間內(nèi)每隔一段時(shí)間刷新一次；進(jìn)行刷新操作的時(shí)間內(nèi)存儲(chǔ)器不能進(jìn)行讀寫(xiě)（死時(shí)間）；在每一個(gè)指令周期中利用CPU不進(jìn)行訪內(nèi)操作的時(shí)間進(jìn)行刷新。

5.2.2動(dòng)態(tài)RAM(DRAM)特點(diǎn)：信息在使用時(shí)不能被改變（只能讀出，不能寫(xiě)入）；用于存放固定的程序和常量?jī)?yōu)點(diǎn)：非易失性的。

5.3只讀存儲(chǔ)器（ROM）掩膜式ROM——制成后，用戶不能修改?？删幊讨蛔x存儲(chǔ)器（PROM）——可以由用戶自己編程（只可寫(xiě)入一次）?？刹翆?xiě)只讀存儲(chǔ)器（EPROM）——寫(xiě)入：利用編程器。擦除：利用紫外線光照射。電擦寫(xiě)可編程只讀存儲(chǔ)器(E2PROM)——特點(diǎn)：對(duì)硬件電路沒(méi)有特殊要求，操作簡(jiǎn)單；在線讀寫(xiě)，在斷電情況下保存的數(shù)據(jù)信息不會(huì)丟失；可在寫(xiě)入過(guò)程中自動(dòng)進(jìn)行擦寫(xiě)。常用的典型EPROM芯片有2708（1K×8）、2716(2K×8)、2732(4K×8)、2764(8K×8)、27128(16K×8)、27256(32K×8)、27512(64K×8)等，方式\引腳CSOEPGMA9A0VppVcc數(shù)據(jù)端功能讀低低高××Vcc5V數(shù)據(jù)輸出輸出禁止低高高××Vcc5V高阻備用高××××Vcc5V高阻編程低高低××12.5VVcc數(shù)據(jù)輸入校驗(yàn)低低高××12.5VVcc數(shù)據(jù)輸出編程禁止高××××12.5VVcc高阻標(biāo)識(shí)符低低高高低高VccVcc5V5V制造商編碼器件編碼(1)2764A芯片EPROM2764A芯片為雙列直插式28引腳的標(biāo)準(zhǔn)芯片，有13條地址線，8條數(shù)據(jù)線，2個(gè)電壓輸入端Vcc和VPP，一個(gè)片選端CS，此外還有輸出允許OE和編程控制端PGM，容量為8K×8位，其引腳如圖所示。七種工作方式如表所示。CPU要實(shí)現(xiàn)對(duì)存儲(chǔ)單元的訪問(wèn)，首先要選擇存儲(chǔ)芯片，即進(jìn)行片選；然后再?gòu)倪x中的芯片中依地址碼選擇出相應(yīng)的存儲(chǔ)單元，以進(jìn)行數(shù)據(jù)的存取，這稱為字選。片內(nèi)的字選是由CPU送出的N條低位地址線完成的，地址線直接接到所有存儲(chǔ)芯片的地址輸入端，而片選信號(hào)則是通過(guò)高位地址得到的。實(shí)現(xiàn)片選的方法可分為三種：線選法、全譯碼法和部分譯碼法。5.4存儲(chǔ)器地址選擇線選法就是用除片內(nèi)尋址外的高位地址線直接分別接至各個(gè)存儲(chǔ)芯片的片選端，當(dāng)某地址線信號(hào)為“0”時(shí)，就選中與之對(duì)應(yīng)的存儲(chǔ)芯片。特點(diǎn)：不需要地址譯碼器，線路簡(jiǎn)單，適用于連接存儲(chǔ)芯片較少的場(chǎng)合。5.4.1線選法

全譯碼法將片內(nèi)尋址外的全部高位地址線作為地址譯碼器的輸入，把經(jīng)譯碼器譯碼后的輸出作為各芯片的片選信號(hào)，將它們分別接到存儲(chǔ)芯片的片選端，以實(shí)現(xiàn)對(duì)存儲(chǔ)芯片的選擇。譯碼法的優(yōu)點(diǎn)是每片(或組)芯片的地址范圍是唯—確定的，而且是連續(xù)的，也便于擴(kuò)展，不會(huì)產(chǎn)生地址重疊的存儲(chǔ)區(qū)，但全譯碼法對(duì)譯碼電路要求較高。5.4.2全譯碼法

部分譯碼法是對(duì)高位地址線中的一部分(而不是全部)進(jìn)行譯碼，以產(chǎn)生各存儲(chǔ)器芯片的片選控制信號(hào)。當(dāng)采用線選法地址線不夠用，而又不需要全部存儲(chǔ)器空間的尋址能力時(shí)，可采用這種方法。

5.4.3部分譯碼法1．芯片選擇2．CPU與存儲(chǔ)芯片的時(shí)序驗(yàn)算3．地址分配與連接4．?dāng)?shù)據(jù)線的連接5．控制信號(hào)的連接6．負(fù)載能力的驗(yàn)算5.5CPU與存儲(chǔ)器的連接5.5.1CPU與存儲(chǔ)體連接時(shí)需解決的問(wèn)題8位CPU有16根地址線A15～A0，8根數(shù)據(jù)線D7～D0。CPU可接訪問(wèn)的空間為64K，地址范圍為0000H～FFFFH，容量擴(kuò)展存儲(chǔ)器的類型可以是ROM和RAM。5.5CPU與存儲(chǔ)器的連接5.5.28位CPU與存儲(chǔ)器的連接1．ROM與8位CPU的連接設(shè)某系統(tǒng)需擴(kuò)展6KB的ROM，地址范圍安排在0000H～17FFH，選用3片EPROM2716構(gòu)成。2716的容量2K×8位，8根數(shù)據(jù)線，11根地址線，CPU地址總線A10～A0與芯片的地址線直接接連，高位地址線A15～A11通過(guò)譯碼器74LS138產(chǎn)生，且3片2716的高位地址分別為00000，00001，00010。選擇A13A12A11作為3位輸入端，并保證A15A14分別低電平，為低電平有效，2716與8位CPU的連接線路示意圖如圖所示。5.5.28位CPU與存儲(chǔ)器的連接3．ROM、RAM與8位CPU連接

某8位微處理器有地址線16根，數(shù)據(jù)線8根，存儲(chǔ)器請(qǐng)求控制信號(hào)為，讀控制信號(hào)，寫(xiě)控制信號(hào)，試為該CPU設(shè)計(jì)一存儲(chǔ)器，要求擴(kuò)展ROM6KB，地址從0000H開(kāi)始（連續(xù)），RAM16KB，地址從4000H開(kāi)始（連續(xù)）(1)芯片選擇系統(tǒng)擴(kuò)展ROM6KB，可選4K×8EPROM(2732）與2K×8EPROM（2716）各1片。擴(kuò)展RAM可選8K×8SRAM（6264）2片。ROM、RAM與8位CPU的連接示意圖如圖所示。(2)地址分配與連接低位地址線直接與芯片地址線相連，高位地址A15A14A13產(chǎn)生片選信號(hào)。地址分配如表所示。

(3)數(shù)據(jù)線的連接

芯片8位數(shù)據(jù)線與數(shù)據(jù)總線直接接連。(4)控制信號(hào)連接

控制信號(hào)連接如圖所示。A15A!4A!3A12A11A10A9A8A7A6A5A4A3A2A1A0地址范圍2732000000000000000000001111111111110000H0FFFH2716000100000000000000010111111111111000H17FFH6264010000000000000001011111111111114000H5FFFH6264011000000000000001111111111111116000H7FFFHROM、RAM與8位CPU連接地址分配表8086CPU有20位地址線，無(wú)論在最小方式下，還是在最大方式下，都可尋址1MB的存儲(chǔ)空間，存儲(chǔ)器通常按字節(jié)組織排列成一個(gè)個(gè)單元，每個(gè)單元用一個(gè)地址碼表示，這稱為存儲(chǔ)器的標(biāo)準(zhǔn)結(jié)構(gòu)。若存放的數(shù)據(jù)為8位，則將它們按順序進(jìn)行存放；若存放的數(shù)據(jù)為16位的字，則將字的高位字節(jié)存于高地址單元，低位字節(jié)存于低地址單元；若存放的數(shù)據(jù)為32位的雙字(這通常是指地址指針數(shù)據(jù))，則將地址指針的偏移量(字)存于低地址單元中，將地址指針的段基址(字)存于高地址單元中。5.68086CPU的存儲(chǔ)器擴(kuò)展8086CPU在組織1MB的存儲(chǔ)器時(shí)，其空間實(shí)際上被分成兩個(gè)512KB的存儲(chǔ)體(或稱為存儲(chǔ)庫(kù))，分別稱為偶地址體和奇地址體。奇地址體與8086數(shù)據(jù)總線中的D15～D8相連，其中每個(gè)單元的地址均為奇數(shù)。偶地址體與數(shù)據(jù)總線中的D7～D0相連，其中每個(gè)單元的地址均為偶數(shù)。地址線A0和控制線用于存儲(chǔ)體的選擇，分別接到每個(gè)存儲(chǔ)體的選擇端，其余地址線A19～A1同時(shí)接到兩個(gè)存儲(chǔ)體的存儲(chǔ)芯片上，以尋址每個(gè)存儲(chǔ)單元。存儲(chǔ)器奇/偶存儲(chǔ)體與總線的連接如圖所示。5.68086CPU的存儲(chǔ)器擴(kuò)展8086CPU對(duì)存儲(chǔ)器的讀方式結(jié)論CPU總是16位的讀；從偶地址讀；二、 CPU提供的信號(hào)線 數(shù)據(jù)線D15～D0 地址線A19～A0 存儲(chǔ)器或I/O端口訪問(wèn)信號(hào)M/IO# /RD讀信號(hào)/WR寫(xiě)信號(hào) /BHE總線高字節(jié)有效信號(hào)特點(diǎn)1、控制線可以組合不同功能2、CPU根據(jù)指令發(fā)出信號(hào)三、存儲(chǔ)器接口舉例

例:設(shè)計(jì)一RAM擴(kuò)展電路，容量為32K字，地址從10000H開(kāi)始。芯片采用62256。解：a、計(jì)算所需要的芯片個(gè)數(shù)32K×16=64K×864K×8/(32K×8)=2(片)b、確定CS電路c、偶片、奇片CS的產(chǎn)生此方案不滿足八位的寫(xiě)操作！c、偶片、奇片CS的產(chǎn)生此方案不滿足16位的寫(xiě)操作！增加控制線/BHE(總線高字節(jié)有效信號(hào))c、偶片、奇片CS的產(chǎn)生d、電路e、總結(jié)

8086CPU EPROM DB7…0 D7…0(偶片) DB15…8 D7…0(奇片) /RD /OE /WR /WR An…1 An-1..0

A19