數(shù)字電路數(shù)字電子技術(shù)第5章

第五章記憶單元電路5.2觸發(fā)器5.3集成鎖存器與觸發(fā)器5.1鎖存器5.4鎖存器與觸發(fā)器的VHDL描述5.1鎖存器一、具有記憶功能的雙穩(wěn)態(tài)元件

電路結(jié)構(gòu):由兩個非門交叉連接而成。GGQQ2111電路特點:有兩個互補的輸出端:Q和有兩個穩(wěn)定的狀態(tài)。定義:當(dāng)Q=1,=0，稱為“1”狀態(tài)當(dāng)Q=0,=1，稱為“0”狀態(tài)，兩個狀態(tài)都能夠自維持，稱為“自鎖”或“鎖存”?！坝洃洝惫δ堋娐芬坏┻M(jìn)入了“1狀態(tài)”或“0狀態(tài)”，無需輸入信號，只要不斷電，其狀態(tài)會被長久的記住。二、用與非門組成的RS鎖存器1.電路結(jié)構(gòu):增加兩個輸入端

R:置0輸入端

S:置1輸入端置0端置1端低電平有效5.1鎖存器RG&GQ2Q&1SQSQR邏輯符號（2）邏輯功能Qn+1RS功能Qn功能表011100置000R稱為置0輸入端低電平有效0101100111010001輸出輸出（次態(tài)）nn+1（原態(tài)）（現(xiàn)態(tài)）置0端置1端0態(tài)5.1鎖存器RG&GQ2Q&1SQn+1RS功能Qn功能表100011置111S稱為置1輸入端低電平有效010110011101000100置0nn+1置0端置1端1態(tài)（2）邏輯功能5.1鎖存器RG&GQ2Q&1SQn+1RS功能Qn功能表01置0000110置1110111111100001011Qn+1＝Qn保持0001nn+1置0端置1端（2）邏輯功能5.1鎖存器RG&GQ2Q&1SQn+1RS功能Qn功能表01置0000110置1110111001111011011Qn+1＝Qn保持00不定××01？？nn+1置0端置1端（2）邏輯功能5.1鎖存器RG&GQ2Q&1S（3）波形分析

例5.1.1

在用與非門組成的RS鎖存器中，設(shè)初始狀態(tài)為0，已

知輸入R、S的波形圖，畫出兩輸出端的波形圖。5.1鎖存器Qn+1RS功能Qn功能表01置1110110置000011101××不定00保持0101邏輯功能：1000110三、用或非門組成的RS鎖存器S仍然稱為置1輸入端，但為高電平有效。R仍然稱為置0輸入端，也為高電平有效。5.1鎖存器QS2G1GR≥1≥1Q

邏輯符號：QQRS波形分析：

由于該鎖存器的觸發(fā)信號是高電平有效，因此在邏輯符號的輸入端處沒有小圓圈。高電平有效5.1鎖存器基本RS鎖存器的特點總結(jié)：（1）有兩個互補的輸出端，有兩個穩(wěn)定的狀態(tài)。（2）有復(fù)位（Q=0）、置位（Q=1）、保持原狀態(tài)三種功能。（3）R為復(fù)位輸入端，S為置位輸入端，可以是低電平有效，也可以是高電平有效，取決于觸發(fā)器的結(jié)構(gòu)。（4）由于反饋線的存在，無論是復(fù)位還是置位，有效信號只需要作用很短的一段時間，即“一觸即發(fā)”。5.1鎖存器三、門控RS鎖存器

給鎖存器加一個使能端E，只有E有效時，鎖存器的狀態(tài)才能改變

1．電路結(jié)構(gòu)5.1鎖存器QQ1S1RC1E&&E3G4G&&GG12QQSR2．邏輯功能當(dāng)E＝0時，控制門G3、G4關(guān)閉，鎖存器的狀態(tài)保持不變。當(dāng)E＝1時，G3、G4打開，其輸出狀態(tài)由R、S端的輸入信號決定。該鎖存器的狀態(tài)轉(zhuǎn)換分別由R、S和CP控制，其中，R、S控制狀態(tài)轉(zhuǎn)換的方向；E控制狀態(tài)轉(zhuǎn)換的時刻。Qn+1RS功能Qn功能表0101置111011010置00001111101××不定0000保持010110011015.1鎖存器&&E3G4G&&GG12QQSR

波形圖已知同步RS觸發(fā)器的輸入波形，畫出輸出波形圖。R、S控制狀態(tài)轉(zhuǎn)換的方向；CP控制狀態(tài)轉(zhuǎn)換的時刻。105.1鎖存器四．D鎖存器RS鎖存器的缺點：輸出有不定狀態(tài)。設(shè)：D=111010設(shè)：D=001010為此將R、S端用一非門反相，變成一個輸入端D端。

D鎖存器的功能表Q

置0置101101011保持不變0×功能ED1DQQC1E邏輯符號5.1鎖存器S1GEGG24&6Q&D5&G&G13RG1Q2E1DQ

波形圖已知D鎖存器的輸入波形，畫出輸出波形圖。鎖存鎖存鎖存透明透明當(dāng)E＝0時，Q狀態(tài)被鎖存。當(dāng)E＝1時，Q總是隨著D狀態(tài)的變化而變換。所以D鎖存器又被稱為“透明鎖存器”。5.1鎖存器S1GEGG24&6Q&D5&G&G13RG1Q……QC10EQQ……C1QQC171D1D1Q0DD11DD7

鎖存器的應(yīng)用——計算機輸出口當(dāng)計算機需要向外部端口輸出數(shù)據(jù)時，首先在數(shù)據(jù)線上給出需要輸出的數(shù)據(jù)，然后給出一個高電平的鎖存脈沖E，該脈沖將數(shù)據(jù)線上的數(shù)據(jù)鎖存到D鎖存器。數(shù)據(jù)總線鎖存脈沖5.1鎖存器5.2觸發(fā)器一、時鐘信號與觸發(fā)器

1.時鐘信號

——跳變沿有效當(dāng)由0跳變成1，稱為上升沿。當(dāng)由1跳變成0，稱為下降沿。上升沿下降沿2.空翻——在一個E周期內(nèi)多于一次的翻轉(zhuǎn)

2E1DQ

有效翻轉(zhuǎn)

空翻只在時鐘信號跳變沿改變狀態(tài)且沒有空翻的記憶元件稱為觸發(fā)器。觸發(fā)器的結(jié)構(gòu)——在鎖存器的基礎(chǔ)上加上適當(dāng)?shù)目刂凭€或控制電路。二、主從RS觸發(fā)器

由兩級門控RS鎖存器串聯(lián)組成。

CP

與CP’互補，使兩個鎖存器輪流工作。1．電路結(jié)構(gòu)CP┌┌QC11SQ1R1SC11R1S1RC1R1CP從鎖存器Q''QQQSCP'主鎖存器5.2觸發(fā)器下降沿觸發(fā)Qn+1RS功能Qn功能表0101置111011010置00001111101××不定0000保持0101012．工作原理主從觸發(fā)器的觸發(fā)翻轉(zhuǎn)分為兩個節(jié)拍：（1）當(dāng)CP＝1時，CP’＝0，“主”動作“從”鎖存（2）當(dāng)CP

時，即CP＝0、CP’＝1。“從”動作“主”鎖存10101005.2觸發(fā)器1SC11R1S1RC1R1CP從鎖存器Q''QQQSCP'主鎖存器RSCP

有效翻轉(zhuǎn)克服空翻的原理：5.2觸發(fā)器&G'CP器G&&G6G'9G1&&&2'鎖鎖G&器主G存存4G3QCPQRQ從&S8Q57G13．觸發(fā)器功能的幾種表示方法

（1）特性方程由功能表畫出卡諾圖得特性方程：Qn+1RS功能Qn功能表0101輸出狀態(tài)同S狀態(tài)11011010輸出狀態(tài)同S狀態(tài)0001111101××不定0000保持0101（約束條件）5.2觸發(fā)器（2）狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖——體現(xiàn)觸發(fā)器從一個狀態(tài)變化到另一個狀態(tài)或保持原狀不變時，對輸入信號的要求。Qn+1RS功能Qn功能表0101輸出狀態(tài)同S狀態(tài)11011010輸出狀態(tài)同S狀態(tài)0001111101××不定0000保持01015.2觸發(fā)器

（3）驅(qū)動表

驅(qū)動表是用表格的方式表示觸發(fā)器從一個狀態(tài)變化到另一個狀態(tài)或保持原狀態(tài)不變時，對輸入信號的要求。Qn+1RS功能Qn功能表0101輸出狀態(tài)同S狀態(tài)11011010輸出狀態(tài)同S狀態(tài)0001111101××不定0000保持010100011011Qn→Qn+1×001100×RS

RS觸發(fā)器的驅(qū)動表

5.2觸發(fā)器三、主從JK觸發(fā)器RS觸發(fā)器的缺點：使用時有約束條件1．電路結(jié)構(gòu)S=JQR=KQ1SC11R1S1RC1K'CP1CPQ''QQQ&&J1G2G1SC11R1S1RC1R1CP從鎖存器Q''QQQSCP'主鎖存器2．工作原理Qn+1JK功能QnJK觸發(fā)器功能表0101輸出狀態(tài)同J狀態(tài)00011010輸出狀態(tài)同J狀態(tài)1101111101100000Qn＋1=Qn0101Qn＋1=Qn11100110101010CPQ1J1KQC1┌┌5.2觸發(fā)器1SC11R1S1RC1K'CP1CPQ''QQQ&&J1G2G3．JK觸發(fā)器邏輯功能的幾種表示方法(1）功能表：（2）特性方程：Qn+1JK功能QnJK觸發(fā)器功能表0101輸出狀態(tài)同J狀態(tài)00011010輸出狀態(tài)同J狀態(tài)1101111101100000Qn＋1=Qn0101Qn＋1=Qn5.2觸發(fā)器（3）狀態(tài)轉(zhuǎn)換圖（4）驅(qū)動表00011011Qn→Qn+10×1××1×0JK

JK觸發(fā)器的驅(qū)動表

Qn+1JK功能QnJK觸發(fā)器功能表0101輸出狀態(tài)同J狀態(tài)00011010輸出狀態(tài)同J狀態(tài)1101111101100000保持0101Qn=Qn5.2觸發(fā)器例5.2.1已知主從JK觸發(fā)器J、K的波形如圖所示，畫出輸出Q的波形圖（設(shè)初始狀態(tài)為0）。在畫主從觸發(fā)器的波形圖時，應(yīng)注意以下兩點：（1）觸發(fā)器的觸發(fā)翻轉(zhuǎn)發(fā)生在時鐘脈沖的觸發(fā)沿（這里是下降沿）61KCPJ5423（2）判斷觸發(fā)器次態(tài)的依據(jù)是時鐘脈沖下降沿前一瞬間輸入端的狀態(tài)。（5）波形圖5.2觸發(fā)器4．主從T觸發(fā)器和T’觸發(fā)器將JK觸發(fā)器的J和K相連作為T輸入端就構(gòu)成了T觸發(fā)器。T觸發(fā)器特性方程：00011011T

Qn0110Qn+1功能

T觸發(fā)器的功能表

Qn+1=QnQn+1=Qn5.2觸發(fā)器1JQCPC1┌Q┌1KTQ┌┌QC11T

當(dāng)T觸發(fā)器的輸入端為T=1時，稱為T’觸發(fā)器。T’觸發(fā)器的特性方程：計數(shù)狀態(tài)CPQ5.2觸發(fā)器1CPQ┌┌QC11T5．主從JK觸發(fā)器存在的問題——一次變化現(xiàn)象例5.2.2

已知主從JK觸發(fā)器J、K的波形如圖所示，畫出輸出Q的波形圖（設(shè)初始狀態(tài)為0）。0110011101010011005.2觸發(fā)器1SC11R1S1RC1K'CP1CPQ''QQQ&&J1G2G由此看出，主從JK觸發(fā)器在CP=1期間，主觸發(fā)器只變化（翻轉(zhuǎn)）一次，這種現(xiàn)象稱為一次變化現(xiàn)象。四、維持——阻塞邊沿D觸發(fā)器1．D觸發(fā)器的邏輯功能D觸發(fā)器的特性方程為：Qn+1=D0011D0101Qn0011Qn+1輸出狀態(tài)同D狀態(tài)

功能D觸發(fā)器的功能表5.2觸發(fā)器D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖：00011011Qn→Qn+10101D

D觸發(fā)器的驅(qū)動表

0011D0101Qn0011Qn+1輸出狀態(tài)同D狀態(tài)

功能D觸發(fā)器的功能表5.2觸發(fā)器2．維持—阻塞邊沿D觸發(fā)器的結(jié)構(gòu)及工作原理（1）D鎖存器：缺點：有空翻現(xiàn)象。設(shè)：D=111010設(shè)：D=0010105.2觸發(fā)器S1GEGG24&6Q&D5&G&G13RG1Q（2）用“維持—阻塞”結(jié)構(gòu)克服空翻0011001①置0。設(shè)：D=0L3稱為置0維持線。01

在原電路的基礎(chǔ)上引入三根反饋線。5.2觸發(fā)器S1GCPGG24&6Q&D5&G&G13RG1Q3L11001101②置1。設(shè)：D=100L1稱為置1維持線。L2稱為置0阻塞線。

引入了維持線和阻塞線后，使觸發(fā)器克服了空翻。觸發(fā)器在CP上升沿觸發(fā)翻轉(zhuǎn)，并且，CP上升沿前一瞬間的D信號決定輸出狀態(tài)（具有邊沿觸發(fā)的特點）。（2）用“維持—阻塞”結(jié)構(gòu)克服空翻5.2觸發(fā)器S1GCPGG24&6Q&D5&G&G13RG1Q3LL1L2例5.2.3已知維持—阻塞D觸發(fā)器的輸入波形，畫出輸出波形圖。解：在波形圖時，應(yīng)注意以下兩點：（1）觸發(fā)器的觸發(fā)翻轉(zhuǎn)時刻發(fā)生在CP的上升沿。（2）判斷觸發(fā)器次態(tài)的依據(jù)是CP上升沿前一瞬間輸入端D的狀態(tài)。5.2觸發(fā)器（3）觸發(fā)器的直接置0和置1端

RD和SD不受CP和D信號的影響，具有最高的優(yōu)先級。RDSDQn+100不定01010111棄權(quán)

RD——直接置0端，低電平有效

SD——直接置1端；低電平有效。5.2觸發(fā)器S1GCPGG24&6Q&D5&G&G13RG1Q3LL1L2SDRDC1SQQR1D∧DRDS五、CMOS主從結(jié)構(gòu)的邊沿觸發(fā)器1．電路結(jié)構(gòu):由CMOS邏輯門和CMOS傳輸門組成5.2觸發(fā)器TG1TG2TG3TG41G2G3G4GCPCPCPCPCPCPCPCP''主鎖存器從鎖存器1111DQQQQ2．工作原理（1）當(dāng)CP＝1時，TG1開通，TG2關(guān)閉。主觸發(fā)器接收D信號。同時，TG3關(guān)閉，TG4開通，從觸發(fā)器保持原狀態(tài)不變。（2）當(dāng)CP由1變?yōu)?時，TG1關(guān)閉，TG2開通，主觸發(fā)器自保持。同時，TG3開通，TG4關(guān)閉，從觸發(fā)器接收主觸發(fā)器的狀態(tài)。設(shè)：D=1（原狀態(tài)Qn=0）011101011001觸發(fā)器的觸發(fā)翻轉(zhuǎn)分為兩個節(jié)拍：特點：CP下降沿觸發(fā)翻轉(zhuǎn)，次態(tài)取決于下降沿前一瞬間的輸入D。5.2觸發(fā)器TG1TG2TG3TG41G2G3G4GCPCPCPCPCPCPCPCP''主鎖存器從鎖存器1111DQQQQ3．帶有RD端和SD端的

CMOS觸發(fā)器RDSDQn+100棄權(quán)01110011不允許1001010110005.2觸發(fā)器QCPD1GQ≥141TGQ'GGCP2CPCP34TGQCPTG'CP3G2CPCPTG≥1≥1≥1SDDRC1QQ1D∧RSSDRD5.3集成鎖存器與觸發(fā)器一、集成觸發(fā)器舉例1．TTL主從JK觸發(fā)器74LS72

特點：（1）有3個J端和3個K端，它們之間是與邏輯關(guān)系。（2）帶有直接置0端RD和直接置1端SD，都為低電平有效，不用時應(yīng)接高電平。（3）為主從型結(jié)構(gòu)，CP下跳沿觸發(fā)。RJD2K&11&CPR3S2KKD3┌QJJSQ┌1KC11J74LS723DVccQJ25GNDJ1R62J3471KSK13CP2K11D112NC93Q101482．高速CMOS邊沿D觸發(fā)器74HC74特點：（1）單輸入端的雙D觸發(fā)器。（2）它們都帶有直接置0端RD和直接置1端SD，為低電平有效。（3）為邊沿觸發(fā)器，CP上升沿觸發(fā)。5.3集成觸發(fā)器與鎖存器D2CP∧1Q2Q1QSC12QR1D2R2SD2DD1D1S1CPD1R11562RVcc2DD1DGND1342CPR1474HC74122Q1CP2SD1Q92D2Q1S1D10731Q81二、觸發(fā)器功能的轉(zhuǎn)換1.用JK觸發(fā)器轉(zhuǎn)換成其他功能的觸發(fā)器（1）JK→D分別寫出JK觸發(fā)器和D觸發(fā)器的特性方程比較得：畫出邏輯圖：1J1KC1┌┌CPDQQ15.3集成觸發(fā)器與鎖存器（2）JK→T寫出JK觸發(fā)器和T觸發(fā)器的特性方程：比較得：J=T，K=T。令T=1（J=K=1)，即可得T’觸發(fā)器（3）JK→T’┌1JC11K┌CPTQQC1┌1KCP┌1J1QQ5.3集成觸發(fā)器與鎖存器2．用D觸發(fā)器轉(zhuǎn)換成其他功能的觸發(fā)器（1）D→JK比較得：

畫出邏輯圖。

寫出D觸發(fā)器和JK觸發(fā)器的特性方程：

C11D∧≥1&&1CPQQJK5.3集成觸發(fā)器與鎖存器（2）D→T（3）D→T’1DC1∧=1CPQQTC1∧1DCPQQ5.3集成觸發(fā)器與鎖存器三、鎖存器與觸發(fā)器應(yīng)用舉例例5.3.1防止產(chǎn)生不完整的時鐘脈沖。

1.觸發(fā)器的同步作用L&BA手動開關(guān)時鐘脈沖不完整脈沖ABL1D∧C1A手動開關(guān)L&QB時鐘脈沖ALBQt12t完整脈沖5.3集成觸發(fā)器與鎖存器2.鎖存器與觸發(fā)器的“記憶”作用

例5.3.2

設(shè)計一個3人搶答電路。3人A、B、C各控制一個按鍵開關(guān)KA、KB、KC和三個發(fā)光二極管DA、DB、DC。誰先按下開關(guān)，誰的發(fā)光二極管亮，同時使其他人的搶答信號無效。5.3集成觸發(fā)器與鎖存器&AOAG&VOBCGG&BOCVVCARB+VccRRA+5VB330ΩK330ΩCDACBDKD330ΩKKA10

利用觸發(fā)器的“記憶”作用，使搶答電路工作更可靠、穩(wěn)定。5.3集成觸發(fā)器與鎖存器RKRQRQRQ+VccDADBDC330Ω330Ω330ΩGAGBGCOAOBOC&&&KARSKBRSKCRSRRR+5VBCAFFAFFBFFCUUUQQQ5.4鎖存器與觸發(fā)器的VHDL描述1.鎖存器的描述（1）基本鎖存器LIBRARYieee;USEieee.std_logic_1164.ALL;ENTITYrsscISPORT(s，r:INbit;q，qn:BUFFERbit);--q、qn既是輸出端口又可以被實體再輸入

ENDrssc;ARCHITECTUREex15OFrsscISBEGINq<=（NOTs）OR（NOTqn）;qn<=（NOTr）OR（NOTq）;ENDex15;要將Q和這兩個量定義為BUFFER類型。&&GG12RSQQLIBRARYieee;USEieee.std_logic_1164.ALL;ENTITYdffISPORT(e，d:INstd_logic;q，qn:OUTstd_logic);ENDdff;ARCHITECTUREex16OFdffISBEGINPROCESS(e，d)--定義e、d為進(jìn)程中的敏感信號

BEGINIFe='1'THEN--e高電平有效q<=d;ENDIF;qn<=NOTq;ENDPROCESS;ENDex16;（2）門控D鎖存器5.4鎖存器與觸發(fā)器的VHDL描述2.觸發(fā)器的描述

應(yīng)把觸發(fā)器放在進(jìn)程中描述并把CP定義為進(jìn)程語句中的敏感信號，因為在進(jìn)程中只有敏感信號發(fā)生變化時，才能啟動進(jìn)程的執(zhí)行。然后用下列的語句說明CP的跳變沿：

CP'EVENTANDCP='1'（CP上升沿）；

CP'EVENTANDCP='0'（CP下降沿）；5.4鎖存器與觸發(fā)器的VHDL描述1．帶有直接置1端sd和直接置0端rd的上升沿觸發(fā)的D觸發(fā)器LIBRARYieee;USEieee.std_logic_1164.ALL;ENTITYdff1ISPORT(cp，d，rd，sd:INstd_logic;q，qn:OUTstd_logic);ENDdff1;ARCHITECTUREex17OFdff1ISSIGNALqq：std_logic；--定義qq為中間信號

BEGINPROCESS(cp，rd，sd)--定義cp、rd、sd為進(jìn)程中的敏感信號

BEGINIFsd='0'THENqq<='1'；--sd=0時，觸發(fā)器置1ELSIFrd=‘0’THENqq<=‘0’；--rd=0時，觸發(fā)器置0ELSIFcp'eventANDcp='1'--cp上升沿到來時執(zhí)行下面程序

THENqq<=d;ENDIF;q<=qq;--將中間信號的數(shù)據(jù)向端口輸出