第十二章隔離

引言隔離是集成電路設(shè)計(jì)和生產(chǎn)中必須解決的問(wèn)題。因?yàn)榘雽?dǎo)體集成電路是在同一塊半導(dǎo)體硅片上，通過(guò)平面工藝技術(shù)制造許多元件和器件（如電阻、電容、二極管、三極管等），并按需要將它們連接在一起，形成具有一定功能的電路。這些元件和器件所處的電位不同，相互之間必須絕緣隔離，否則半導(dǎo)體本身的電導(dǎo)將這些元件相互連通，就不可能在一個(gè)單晶片上制作集成電路。為此，必須設(shè)法使它們?cè)陔娦阅芊矫娓綦x開(kāi)來(lái)，這就是隔離工藝所要達(dá)到的目的。隨著集成電路的發(fā)展，隔離工藝不但成為提高集成度的關(guān)鍵，而且還直接影響電路的性能，因此隔離工藝的改進(jìn)，成為半導(dǎo)體集成技術(shù)的重要課題之一，它基本上可分為三類：（1）pn結(jié)隔離。（2）介質(zhì)隔離。（3）pn結(jié)-介質(zhì)混合隔離。下面作一些簡(jiǎn)單的介紹。12-1pn結(jié)隔離一、pn結(jié)隔離的原理pn結(jié)隔離是集成電路生產(chǎn)中比較常用的方法，特別是在一些無(wú)特殊要求的小規(guī)模集成電路中。它是利用pn結(jié)反向偏置時(shí)呈高電阻性，來(lái)達(dá)到各元件互相絕緣隔離的目的。實(shí)現(xiàn)隔離有多種方法，但用得最多的還是一次外延、二次擴(kuò)散pn結(jié)隔離工藝，簡(jiǎn)稱標(biāo)準(zhǔn)pn結(jié)隔離或pn結(jié)隔離。1.基本原理由圖上看出兩個(gè)n區(qū)被兩個(gè)背靠背的二極管隔離開(kāi)。2.工藝中的幾個(gè)問(wèn)題pn結(jié)隔離工藝流程如下圖所示（1）襯底材料的選擇為了實(shí)現(xiàn)pn結(jié)隔離，襯底材料必須選用p型單晶，以便和n型外延層之間形成pn結(jié)。這一pn結(jié)擊穿電壓的大小主要取決于襯底電阻率的高低。從提高擊穿電壓和減小隔離結(jié)寄生電容考慮，襯底的電阻率高一點(diǎn)好。但選得過(guò)高，在長(zhǎng)時(shí)間的隔離擴(kuò)散中，會(huì)增加外延層向襯底的推移，使隔離時(shí)間加長(zhǎng)。同時(shí)高阻的單晶較貴，因此電阻率不能取得太高，在一般電路中為8到13歐姆厘米。為了得到平坦均勻的擴(kuò)散結(jié)面，還應(yīng)選用＜111＞晶向的硅單晶。厚度一般為300到350微米，應(yīng)選用位錯(cuò)密度較低（一般應(yīng)小于3000個(gè)/平方厘米），有害雜質(zhì)少的硅單晶片。（2）隱埋層擴(kuò)散雜質(zhì)源的選擇為了降低集電極串聯(lián)電阻，在集成電路中必須引入隱埋層，即在集電區(qū)外延層下面隱埋一層低電阻率的薄層，以減小集電極的體電阻，降低飽和壓降，同時(shí)要求隱埋層在以后的熱處理過(guò)程中盡量減少推移，以免使集電結(jié)擊穿電壓下降。因此應(yīng)選擇在硅中的固溶度大，而擴(kuò)散系數(shù)小的雜質(zhì)為擴(kuò)散源。根據(jù)以上分析，最好的雜質(zhì)源應(yīng)該是砷，但是砷的劇毒性妨礙了砷的廣泛使用，為此歷史上采用銻源較多?，F(xiàn)在采用摻砷二氧化硅乳膠源已逐漸較多。（3）外延層電阻率的選擇外延層質(zhì)量的好壞，對(duì)器件性能及隔離性能都有影響。外延層電阻率越高，晶體管集電結(jié)電容及隔離寄生電容就越小，并且集電結(jié)擊穿電壓也越高。由此，應(yīng)取較高的電阻率。但從降低晶體管的飽和壓降考慮，要求外延層電阻率取得低些好。從隔離工藝本身來(lái)講，希望外延層電阻率高一些，以減少外延層的推移深度，從而縮短隔離擴(kuò)散的時(shí)間。因此應(yīng)兼顧各項(xiàng)要求，進(jìn)行合理地選擇。對(duì)于數(shù)字電路，一般選用電阻率為0.3到0.5歐姆厘米。（4）隔離擴(kuò)散深度的考慮隔離擴(kuò)散的目的，是將高濃度的p型雜質(zhì)有選擇地穿透外延層，并與p型襯底連通，使外延層有目的地分隔開(kāi)。由此看來(lái)，隔離擴(kuò)散深度只要超過(guò)外延層厚度就可以了，但這僅是理想的估計(jì)。實(shí)際上，隔離擴(kuò)散時(shí)，硅片要經(jīng)過(guò)長(zhǎng)時(shí)間的高溫處理（1200度；4小時(shí)左右），n型外延層中的雜質(zhì)磷將向襯底擴(kuò)散，使p型襯底的一部分轉(zhuǎn)變?yōu)閚型，即外延層向襯底推移。通常把它叫做外延層的反擴(kuò)散（見(jiàn)下圖）。外延層的反擴(kuò)散，相當(dāng)于外延層加厚。所以考慮隔離擴(kuò)散深度時(shí)，必須把外延層推移深度計(jì)算在內(nèi)，即隔離擴(kuò)散的深度應(yīng)大于外延層厚度與外延層推移深度之和。外延層推移深度可由下式計(jì)算出來(lái)。式中為p型襯底雜質(zhì)濃度

為外延層推移深度

為外延層雜質(zhì)濃度當(dāng)隔離擴(kuò)散溫度為1200度時(shí)，磷的擴(kuò)散系數(shù)為。若隔離擴(kuò)散的時(shí)間為4小時(shí)，外延層的電阻率為襯底電阻率為，代入上式得如果外延層厚度為9微米，則隔離擴(kuò)散深度應(yīng)取12.4微米。（5）外延層厚度的考慮從隔離工藝考慮，減小外延層厚度可以減小隔離區(qū)的尺寸，從而減小隔離寄生電容，縮短隔離擴(kuò)散所需時(shí)間。但外延層的厚度不可能很薄，它受到以下因素的限制：1.它要大于硼擴(kuò)散基區(qū)結(jié)深與集電極反向勢(shì)壘寬度之和。一般電路中為2.5到3.0微米。2.隱埋層的反擴(kuò)散。隱埋層表面濃度很高（約），在各次氧化及擴(kuò)散等高溫?zé)崽幚磉^(guò)程中，隱埋層也將向四周擴(kuò)散。埋層反擴(kuò)散的結(jié)果，使外延層雜質(zhì)濃度增大。如果這個(gè)區(qū)域推移到了基區(qū)邊緣，就會(huì)大大降低bc結(jié)的擊穿電壓。在各次氧化和擴(kuò)散中，以隔離擴(kuò)散的溫度最高，時(shí)間最長(zhǎng)，因此，隱埋層向外延層中推移的深度基本上取決于隔離擴(kuò)散，仍可采用外延層向襯底推移深度的計(jì)算方法。例如，當(dāng)隱埋層表面濃度為，外延層電阻率為

隔離擴(kuò)散溫度為1200度，時(shí)間為4小時(shí)，經(jīng)計(jì)算得出隱埋層向外延層推移深度近似為3.7微米。3.氧化使硅片厚度減薄。在隔離擴(kuò)散氧化和基區(qū)擴(kuò)散氧化時(shí)，硅的一部分轉(zhuǎn)變?yōu)槎趸瑁构杵穸葴p小。隔離擴(kuò)散的氧化層厚度約為1.2微米，基區(qū)擴(kuò)散的氧化層厚度約為0.5微米，共計(jì)1.7微米。已知生長(zhǎng)單位體積的二氧化硅需要消耗0.45體積的硅，因此，硅片減薄的厚度為0.8微米。綜上所述，外延層厚度應(yīng)該大于上述三部分之和，在數(shù)字電路中外延層厚度一般選取7到9微米。（1）外延層電阻率太低，因而造成外延層向襯底推移深度較多。（2）外延層較厚。（3）隔離區(qū)上有二氧化硅或系統(tǒng)漏氣，雜質(zhì)不能很好地?cái)U(kuò)入硅片。擴(kuò)不透的原因有以下幾點(diǎn)

二、幾種常見(jiàn)的pn結(jié)隔離特性的分析

pn結(jié)隔離特性可以用伏-安特性顯示儀進(jìn)行檢查。三、pn結(jié)隔離的優(yōu)缺點(diǎn)

pn結(jié)隔離工藝的優(yōu)點(diǎn)是方法簡(jiǎn)單，易于制造，無(wú)須特殊技術(shù)和制造設(shè)備，成本低而同時(shí)能基本上滿足電路的性能要求，因此，成為集成電路生產(chǎn)中應(yīng)用較多的隔離技術(shù)，特別是在早期階段和一般無(wú)特殊要求的民用中小電路中。然而pn結(jié)隔離也存在許多不足之處：（1）隔離性能不夠理想，一般漏電流為毫微安數(shù)量級(jí)，耐壓在幾十伏左右，很難作得更高，這是pn結(jié)本身決定的（2）隔離引起寄生效應(yīng)。由于pn結(jié)具有電容效應(yīng)，因此，pn結(jié)隔離后使得晶體管的集電極和襯底之間，以及集電區(qū)周圍與p型隔離墻之間有電容耦合，隨著頻率的升高，其耦合作用增強(qiáng)。因此，在高頻放大器和高速數(shù)字電路中，這種隔離方法就不適用了。（3）考慮到隔離擴(kuò)散時(shí)的橫向擴(kuò)散，耗盡層以及套準(zhǔn)誤差等，隔離墻和元件之間要有一定的距離，在一個(gè)晶體管的隔離島中，晶體管本身的面積只占30%到40%，對(duì)提高集成度十分不利。（4）pn結(jié)隔離的抗輻射能力差，受溫度影響大。為此，人們對(duì)標(biāo)準(zhǔn)pn結(jié)隔離進(jìn)行了適當(dāng)?shù)馗倪M(jìn)，產(chǎn)生了一些新的隔離技術(shù)，如對(duì)通隔離、三次掩膜隔離、集電極擴(kuò)散隔離等。12-2介質(zhì)隔離介質(zhì)隔離就是把包圍隔離島的反向pn結(jié)用絕緣性能良好的介電材料來(lái)代替。它主要用于對(duì)隔離性能有特殊要求的高頻線性放大集成電路和超高速數(shù)字集成電路中。絕緣介質(zhì)可以是二氧化硅、氮化硅等。二氧化硅是目前最常用的一種介質(zhì)。一、二氧化硅介質(zhì)隔離1.基本原理與工藝制作二氧化硅介質(zhì)隔離的方法很多，最常用的是反外延二氧化硅介質(zhì)隔離。這種隔離是在多晶硅的襯底上形成若干個(gè)外面包有一層二氧化硅的n型單晶島，然后把電路的元件制作在這些單晶島上，從而實(shí)現(xiàn)了隔離。二氧化硅介質(zhì)隔離工藝流程如下：（1）n型硅單晶的選擇單晶材料電阻率、晶向、位錯(cuò)、少子壽命的選擇都應(yīng)根據(jù)電路元件的電參數(shù)來(lái)決定。對(duì)于數(shù)字電路，其參數(shù)和pn結(jié)隔離中外延層的要求類同。單晶片厚度由腐蝕刻槽深度決定，要求刻槽后硅片最薄的地方厚度不小于200微米，以保證硅片的機(jī)械強(qiáng)度，因此硅片厚度約300微米。為保證顯示圖形的一致性，把單晶片按小于10微米的誤差分擋。（2）氧化單晶片經(jīng)研磨、拋光后，用熱氧化法生長(zhǎng)1至2微米厚的氧化層，作為以后選擇刻槽的掩蔽物。（3）隔離區(qū)光刻光刻隔離區(qū)工藝與一般光刻二氧化硅工藝基本相同，但由于隔離區(qū)氧化層較厚，而且面積也較大，所以針孔比一般光刻嚴(yán)重，成為影響成品率的主要因素。為此，采用鋁層和氧化層兩層作為保護(hù)膜來(lái)刻槽。（4）刻槽光刻后，用化學(xué)腐蝕法在硅片表面腐蝕出一定的槽溝。常用的腐蝕液由濃硝酸（濃度為90%以上的發(fā)煙硝酸）與氫氟酸（濃度為42%）按體積比5:1配制而成?？滩凵疃萪的確定原則如下，式中隱埋層（）的擴(kuò)散深度，一般為4微米左右；在各道工藝中熱處理過(guò)程中隱埋層的推移距離，約為4到5微米；

最終留下的n型單晶的厚度，晶體管就制作在它上面。單晶層的厚薄直接影響了管子的飽和壓降和成品率。在基本上滿足電學(xué)性能的前提下，可以取得厚一些，這樣可放寬對(duì)硅片平整性和刻槽深度均勻性的要求。對(duì)一般數(shù)字電路，取15到20微米的厚度能基本滿足電參數(shù)和成品率的要求；

研磨單晶顯示圖形時(shí)需要磨去的厚度，約15微米。在生產(chǎn)實(shí)踐中，通?？滩凵疃葹?0微米。（5）高濃度埋層擴(kuò)散（也可采用外延生長(zhǎng)法）埋層的厚度為幾微米，電阻率為。

（6）生長(zhǎng)二氧化硅二氧化硅的質(zhì)量是介質(zhì)隔離的關(guān)鍵，要求氧化層結(jié)構(gòu)致密，絕緣性能良好，耐壓在100伏以上。用熱氧化法可以生長(zhǎng)高質(zhì)量的氧化層，但生長(zhǎng)速率低，用外延的方法淀積二氧化硅，其生長(zhǎng)速率高，但質(zhì)量不如熱氧化法。因此，常將兩種方法結(jié)合起來(lái)，先熱氧化生長(zhǎng)一層0.3微米左右的氧化層，再外延生長(zhǎng)一層2到4微米的氧化層。外延生長(zhǎng)二氧化硅是通過(guò)氫氣、四氯化硅和二氧化碳的氣相反應(yīng)生成的，化學(xué)反應(yīng)如下：總反應(yīng)式為

上述反應(yīng)必須在1000至1200度范圍內(nèi)才能進(jìn)行，通常選用1180度。以上（5）、（6）、（7）三步可采用一次連續(xù)外延生長(zhǎng)法。（7）生長(zhǎng)多晶硅要求致密，與二氧化硅有良好的黏附性；有足夠的厚度（約300到400微米）。（8）研磨多晶硅以單晶硅為基準(zhǔn)，將多晶面磨去約100微米左右，余下300微米左右的多晶層，要求多晶面和單晶面相平行。

(9)研磨單晶多晶磨平后,反過(guò)來(lái)再以多晶面為基準(zhǔn)磨單晶(磨去約200微米)直到顯示出隔離槽圖形,然后進(jìn)行拋光,到隔離槽有一定寬度為止.這時(shí),各個(gè)n型隔離島也就形成.介質(zhì)隔離的研磨對(duì)基準(zhǔn)面要求很嚴(yán)格,因而對(duì)原始n型單晶面研磨的要求也很高,要求硅片兩面平行,否則研磨中不易確定基準(zhǔn)面.

下圖就是因?yàn)樵紗尉瑑擅娌黄叫?使得隔離圖形顯示不均勻.2.二氧化硅介質(zhì)隔離的優(yōu)缺點(diǎn)優(yōu)點(diǎn)(1)寄生電容小。例如1微米厚的二氧化硅,其兩側(cè)硅層之間的電容每平方微米僅,比pn結(jié)隔離單位面積的寄生電容小一個(gè)數(shù)量級(jí)。(2)擊穿電壓高、漏電流小。擊穿電壓與二氧化硅的厚度和質(zhì)量有關(guān)，一般可從幾十伏到幾百伏。二氧化硅的電阻率約，因此漏電流?。ㄎ⑽矓?shù)量級(jí)）。（3）容易制造互補(bǔ)電路。在pn結(jié)隔離中研制互補(bǔ)電路比較困難，為了提高npn晶體管的性能，常需摻金，而摻金對(duì)于pnp管的性能不利。在介質(zhì)隔離中，二氧化硅具有阻止金擴(kuò)散的掩蔽作用，所以，可采取選擇擴(kuò)散法，制造出互補(bǔ)的晶體管。（4）抗輻射的能力強(qiáng)。輻射能在pn結(jié)上產(chǎn)生光電流，當(dāng)光電流足夠大時(shí)，能使隔離結(jié)本身參與晶體管工作。而用介質(zhì)隔離，則可避免這種現(xiàn)象。缺點(diǎn)（1）n型單晶層厚度和均勻性不易精確控制。例如對(duì)尺寸小的晶體管，單晶層厚，容易使集電極串聯(lián)電阻增大；單晶層太薄，又可能因晶體管與重?fù)诫s區(qū)相連，使擊穿電壓下降和特性變壞。為了得到電路的最佳性能和較高的成品率，必須把單晶厚度控制在比較小的公差范圍內(nèi)，因此要求原始單晶片兩面平行，而且在研磨過(guò)程中精確控制。這就增加了研磨難度，工藝控制很困難。（2）工藝復(fù)雜，成本高，不易于大量生產(chǎn)。（3）浪費(fèi)半導(dǎo)體材料，原始單晶片有95%以上都磨掉了。（4）芯片占用面積大。由于刻槽腐蝕時(shí)的深度與寬度比約為1:2，這樣隔離槽占去了很大的面積，影響了集成度，難用于大規(guī)模集成電路。由于這些缺點(diǎn)限制了二氧化硅介質(zhì)隔離的廣泛應(yīng)用，目前只有當(dāng)pn結(jié)性能達(dá)不到要求時(shí)，才采用介質(zhì)隔離。近來(lái)，介質(zhì)隔離工藝有了新的突破，即所謂V型槽介質(zhì)隔離。二、V型槽介質(zhì)隔離在二氧化硅介質(zhì)隔離工藝中，采用硝酸-氫氟酸混合液進(jìn)行刻槽，由于在該溶液中的腐蝕速率是各向同性的，造成槽寬幾乎等于槽深的兩倍的結(jié)果，因此硅片的利用面積大大減少。另外，由于隔離槽的尺寸依賴于腐蝕劑的溫度、腐蝕時(shí)間等因素，因此不能精確控制隔離槽的尺寸，造成成品率下降。若采用硅的各向異性腐蝕，進(jìn)行V型刻槽便可克服上述弊病。

在KOH溶液（KOH23.4%，正丙醇13.3%，H2O63.3%，溫度80-82度）中<100>取向的硅要比<111>取向的硅腐蝕速率快30-40倍，取<100>單晶作為襯底，由于垂直方向的腐蝕速度比橫向快得多，結(jié)果形成一個(gè)V形的隔離槽，腐蝕的垂直深度為h與表面槽寬w的關(guān)系

h=(w/2)tg54.7°1.腐蝕V型槽原理2.V型槽二氧化硅介質(zhì)隔離工藝下圖為V型槽二氧化硅介質(zhì)隔離工藝流程。為了獲得良好的V型槽，必須具備適當(dāng)?shù)墓に嚄l件。（1）晶向（2）配方和溫度（3）背面保護(hù)。12-3pn結(jié)-介質(zhì)混合隔離為了適應(yīng)日益發(fā)展的大規(guī)模集成電路的需要，又出現(xiàn)了在pn結(jié)與介質(zhì)隔離工藝基礎(chǔ)上發(fā)展起來(lái)的新型隔離工藝-側(cè)面用介質(zhì)，底面用pn結(jié)的混合式隔離。這種隔離方法比介質(zhì)隔離工藝簡(jiǎn)單，而隔離性能又優(yōu)于pn結(jié)隔離，受到了人們的重視，近年來(lái)發(fā)展很快，尤其是等平面隔離、多孔硅氧化隔離和V型槽隔離等，在大規(guī)模集成電路中是很有前途的。一、等平面隔離1.原理和工藝等平面隔離是利用了氮化硅對(duì)氧原子的掩蔽作用，在局部覆蓋了氮化硅的硅片上進(jìn)行選擇氧化，利用未覆蓋的槽區(qū)生長(zhǎng)絕緣的二氧化硅作為兩相鄰元件的側(cè)壁隔離，底部采用pn結(jié)隔離這就形成了pn結(jié)-介質(zhì)混合隔離。由于二氧化硅的體積為硅的2.2倍，為了使頂部表面保持平整，應(yīng)在氧化前先適當(dāng)?shù)剡M(jìn)行淺腐蝕，然后通過(guò)氧化使槽和島的表面做得一樣平，這就是“等平面”名稱的由來(lái)。2.等平面隔離的優(yōu)缺點(diǎn)等平面隔離的優(yōu)點(diǎn)如下：（1）能顯著減小芯片面積，提高集成度。（2）元件性能得到了改善。由于隔離區(qū)面積大大縮小，就減小了集電極與襯底之間的寄生電容；另外，槽區(qū)充滿二氧化硅可減小島間側(cè)壁電容，從而提高了工作速度。（3）芯片表面平整，有利于金屬化布線，提高了元件的可靠性。等平面隔離滿足了高速、大規(guī)模集成電路對(duì)工藝的要求：高集成度、高成品率、高器件性能和高可靠性，這是一種很有前途的隔離方法。等平面隔離也有不足之處，主要是工藝復(fù)雜，需要薄層外延，還必須采用氮化硅掩蔽實(shí)現(xiàn)選擇氧化。另外，由于長(zhǎng)時(shí)間的高溫氧化，會(huì)使埋層反擴(kuò)散嚴(yán)重，引起器件性能變劣。為此，近來(lái)又發(fā)展了多孔硅氧化隔離。二、多孔硅氧化隔離多孔硅氧化隔離法基本上和等平面法相同，主要是改進(jìn)等平面工藝中的氧化方法。多孔硅氧化隔離技術(shù)又稱“PIOS”技術(shù)，其工作原理如下：將硅片置于氫氟酸溶液中進(jìn)行陽(yáng)極化，在一定條件下（反應(yīng)區(qū)必須有空穴存在，氫氟酸的濃度不能太低），硅將會(huì)被電解液溶化和疏化，陽(yáng)極化后的硅結(jié)構(gòu)是多孔的，因此被稱為多孔硅。

由于多孔硅氧化速率遠(yuǎn)大于一般單晶硅，因此可以先將硅片進(jìn)行有選擇的陽(yáng)極化，然后用普通的熱氧化方法進(jìn)行氧化。硅在濃氫氟酸溶液中將發(fā)生如下反應(yīng)：由