計(jì)算機(jī)系統(tǒng)組成與體系結(jié)構(gòu)

學(xué)習(xí)指南計(jì)算機(jī)系統(tǒng)組成與體系結(jié)構(gòu)

目錄（僅含本課程講授的第3~10章）數(shù)字邏輯基礎(chǔ)（本課程不講，屬于先修課程數(shù)字邏輯教學(xué)內(nèi)容）有限狀態(tài)機(jī)（本課程不講，屬于先修課程數(shù)字邏輯教學(xué)內(nèi)容）指令集結(jié)構(gòu)計(jì)算機(jī)組成寄存器傳輸語言硬布線控制設(shè)計(jì)CPU微序列控制單元設(shè)計(jì)運(yùn)算方法存儲(chǔ)器結(jié)構(gòu)輸入/輸出組成精簡(jiǎn)指令集計(jì)算（本課程不講，屬于高級(jí)專題，研究生階段）介紹并行處理（本課程不講，屬于高級(jí)專題，研究生階段）

第三章-指令集結(jié)構(gòu)本章小結(jié)指令集結(jié)構(gòu)構(gòu)架是微處理器設(shè)計(jì)的第一步，也是最重要的一步。指令集結(jié)構(gòu)清楚說明了我們從外部看見的微處理器。它包括了微處理器可處理的指令集，用戶可訪問的寄存器，及其與存儲(chǔ)器的相互作用。指令集結(jié)構(gòu)并不能說明處理器如何設(shè)計(jì)，正是它必須能夠做到的。本章首先描述了不同級(jí)別的編程語言和將程序轉(zhuǎn)換成對(duì)應(yīng)級(jí)別二進(jìn)制機(jī)器代碼的工具，介紹了不同類型的匯編語言指令和其處理的數(shù)據(jù)格式，然后更詳細(xì)的講解匯編語言指令。這章描述了微處理器可能具有的不同尋址方式和其可能的指令格式。在上述的前提下開始進(jìn)行指令集結(jié)構(gòu)的學(xué)習(xí)較為合適。這一章分析了設(shè)計(jì)一個(gè)微處理器ISA的指令集和寄存器所需要考慮的因素。同時(shí)探討了兩個(gè)微處理器的指令集結(jié)構(gòu)。第一個(gè)是相對(duì)簡(jiǎn)單CPU是為本書教學(xué)輔助設(shè)計(jì)的，它貫穿整個(gè)文本用來闡述計(jì)算機(jī)的設(shè)計(jì)原則；第二個(gè)處理器是實(shí)際存在的8085微處理器的指令集結(jié)構(gòu)，雖然并不比當(dāng)前的微處理器強(qiáng)大，它依舊應(yīng)用于很多不需太多處理能力的程序中，例如Sojourner，1997年探測(cè)火星表面的火星探路者。學(xué)習(xí)目標(biāo)學(xué)習(xí)本章之后，學(xué)生應(yīng)該能夠?qū)π枰瓿山o定任務(wù)的處理器設(shè)計(jì)一個(gè)指令集結(jié)構(gòu)。學(xué)生也應(yīng)該可以基于功能分類指令，正確識(shí)別不同尋址模式并生成有效地址。必備知識(shí)本章依賴于第1章的邏輯組件。該知識(shí)是用于…指令集結(jié)構(gòu)用于第4章的計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)和第6、7章的CPU設(shè)計(jì)。教師點(diǎn)評(píng)1．學(xué)生們通常把ISA比為一個(gè)藍(lán)圖，但這個(gè)比喻有點(diǎn)缺陷。作為一個(gè)替代的類比，考慮建造一個(gè)房子。首先，我們指定連接房間的數(shù)量，以及整個(gè)房子如何連通。這些規(guī)范更類似于指令集體系結(jié)構(gòu)，而不是施工藍(lán)圖。2.從實(shí)際角度上看，Javaapplet只適用于小應(yīng)用程序。Java編譯器允許用戶編寫、編譯和執(zhí)行Java程序編寫的程序，就像其他高級(jí)語言編寫的程序，如C++。這個(gè)角度看只適用于小應(yīng)用程序，而不是獨(dú)立的應(yīng)用程序。3.匯編語言指令的類型是本書自己的分類方式。其他作者有不同，但同樣有效的匯編語言指令分類方法。

第四章-計(jì)算機(jī)組成本章小結(jié)上一章描述的指令集結(jié)構(gòu)，很好的說明了微處理器能做什么，但它幾乎沒有提供任何關(guān)于如何使用微處理器的信息。ISA描述微處理器可以處理的指令，但不涉及處理器如何訪問這些指令。當(dāng)設(shè)計(jì)一個(gè)完整的計(jì)算機(jī)系統(tǒng)，一個(gè)系統(tǒng)設(shè)計(jì)者需要比ISA提供的更多信息。本章提出了基本計(jì)算機(jī)系統(tǒng)的組織。首先概述基本系統(tǒng)組織，包括CPU總線、內(nèi)存子系統(tǒng)和相互通信的I/O子系統(tǒng)。接著，詳細(xì)講解三個(gè)系統(tǒng)組件，描述了每個(gè)組件的功能和組織，及其與其它計(jì)算機(jī)系統(tǒng)的接口。最后它著眼于兩個(gè)計(jì)算機(jī)系統(tǒng)組織。一個(gè)是基于相對(duì)簡(jiǎn)單的CPU，在前面的一章進(jìn)行了介紹。另一個(gè)是真實(shí)世界存在的例子，即基于英特爾8085微處理器的CPU。學(xué)習(xí)目標(biāo)學(xué)習(xí)本章之后，學(xué)生應(yīng)該能夠設(shè)計(jì)一個(gè)簡(jiǎn)單的計(jì)算機(jī)系統(tǒng)，包括它的內(nèi)存和I/O子系統(tǒng)。他們應(yīng)該能夠區(qū)分不同類型的內(nèi)存芯片，和不同類型的I/O接口。必備知識(shí)本章依賴于第1章的邏輯組件，第3章的指令集結(jié)構(gòu)。該知識(shí)是用于…計(jì)算機(jī)組成貫穿于本書的余下部分，第5、6、7、8、9、10、11和12章。教師點(diǎn)評(píng)1.這一章提出的簡(jiǎn)單組成應(yīng)用于許多系統(tǒng)，特別是那些需要控制飛家用電器。然而，計(jì)算機(jī)系統(tǒng)是學(xué)生最熟悉的，個(gè)人計(jì)算機(jī)和工作站則相對(duì)更復(fù)雜。DMA、中斷和其他功能并未在本章中討論。2.本章的CPU組成排除了現(xiàn)代CPU中流水線、中斷和其他特性。這些內(nèi)容稍后再進(jìn)行討論。3.在I/O子系統(tǒng)只涉及同步I/O端口。異步I/O端口在后面進(jìn)行介紹。4.開發(fā)了相對(duì)簡(jiǎn)單計(jì)算機(jī)的一個(gè)模擬器。如需可見拓展資源。

第五章-寄存器傳輸語言本章小結(jié)微操作是大多數(shù)順序數(shù)字系統(tǒng)的基礎(chǔ)。與匯編語言指令指定的操作不同，微操作指定更簡(jiǎn)單的行為。設(shè)計(jì)者使用硬件描述語言(HDL)來指定符合系統(tǒng)要求飛微操作條件和轉(zhuǎn)移。本章將討論一個(gè)稱為寄存器傳輸語言（RTL）的簡(jiǎn)單硬件描述語言。RTL更像是一種偽語言，它是缺乏正式結(jié)構(gòu)的傳統(tǒng)HDLs。它可以用來指定一個(gè)系統(tǒng)的邏輯，但直接翻譯成硬件會(huì)產(chǎn)生歧義。這一章首先解釋了如何指定使用RTL的順序系統(tǒng)，然后如何轉(zhuǎn)換到數(shù)字RTL規(guī)范設(shè)計(jì)。作為一個(gè)真正世界的例子，這一章介紹了硬件描述語言(VHDL)，一個(gè)更嚴(yán)格的HDL。這是一個(gè)幾乎用于所有CAD程序公認(rèn)的標(biāo)準(zhǔn)，不像RTL，它可以同時(shí)完成一個(gè)系統(tǒng)邏輯與實(shí)現(xiàn)。學(xué)習(xí)目標(biāo)學(xué)習(xí)本章之后，對(duì)于給定問題的陳述，學(xué)生應(yīng)該能夠開發(fā)一個(gè)RTL規(guī)范，并在硬件上實(shí)現(xiàn)RTL規(guī)格。學(xué)生也應(yīng)該能夠進(jìn)行簡(jiǎn)單VHDL開發(fā)設(shè)計(jì)。必備知識(shí)本章依賴于第1章的邏輯組件。設(shè)計(jì)樣例依賴于第2章的有限狀態(tài)機(jī)。該知識(shí)是用于…RTL用于第6、7、8章的CPU設(shè)計(jì)和計(jì)算機(jī)運(yùn)算電路。教師點(diǎn)評(píng)1.RTL并非最優(yōu)的硬件描述語言。它的模棱兩可容易使數(shù)字設(shè)計(jì)者混淆。如果把它作為計(jì)算機(jī)輔助設(shè)計(jì)工具是完全不合適的。然而通過書本呈現(xiàn)設(shè)計(jì)而言，它足夠簡(jiǎn)單。我覺得簡(jiǎn)單的RTL，與硬件描述語言(VHDL)相反，使學(xué)生更容易理解本書后面提到的設(shè)計(jì)。2.學(xué)生往往忽略了這一點(diǎn)，RTL僅指定了一個(gè)系統(tǒng)的功能，而不是它的實(shí)現(xiàn)。3.如果有開設(shè)Verilog課程，教師可以用等效的Verilog取代與硬件描述語言(VHDL)。

第六章-硬布線控制設(shè)計(jì)CPU本章小結(jié)在之前的章節(jié)中，我們從程序員(指令集結(jié)構(gòu))和系統(tǒng)設(shè)計(jì)師(計(jì)算機(jī)組織)的角度看待CPU。本章從計(jì)算機(jī)架構(gòu)師的角度出發(fā)，詳細(xì)說明硬連接控制單元設(shè)計(jì)CPU的過程。一個(gè)CPU包含三個(gè)主要部分：寄存器部分，包括CPU的ISA的寄存器以及不直接提供給程序員的其他寄存器；ALU部分；控制單元。RTL代碼的微操作通過寄存器部分和ALU執(zhí)行功能。這些微操作是用來設(shè)計(jì)寄存器部分的數(shù)據(jù)通路，包括直接連接和總線及每個(gè)寄存器的功能。微操作也指定ALU的功能。ALU必須在一個(gè)時(shí)鐘周期執(zhí)行所有計(jì)算，因此它只使用組合邏輯構(gòu)造。每個(gè)微操作的執(zhí)行條件由控制單元設(shè)計(jì)控制?？刂茊卧a(chǎn)生寄存器部分的裝載、增一和清零的控制信號(hào)。控制單元也使控制CPU的內(nèi)部總線緩沖區(qū)有效。ALU執(zhí)行的功能是由控制單元指定的。通過控制信號(hào)正確順序輸出，控制單元使CPU正確取指、譯碼和執(zhí)行指令集的每條指令。為了設(shè)計(jì)一個(gè)CPU，設(shè)計(jì)者首先設(shè)計(jì)指令集結(jié)構(gòu)，包括指令集和內(nèi)部寄存器，接著創(chuàng)建一個(gè)需進(jìn)行取指、譯碼和執(zhí)行指令集中每條指令的微操作的有限狀態(tài)機(jī)模型。然后制定這個(gè)狀態(tài)機(jī)的RTL規(guī)范。本章給出了兩個(gè)簡(jiǎn)單CPU的完整的設(shè)計(jì)，并分析了他們的缺點(diǎn)。作為一個(gè)真實(shí)世界的例子，本章考察了曾在第三章介紹其指令集結(jié)構(gòu)的英特爾8085內(nèi)部架構(gòu)。學(xué)習(xí)目標(biāo)學(xué)習(xí)本章之后，學(xué)生應(yīng)該能夠根據(jù)CPU的指令集架構(gòu)開發(fā)RTL規(guī)范，并在硬件上完成該RTL，從而實(shí)現(xiàn)CPU。必備知識(shí)本章依賴于第1章的邏輯組件?？刂茊卧脑O(shè)計(jì)與第2章的有限狀態(tài)機(jī)關(guān)系密切。第3章的指令集結(jié)構(gòu)，第4章的計(jì)算機(jī)組成和第5章的RTL，也都是本章CPU設(shè)計(jì)所需的。該知識(shí)是用于…CPU設(shè)計(jì)用于第7章的微代碼控制單元的CPU設(shè)計(jì)。它也可以用于第9章內(nèi)存管理單元，第10章的DMA和中斷，第11章的RISC處理器的內(nèi)部構(gòu)架。教師點(diǎn)評(píng)1.當(dāng)設(shè)計(jì)一個(gè)CPU時(shí)，我們首先基于CPU執(zhí)行任務(wù)開發(fā)一個(gè)規(guī)范。任務(wù)決定CPU的指令集結(jié)構(gòu)設(shè)計(jì)。從ISA角度，設(shè)計(jì)者開發(fā)一個(gè)RTL規(guī)范，然后用數(shù)字電路來實(shí)現(xiàn)CPU設(shè)計(jì)。2.硬布線控制單元隨著ISA規(guī)模的增大變得越來越復(fù)雜。所以他們一般不用于過于強(qiáng)大的CPU，例如奔騰系列。3.學(xué)生需要充分理解非常簡(jiǎn)單CPU是如何工作，否則他們無法了解相對(duì)簡(jiǎn)單CPU的功能。4.這一章的最后三個(gè)問題可以作為輔助設(shè)計(jì)示例課堂演示。這些問題在解決方案手冊(cè)中有詳細(xì)設(shè)計(jì)。5.提供一個(gè)相對(duì)簡(jiǎn)單CPU模擬器。如需可見拓展資源。6.第10章的中斷和DMA，及第11章的指令流水線，在本章有所提及沒有丟失其連續(xù)性。

第七章-微序列器控制單元設(shè)計(jì)本章小結(jié)微序列器是微處理器中控制單元的一種。不像前一章介紹的用邏輯門產(chǎn)生控制信號(hào)的硬布線控制單元，微序列器在查詢ROM中存儲(chǔ)控制信號(hào)?？刂茊卧ㄟ^查詢ROM讀取數(shù)據(jù)輸出控制信號(hào)。不管使用哪種控制單元類型，CPU的其余部分設(shè)計(jì)與前一章相同。本章首先介紹了微序列器的基本結(jié)構(gòu)，它是如何根據(jù)所需的微操作產(chǎn)生控制信號(hào)，以及它如何產(chǎn)生正確序列輸出這些信號(hào)。它描述了將存儲(chǔ)控制信號(hào)值存到微代碼內(nèi)存中的三個(gè)主要方法。然后，本章提出非常簡(jiǎn)單的CPU和相對(duì)簡(jiǎn)單的CPU微代碼控制單元設(shè)計(jì)。接著，本章探討在不減少處理器功能的情況下如何減少微代碼數(shù)，并把微序列控制和硬布線控制作比較，討論各自的優(yōu)缺點(diǎn)。作為一個(gè)真實(shí)世界的例子，這一章考察分析了一個(gè)占市場(chǎng)份額很高的英特爾奔騰處理器。學(xué)習(xí)目標(biāo)學(xué)習(xí)本章之后，學(xué)生應(yīng)該能夠設(shè)計(jì)一個(gè)CPU的微序列器控制單元和指令集中每條指令的微代碼。必備知識(shí)本章依賴于第1章的邏輯組件?？刂茊卧脑O(shè)計(jì)在很大程度上依賴于第2章的有限狀態(tài)機(jī)。第3章的指令集結(jié)構(gòu)，第4章的計(jì)算機(jī)組成和第5章的RTL，也都是本章設(shè)計(jì)所需的。第6章的CPU設(shè)計(jì)，不包括硬布線控制單元設(shè)計(jì)，是本章必不可少的。該知識(shí)是用于…本章不能直接用于本書的其余部分，但其基本原則在學(xué)習(xí)第8章算術(shù)算法中特別有用。教師點(diǎn)評(píng)1.本章使用了第6章的非常簡(jiǎn)單的CPU和相對(duì)簡(jiǎn)單的CPU。這減輕學(xué)生需要學(xué)習(xí)新內(nèi)容的負(fù)擔(dān)，允許他們專注于微序列器和微碼設(shè)計(jì)。2.學(xué)生需要理解的是在硬布線CPU和微代碼CPU中，寄存器部分和ALU設(shè)計(jì)是一模一樣的。寄存器和ALU不在乎自己的控制信號(hào)是如何生成的；他們只對(duì)這些信號(hào)值產(chǎn)生響應(yīng)。3.如果微序列器允許多個(gè)層次的微子程序或遞歸微子程序，一個(gè)硬件堆?？梢蕴娲⒆映绦蚣拇嫫?。與裝載語言代碼不同，微子程序堆棧的最大深度可以事先確定。4.最后的三個(gè)問題，就像第六章的三個(gè)問題，可以用作補(bǔ)充設(shè)計(jì)實(shí)例在課堂演示。這些問題在解決方案手冊(cè)中有詳細(xì)設(shè)計(jì)。5.本書提供用于相對(duì)簡(jiǎn)單的CPU的模擬器。如需可見拓展資源。這是與第6章相同的模擬器；它允許用戶選擇硬布線控制單元或微碼控制單元。6.第10章的中斷和DMA，第11章的指令流水線，在本章有所提及沒有并未丟失其連續(xù)性，雖然可能在第6章介紹更合適。

第八章-運(yùn)算方法本章小結(jié)如果一個(gè)微處理器是有用的，那么它必須能夠處理一個(gè)或多個(gè)數(shù)據(jù)格式。本章分析介紹了算術(shù)算法和幾個(gè)常用的數(shù)據(jù)格式的硬件實(shí)現(xiàn)。這些格式包括無符號(hào)的和有符號(hào)的定點(diǎn)格式，二進(jìn)制編碼的十進(jìn)制格式和浮點(diǎn)格式。本章回顧了不同格式的加、減、乘、除的算法及其硬件實(shí)現(xiàn)。數(shù)字設(shè)計(jì)者已經(jīng)開發(fā)出不同方法來提高算法速度，從而改善系統(tǒng)性能。本章介紹了三種方法：指令流水線、查找表和華萊士樹。作為真實(shí)世界的例子，本章描述了IEEE754浮點(diǎn)標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)定義了大多數(shù)數(shù)字的設(shè)置和處理的方法。幾乎所有現(xiàn)代CPU浮點(diǎn)數(shù)處理都遵守這個(gè)標(biāo)準(zhǔn)。學(xué)習(xí)目標(biāo)學(xué)習(xí)本章之后，學(xué)生應(yīng)該能夠?qū)τ谒阈g(shù)算法開發(fā)RTL規(guī)范，從硬件上實(shí)現(xiàn)RTL規(guī)范，從而實(shí)現(xiàn)該算法。必備知識(shí)本章依賴于第1章的邏輯組件。第4章的計(jì)算機(jī)組成和第5章的RTL，也都是本章設(shè)計(jì)所需的。該知識(shí)是用于…本章不能直接用于本書的其余部分。教師點(diǎn)評(píng)1.無符號(hào)記數(shù)的算法和硬件作為所有其他格式算法和硬件的基礎(chǔ)。在本章教學(xué)時(shí)數(shù)課上，花費(fèi)將近一半的時(shí)間在無符號(hào)記數(shù)上。2.本章提出了算法流水線可能會(huì)有一定的限制，因?yàn)樗麄冎粓?zhí)行一個(gè)固定功能。第12章提出的可重構(gòu)流水線更有用。3.學(xué)生容易對(duì)浮點(diǎn)特殊數(shù)字，±∞，零和NaN產(chǎn)生疑惑，尤其是NaN。解釋浮點(diǎn)算法的第一步是檢查這些值，并產(chǎn)生一個(gè)預(yù)先確定的結(jié)果，如果任意操作數(shù)是這些值中的一個(gè)，似乎會(huì)有幫助。

第九章-存儲(chǔ)器結(jié)構(gòu)本章小結(jié)這一章詳細(xì)講解了內(nèi)存子系統(tǒng)。它回顧了計(jì)算機(jī)系統(tǒng)在可接受的成本下旨在實(shí)現(xiàn)整體系統(tǒng)性能目標(biāo)最大化的存儲(chǔ)器層次和這個(gè)層次的兩個(gè)重要組件，緩存內(nèi)存和虛擬內(nèi)存。然后，本章回顧在現(xiàn)實(shí)世界中應(yīng)用原則的一些擴(kuò)展。最后，它介紹了在一個(gè)真實(shí)的世界場(chǎng)景中的存儲(chǔ)器層次，一個(gè)基于奔騰運(yùn)行微軟WindowsNT系統(tǒng)個(gè)人計(jì)算機(jī)。學(xué)習(xí)目標(biāo)學(xué)習(xí)本章之后，學(xué)生應(yīng)該開發(fā)計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器層次和分析其性能。必備知識(shí)本章依賴于第4章的計(jì)算機(jī)組成和第6、7章的CPU設(shè)計(jì)。該知識(shí)是用于…本章用于第12章的多處理器系統(tǒng)設(shè)計(jì)。教師點(diǎn)評(píng)1.內(nèi)存組件的大小，作為內(nèi)存子系統(tǒng)的一部分，距離CPU越遠(yuǎn)，規(guī)模越大。高速緩沖存儲(chǔ)器通常小于物理內(nèi)存，反過來它小于虛擬內(nèi)存。內(nèi)存組件離CPU距離更遠(yuǎn)，從而每字節(jié)成本降低，但同時(shí)增加了訪問時(shí)間。2.目前大多數(shù)CPU在微處理芯片設(shè)置了1級(jí)和2級(jí)緩