《數字電路與邏輯設計實驗》實驗報告

《數字電路與邏輯設計實驗》實驗報告**大學信息學院2019年至2020年下學期《數字電路與邏輯設計實驗》實驗報告實驗名稱：組合邏輯電路教師：學號：xxxxxxxxx姓名：序號：33上課日期：2020.4.11班級：周六三四節(jié)一、實驗器材（芯片類型及數量）芯片類型數量QuartusII1臺74541片四274LS281片四274LS00芯片10274LS00芯片用于實驗一，一片四2輸入與非門74LS00芯片和其余器件用于實驗二。二、實驗原理數字電路輯電路，要求是使用的芯片最少，連線最少。一般設計步驟如下：1、首先根據實際情況確定輸入變量、輸出變量的個數，列出邏輯真值表。2、根據真值表，一般采用卡諾圖進行化簡，得出邏輯表達式。3、如果已對器件類型有所規(guī)定或限制，則應將函數表達式變換成與器件類型相適應的形式。4、根據化簡或變換后的邏輯表達式，畫出邏輯電路。5、根據邏輯電路圖，查找所用集成器件的管腳圖，將管腳號標在電路圖上，再接線驗證。三、實驗內容及原理圖1.AnalysisofCombinatorialLogic（組合邏輯電路分析）:otelnfelit目）?p1telnelt步驟1得到數字電路的邏輯功能）?Getthelogicalexpressionstepbystepfromtheinputtotheoutput.（從輸入到輸出，一步一步地獲取邏輯表達式）?Simplifiedthelogicalexpression（簡化邏輯表達式） ?Filledthetruthtable（填寫真值表） ?Summarizedthefunctionofthe總結該電路的功能）?Step2Testandverifyifyouranalysisarecorrect.（步驟2測試和驗證您的分析是否正確）?Selectthechipmodelanddrawthecircuitdiagram;（選擇芯片型號并繪制電路圖）?Realizethe.實現電路）)c:eelsfeg（)Highleveltask:Realizingthelogicalfunctionflryte)dd.或非門(7454)和與非門實現全加法器的邏輯功能）Y=AB+CDE+FGH+IJ四、實驗數據記錄（真值表/時序波形圖/狀態(tài)轉換圖）1.l得到數字電路的邏輯功能AB·AAB·BAB分析每一級的邏輯表達式并化簡：因為：Y=AiBi·Ai·AiBi·Bi=AiBi·Ai+AiBi·Bi=（Ai+Bi）Ai+（Ai+Bi）Bi=AiBi+AiBi=Ai?BiX1=YCi-1=Ai?Bi·Ci-1所以：Ci=Xi·AiBi=Xi·AiBi=(Ai?Bi)Ci-1·AiBi=(Ai?Bi)Ci-1+AiBi因為：圖中紅框中的兩部分結構相同，只是右邊紅框的一個輸入從Bi變成了Ci-1，且Y=Ai?Bi所以：Si=(Ai?Bi)?Ci列出真值表總結該電路的功能觀察真值表可知該邏輯電路的功能是：一位全加器Ai和BiCi-1Si為本位和；Cil測試和驗證（1）選擇芯片型號并繪制電路圖（2）電路的仿真實現結論：時序波形圖與真值表表現得信息是匹配的，故驗證成功！2.l設計分析由上題得：Si=(Ai?Bi)?CiCi=Xi·AiBi=Xi·AiBi=(Ai?Bi)Ci-1·AiBi=(Ai?Bi)Ci-1+AiBi(7454)和與非門三種邏輯門實現邏輯功能因為：Si=(Ai?Bi)?Ci：Si=(Ai?Bi)?Ci所以：由兩個異或門實現因為：將Ci=變換為符合上述三種邏輯門電路的形式為：Ci=(Ai?Bi)Ci-1+AiBi所以：Ci由一個異或門，一個與或非門和一個異或門實現Y=AB+CDE+FGH+IJ此時：(Ai?Bi)相當于上式的A;Ci-1相當于上式的B;Ai相當于上式的I；Bi相當于上式J。使CDE項和FGH項均為低電位其中可向與非邏輯門的輸入輸出同時輸入(Ai?Bi)Ci-1+AiBi或是一個輸入端輸入(Ai?Bi)Ci-1+AiBi，另一個輸入端接高電平以實現最后的取反功能，此次實驗中，選用第一種方法。l測試和驗證（1）選擇芯片型號并繪制電路圖電路的仿真實現真值表結論：此時序波形圖和真值表分別于與題1五、總結ü由時序波形圖可知，此電路存在邏輯競爭，但不存在冒險，不會對功能產生影響。ü274LS00：(Ai?Bi)接A；Ci-1接B；Ai接C；Bi接D；E接高電平；使FGH項和IJ項為低電平。ü通過本次實驗學會了推斷邏輯電路功能的步驟方法。ü學會了在限定的邏輯門組合下進行邏輯