半導(dǎo)體表面和結(jié)構(gòu)

1、關(guān)于半導(dǎo)體表面與結(jié)構(gòu)第1頁，共59頁，2022年，5月20日，1點59分，星期四主要內(nèi)容8.1 表面態(tài)與表面電場效應(yīng)8.2 MIS 結(jié)構(gòu)的C-V 特性8.3 Si-SiO2 系統(tǒng)的性質(zhì) 8.4 表面電導(dǎo)及遷移率重點掌握1）表面電場效應(yīng) 2）理想與非理想MIS結(jié)構(gòu)的C-V特性 第2頁，共59頁，2022年，5月20日，1點59分，星期四8.1 表面態(tài)與表面電場效應(yīng)一.表面態(tài)：晶體表面出現(xiàn)的局域態(tài)。1.產(chǎn)生原因： 半導(dǎo)體表面未飽和的鍵懸掛鍵；體缺陷或吸附外來原子。2.作用：表面態(tài)改變了晶體的周期性勢場。1）可以制成各種MOS，CCD等器件。2）嚴重影響器件的穩(wěn)定性。第3頁，共59頁，2022年，5

2、月20日，1點59分，星期四二.表面電場效應(yīng)表面電場產(chǎn)生的原因 1）功函數(shù)不同的金屬和半導(dǎo)體接觸； 2）半導(dǎo)體具有表面態(tài)； 3）MIS結(jié)構(gòu)的金屬和半導(dǎo)體功函數(shù)不同； 4）外加電壓。第4頁，共59頁，2022年，5月20日，1點59分，星期四2.理想的MIS結(jié)構(gòu)1）Wm=Ws2）絕緣層中無電荷且完全不導(dǎo)電3）絕緣層/半導(dǎo)體接觸界面間無界面態(tài)理想MIS （P型） 結(jié)構(gòu)能帶圖第5頁，共59頁，2022年，5月20日，1點59分，星期四3.空間電荷區(qū)與表面勢 1）MIS結(jié)構(gòu)與等效電路在半導(dǎo)體中，電荷分布在一定厚度的表面層內(nèi)， 這個帶電的表面層稱為空間電荷區(qū)。第6頁，共59頁，2022年，5月20日，1

3、點59分，星期四2）表面勢：空間電荷區(qū)兩端的電勢差Vs常以體內(nèi)中性區(qū)電勢作為零點(以p型半導(dǎo)體為例）VG 0，表面能帶向上彎曲，表面積累VS0，能帶向下彎曲,表面耗盡VS0表面空穴濃度小于體內(nèi)，表面多子耗盡；表面勢為正第8頁，共59頁，2022年，5月20日，1點59分，星期四（3）少數(shù)載流子的反型狀態(tài)VG 0，表面處Ei低于EF，表面反型nsps,形成與原來半導(dǎo)體襯底導(dǎo)電類型相反的一層，叫反型層。第9頁，共59頁，2022年，5月20日，1點59分，星期四四.表面空間電荷層的電場、電勢和電容在空間電荷區(qū)，一維泊松方程為：電荷密度為：電子和空穴的濃度：第10頁，共59頁，2022年，5月20日

4、，1點59分，星期四平衡時，在體內(nèi)，滿足電中性條件：在空間電荷區(qū)以上各式代入泊松方程：上式兩邊乘dV并積分，可得：第11頁，共59頁，2022年，5月20日，1點59分，星期四上式兩邊積分，由 ，得：令：則：V0 能帶向上彎曲，E取+，方向從體內(nèi)指向表面V0 能帶向下彎曲，E取-，方向從表面指向體內(nèi)第12頁，共59頁，2022年，5月20日，1點59分，星期四根據(jù)高斯定律，表面面電荷密度Qs滿足：電場變化引起電荷變化，其微分電容為：利用：得到：第13頁，共59頁，2022年，5月20日，1點59分，星期四(1) p型多子積累當VG0，Vs0，V2V B:強反型時，面電荷密度Qs隨Vs按指數(shù)增大

5、。第20頁，共59頁，2022年，5月20日，1點59分，星期四出現(xiàn)強反型后，耗盡層寬度達到極大值第21頁，共59頁，2022年，5月20日，1點59分，星期四室溫下，NA1015cm-3的p型Si,Qs與Vs的關(guān)系第22頁，共59頁，2022年，5月20日，1點59分，星期四(5)深耗盡狀態(tài)：當VG 0，加高頻或脈沖電壓，表面深耗盡。高頻電壓，反型層來不及形成，電中性條件靠耗盡層厚度隨電壓的增加而展寬來實現(xiàn)?？臻g電荷層中只存在電離雜質(zhì)所形成的空間電荷，“耗盡層近似”仍適用。深耗盡狀態(tài)的應(yīng)用：制備CCD等。第23頁，共59頁，2022年，5月20日，1點59分，星期四上節(jié)重點復(fù)習(xí)以下以p型半導(dǎo)

6、體理想MIS結(jié)構(gòu)為例： （1）多子的積累VG 0，表面能帶向上彎曲，表面積累VS0，能帶向下彎曲,表面耗盡VS0（4）少子的反型狀態(tài)， VG 0 強反型時條件：Vs 2V B，能帶向下彎曲劇烈出現(xiàn)強反型后，耗盡層寬度達到極大值開啟電壓(閾值電壓）VT第25頁，共59頁，2022年，5月20日，1點59分，星期四8.2 MIS 結(jié)構(gòu)的C-V 特性一. 理想MIS結(jié)構(gòu)的電容電壓特性在金屬上加電壓VG，絕緣層上壓降V0，半導(dǎo)體表面電勢Vs，即：其中 C0=r 0/d0 表示絕緣層單位面積電容，由絕緣層厚度決定。第26頁，共59頁，2022年，5月20日，1點59分，星期四根據(jù)微分電容的定義得:令得表

7、明MIS電容由CO和Cs串聯(lián)而成常用歸一化電容：第27頁，共59頁，2022年，5月20日，1點59分，星期四1.當VG 0時，p型半導(dǎo)體表面積累（圖中AC)1） 當負偏壓較大時，Vs0, 電荷積累在半導(dǎo)體表面， MIS結(jié)構(gòu)電容相當于絕緣層平板電容(圖中AB段）。2）當負偏壓較小時，C隨Vs減小而減小(圖中BC段）。第28頁，共59頁，2022年，5月20日，1點59分，星期四P型半導(dǎo)體MIS結(jié)構(gòu)低頻C-V曲線第29頁，共59頁，2022年，5月20日，1點59分，星期四2.當VG=0，理想MIS結(jié)構(gòu)Vs0， 此電容叫平帶電容CFB利用可得1） 若d0一定，NA越大，表面空間電荷層變薄， CF

8、B/C0增大； 若NA一定， d0越大，C0愈小，CFB/C0增大；2）根據(jù)上式，利用C-V曲線可得到d0或NA（或ND)第30頁，共59頁，2022年，5月20日，1點59分，星期四歸一化平帶電容與氧化層厚度的關(guān)系第31頁，共59頁，2022年，5月20日，1點59分，星期四3. 當VG0時，p型半導(dǎo)體表面耗盡（圖CD段）耗盡時正偏，耗盡時，空間電荷區(qū)厚度xd和表面勢Vs均隨VG增大而增加， xd大， Cs 減小, C/C0減小。第32頁，共59頁，2022年，5月20日，1點59分，星期四P型半導(dǎo)體MIS結(jié)構(gòu)低頻C-V曲線第33頁，共59頁，2022年，5月20日，1點59分，星期四4.當

9、VG 0時，p型半導(dǎo)體表面強反型（圖EF段）強反型時1）低頻情況強反型時，反型層表面聚集大量電荷， MIS結(jié)構(gòu)相當于絕緣層平板電容，CC0。第34頁，共59頁，2022年，5月20日，1點59分，星期四P型半導(dǎo)體MIS結(jié)構(gòu)低頻C-V曲線第35頁，共59頁，2022年，5月20日，1點59分，星期四2）高頻情況 反型層中電子數(shù)量跟不上頻率的變化?？傠娙萦珊谋M層電荷隨VG的變化決定。耗盡層寬度達最大值xdm，Cs，C均最小且不變。 則有第36頁，共59頁，2022年，5月20日，1點59分，星期四高頻時，理想MIS結(jié)構(gòu)歸一化極小電容與氧化層厚度的關(guān)系第37頁，共59頁，2022年，5月20日，1點

10、59分，星期四頻率對MIS(P型半導(dǎo)體)結(jié)構(gòu)C-V特性的影響第38頁，共59頁，2022年，5月20日，1點59分，星期四N型半導(dǎo)體構(gòu)成MIS結(jié)構(gòu)的C-V特性第39頁，共59頁，2022年，5月20日，1點59分，星期四小結(jié)1. 半導(dǎo)體材料和絕緣層材料一定，MIS結(jié)構(gòu)C-V特性由半導(dǎo)體半導(dǎo)體摻雜濃度和絕緣層厚度決定。2. 由C-V曲線可得到半導(dǎo)體摻雜濃度和絕緣層厚度。第40頁，共59頁，2022年，5月20日，1點59分，星期四二. 金屬與半導(dǎo)體功函數(shù)差對MIS結(jié)構(gòu)C-V特性的影響如果WmWs, 當VG=0時，表面能帶向下彎曲。 Vms(Ws-Wm)/q第41頁，共59頁，2022年，5月20

11、日，1點59分，星期四平帶電壓：為了恢復(fù)半導(dǎo)體表面平帶狀態(tài)，需外加一電壓，這個電壓叫平帶電壓VFB。此處VFB為負。因而，理想MIS結(jié)構(gòu)的平帶點 由VG=0 移到 VG=VFB即：C-V特性曲線向負柵壓方向平移。第42頁，共59頁，2022年，5月20日，1點59分，星期四功函數(shù)差對MIS結(jié)構(gòu)C-V特性的影響 WmWs第43頁，共59頁，2022年，5月20日，1點59分，星期四三.絕緣層中電荷對MIS結(jié)構(gòu)C-V特性的影響如絕緣層有電荷，在金屬表面和半導(dǎo)體表面附近感應(yīng)出符號相反的電荷，空間電荷區(qū)產(chǎn)生電場，能帶發(fā)生彎曲。需外加電壓使能帶達到平帶，這個電壓叫平帶電壓。絕緣層中薄層電荷的影響第44頁

12、，共59頁，2022年，5月20日，1點59分，星期四為抵消絕緣層中薄層電荷的影響所需加的平帶電壓金屬與薄層間電場由高斯定理得到絕緣層中電荷越接近半導(dǎo)體表面，對C-V特性影響越大；在金屬/絕緣層界面，對C-V特性無影響。第45頁，共59頁，2022年，5月20日，1點59分，星期四絕緣層中正電荷對C-V曲線的影響第46頁，共59頁，2022年，5月20日，1點59分，星期四如電荷在絕緣層中具有某種分布，則由積分求平帶電壓可見，VFB隨絕緣層中電荷分布而變化。如果絕緣層中存在可動電荷，則其移動使VFB改變，引起C-V曲線沿電壓軸平移。當功函數(shù)差和絕緣層電荷同時存在時，第47頁，共59頁，2022

13、年，5月20日，1點59分，星期四8.3 Si-SiO2 系統(tǒng)的性質(zhì)一. Si-SiO2系統(tǒng)存在以下四種基本類型電荷：SiO2層中可動離子，在一定溫度和偏壓下可在SiO2 中移動；Na+ 、K+ 等。2. SiO2層中的固定電荷，在Si-SiO2 界面約20nm內(nèi)；3. 界面態(tài)Si-SiO2 界面處禁帶中的能級或能帶； Si-SiO2界面處快界面態(tài)； 快界面態(tài)可迅速地和半導(dǎo)體交換電荷。 空氣/ SiO2界面處慢態(tài)。4. SiO2層中的電離陷阱電荷，由各種輻射引起。第48頁，共59頁，2022年，5月20日，1點59分，星期四Si-SiO2系統(tǒng)中的電荷狀態(tài)第49頁，共59頁，2022年，5月20

14、日，1點59分，星期四二. Si-SiO2系統(tǒng)中的電荷的作用： 引起MOS結(jié)構(gòu)C-V特性變化，影響器件性能。三.減少Si-SiO2系統(tǒng)中的電荷的主要措施： 1. 防止沾污減少Na+ 等可動離子。 2.退火，熱處理減少固定電荷和陷阱電荷。 3.選100晶向的單晶硅減少界面態(tài)。第50頁，共59頁，2022年，5月20日，1點59分，星期四 8.4 表面電導(dǎo)及遷移率1.表面電導(dǎo) 表面電導(dǎo)取決于表面層載流子濃度及遷移率。 垂直于表面的電場產(chǎn)生表面勢，改變載流子濃度，影響表面電導(dǎo)。第51頁，共59頁，2022年，5月20日，1點59分，星期四以p型MIS結(jié)構(gòu)為例：1）表面勢為負,多子積累，表面電導(dǎo)增加；

15、2）表面勢為正,多子耗盡，表面電導(dǎo)減?。?）表面勢為正且很大，表面反型，反型層中電子濃度高，表面電導(dǎo)很大；第52頁，共59頁，2022年，5月20日，1點59分，星期四2. 表面載流子的有效遷移率1）由于表面散射以及熱氧化時雜質(zhì)再分布的 影響，使得表面遷移率僅約體內(nèi)一半。2）有效遷移率還與溫度有關(guān)。第53頁，共59頁，2022年，5月20日，1點59分，星期四本章小結(jié)1.在電場或其他物理效應(yīng)作用下，半導(dǎo)體表面層載流子分布發(fā)生變化，產(chǎn)生表面勢及電場，導(dǎo)致表面能帶彎曲。半導(dǎo)體表面電場不同，導(dǎo)致表面出現(xiàn)多子的積累、平帶、耗盡、反型或強反型。以下以p型半導(dǎo)體為例： （1）多子的積累VG 0，表面能帶向

16、上彎曲，表面積累VS0，能帶向下彎曲,表面耗盡VS0（4）少子的反型狀態(tài)，強反型時條件：Vs 2V B，能帶向下彎曲劇烈第55頁，共59頁，2022年，5月20日，1點59分，星期四出現(xiàn)強反型后，耗盡層寬度達到極大值2.理想MIS結(jié)構(gòu)的電容電壓特性表明MIS電容由CO和Cs串聯(lián)而成常用歸一化電容：第56頁，共59頁，2022年，5月20日，1點59分，星期四（1）當VG=0，理想MIS結(jié)構(gòu)Vs0， 此電容叫平帶電容CFB（2）當VG0時，p型半導(dǎo)體表面耗盡（3）當VG 0時，p型半導(dǎo)體表面強反型低頻時：高頻時，反型層中電子數(shù)量跟不上變化?？傠娙萦珊谋M層電荷隨VG的變化決定。耗盡層寬度達最大值xdm，Cs，C均最小且不變。P型半導(dǎo)體MIS結(jié)構(gòu)C-V曲線第57頁，共59頁，2022年，5月20日，1點59分，星期四3.金屬與半導(dǎo)體功函數(shù)差對MIS結(jié)構(gòu)C-V特性的影響如果WmWs, 當VG=0時，表面能帶向下彎曲。為了恢復(fù)半導(dǎo)體表面平帶