移位相加型8位硬件乘法器設(shè)計

1、實驗5-6移位相加型8位硬件乘法器設(shè)計功能模塊1. REGSHT模塊設(shè)計(1)程序|1I3RARY IEEE;USE IEEE.S?D_10GIC_1164.kll;ENII-Y REG5M 15HFORT (CLXrCLR: IN 5TD_L0GIC;D: IN STD_ZCQIC_VECTCR ( S DOWNLC 0 )；Q: OUT 5TD_1 O&IC_T：CTOR (15 DOWNT0 0);END KE暗？IT:HARCHITECTURE toeiiave GF RZa5AT 15SIGNAL H16S:S7D_L0GIC_VEC7OR(15 DOWNTC ;UMEGiyPROC

2、ESS (2LX,2LRJBEGINH IF CLl THEIT R16 5 1 0 1 ):ELS IF SUMEVENT AND CL= 1 THENR165 (6 DOWNTG 0=R165(7 DOWNLC 1);R16S (15 DOWNTC- 7=D;END IF;EMDFRCCE55;Q=R165；END behave;(2) REGSHT模塊圖R海R海HT營.務(wù).七參多“有多多務(wù)務(wù)REGSHT模塊圖2. SREG8BT模塊設(shè)計（1）SREG8BT 模塊IEEE;USE IEEE.STD_LCGIC_1164.ALL;BENTITY SRESSBT IS S PORT(CLKfL

3、OAD:IN 5TD_LOGIC;DIW： IN 5TELOGIC_VECT-CR (7 DOPfNTO QJ-； QB:OUT STELOGlC;END SREG8ET:ARCHITECTURE behav OF SREG8BT ISSIGNAL REGS : STELOGIC_VECTOR (7 DOWNTO 0;BEGINS PROC：E 5 5 (C1K , LOAD fBEGINBIF ULE EVENT AND CLK=,1,THENBIF LOAIlTHEN REG8=DIN;ELSE REG3 (6 DOWNTO a=REG8 (7 DOWNTO 1);END IF;END I

4、F;END PROCESS;QE!，危芬：項：:!，GLK QBLOAD，戚*DIN7.q|.rts-l-占w：.v：.v*SREG8BT 模塊(3)SREG8BT模塊仿真波形W ：SREGijBTL多:家:k:葉Name匚1叫g(shù)2DD0hsJO4叫姑SOM700 hsHM伽900 gLD知0-JLSCLK0 1111111111111111I_OIMH00ffl* O1 oiZDGa )此)：060?1廠-26011l_lSREG8BT模塊仿真波形3. AND8B模塊設(shè)計(1) AND8B 模塊LIBRARY IEEE;USE IEEE.STD_LOGIC_1164 -ALL;a ENTIT

5、Y AND8B-I5B PORT (7tSIN:IN STD_LOGIC;DIN:IN STD_LOGIC_VECTOR(7 DOWNTO 0;DOUT:OUT 5TD_LOGIC_VECTOR(7 DOWNTO 0; END ANDSB;ARCHITECTURE behav OF AiTDSB ISS BEGINa PROCESS (ABINf DINBEGINFOR I IN 0 TO 7 LOOPDOUT (!=DIN(I) AND AB IN;END LOOP;END PROCESS;END behav;(2) AND8B 模塊:W:WW：fY:W:WW：fY!-:云=A3INMp.a

6、iinstA3INMp.aiDOJTKqAND8B模塊DOJTKq(3) AND8B模塊仿真波形Name匚VllE： 1 川。嶼200 OrXHOru訓(xùn)。喧GCOOnsgM 0n&TOO Ou900 Uns9聞 Dmiitiiiiiii山日州0JLJLorjH00KiK 01 K CE (03( W K H If ( 0T K E X*rfOCUTH0000m X皿此 ch 1 而橋r皿AND8B模塊仿真波形4. ADDER8BT模塊設(shè)計(1) ADDER8BT模塊程序1IBRAEY IEEE;U5E IEEE.5TD_LCEIC_116.ALL;U5E IEEE . 5TD_LCEI C_

7、J1T5 I &1TED. klL;ENTITY ADDER-53T 15PORT (CIN: ILI 5TD_10GIC;AKE:IN STD_1OGIC_VECTOR7 DOWNTD 0-S : OUT 5TD_CG IC_VEC TC-R ( 7 DOKNTO 0) -COUT : OUT STD_1GGIC) ; E2JD ADDERSBr-SARCHITECTUKE behav GF ADDERS2T ISSI GN AL SINT .AA, 33 : ST D_1 C-G-IC_VECTC-RDOWNTC- O “HEGINAA=P通： EE5INT=AA-h3E-FCIU; 5

8、= 5INT ( DOWNIQ 0);CDUT=5IITr (8);(2)ADDER8BT 模塊(2)ADDER8BT 模塊：i,；:：； iCIN，溪，風(fēng)7.可B7.OS7.切COJT(3)Hamr(3)Hamr Chi A3 BP CDUTVS10D Ou2nD Dna303 Qu.4加 EkesSDOQns.GM.ans.迥.口任WODQz9DQ Ons.DOMKR*唱*祖re * 可 t ra KDO* m 7 皿 * g t 供 * K I! CK n 可 R M n0003i：山；(飾的JOBEQCJQE；$1Q；(Value O- 0HODHQD 0HQOins-tADDER8B

9、T 模塊ADDER8BT模塊仿真波形ADDER8BT模塊仿真波形8位乘法器邏輯原理圖8位移位相加乘法器運算邏輯波形圖8位移位相加乘法器運算邏輯波形圖實驗總結(jié)通過這次設(shè)計，進一步加深了對EDA的了解，讓我對它有了更加濃厚的興趣。特別是當(dāng)每一 個子模塊編寫調(diào)試成功時，心里特別的開心。但是在編寫頂層文件的程序時，遇到了不少問題， 特別是各元件之間的連接，以及信號的定義，總是有錯誤，在細(xì)心的檢查下，終于找出了錯誤和 警告，排除困難后，程序編譯就通過了，心里終于舒了一口氣。器件的選擇也很重要，只有選擇合適的器件，才能正確的編譯，從而能更好的做好本次試驗! 通過這次課程設(shè)計使我懂得了理論與實際相結(jié)合是很重要的，只有理論知識