2022年IC筆試面試題目集合

1、IC筆試 面試 題目集合1、 我們公司的產(chǎn)品是集成電路，請(qǐng)描述一下你對(duì)集成電路的結(jié)識(shí)，列舉某些與集成電路有關(guān)的內(nèi)容（如講清晰模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPG等的概念）。（仕蘭微面試題目）2、FPGA和ASIC的概念，她們的區(qū)別。（未知）FPGA是可編程ASIC。ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一種顧客設(shè)計(jì)和制造的。根據(jù)一種顧客的特定規(guī)定，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其他ASIC(Application Specific IC)相比，它們又具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制導(dǎo)致本低、開(kāi)發(fā)工具先

2、進(jìn)、原則產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢查等長(zhǎng)處模擬電路3、基爾霍夫定律的內(nèi)容是什么？（仕蘭微電子）基爾霍夫定律（Kirchhoff Law）基爾霍夫電流定律 （KCL）： 對(duì)任一集總參數(shù)電路中的任一節(jié)點(diǎn)，在任一瞬間，流出該節(jié)點(diǎn)的所有電流的代數(shù)和恒為零?；鶢柣舴螂妷憾桑↘VL）： 對(duì)任一集總參數(shù)電路中的任一回路，在任一瞬間，沿此回路的各段電壓的代數(shù)和恒為零。4、平板電容公式 C=S/4kd 5、三極管曲線特性。（未知）6、描述反饋電路的概念，列舉她們的應(yīng)用。（仕蘭微電子）反饋是將放大器輸出信號(hào)(電壓或電流)的一部分或所有,回授到放大器輸入端與輸入信號(hào)進(jìn)行比較(相加或相減),并用比較所得

3、的有效輸入信號(hào)去控制輸出,這就是放大器的反饋過(guò)程.但凡回授到放大器輸入端的反饋信號(hào)起加強(qiáng)輸入原輸入信號(hào)的,使輸入信號(hào)增長(zhǎng)的稱正反饋.反之則反.按其電路構(gòu)造又分為:電流反饋電路和電壓反饋電路.正反饋電路多應(yīng)用在電子振蕩電路上,而負(fù)反饋電路則多應(yīng)用在多種高下頻放大電路上.因應(yīng)用較廣,因此我們?cè)谶@里就負(fù)反饋電路加以論述.負(fù)反饋對(duì)放大器性能有四種影響: 1.負(fù)反饋能提高放大器增益的穩(wěn)定性. （溫度穩(wěn)定性）2.負(fù)反饋能使放大器的通頻帶展寬. 3.負(fù)反饋能減少放大器的失真. 4.負(fù)反饋能提高放大器的信噪比. 5.負(fù)反饋對(duì)放大器的輸出輸入電阻有影響。7、負(fù)反饋種類電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電

4、流并聯(lián)反饋8、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?，有哪些措施？（仕蘭微電子）補(bǔ)償后的波特圖。（凹凸）頻率補(bǔ)償是采用一定的手段變化集成運(yùn)放的頻率響應(yīng)，產(chǎn)生相位和頻率差的消除。使反饋系統(tǒng)穩(wěn)定的重要措施就是頻率補(bǔ)償.常用的措施是在基本電路或反饋網(wǎng)絡(luò)中添加某些元件來(lái)變化反饋放大電路的開(kāi)環(huán)頻率特性(重要是把高頻時(shí)最小極點(diǎn)頻率與其相近的極點(diǎn)頻率的間距拉大),破壞自激振蕩條件,經(jīng)保證閉環(huán)穩(wěn)定工作,并滿足規(guī)定的穩(wěn)定裕度,實(shí)際工作中常采用的措施是在基本放大器中接入由電容或RC元件構(gòu)成的補(bǔ)償電路,來(lái)消去自激振蕩.9、如何的頻率響應(yīng)算是穩(wěn)定的，如何變化頻響曲線。（未知）右半平面無(wú)極點(diǎn)，虛軸無(wú)二階以上極點(diǎn)。10、基本放大

5、電路種類，優(yōu)缺陷，特別是廣泛采用差分構(gòu)造的因素。（未知）共射放大電路具有較高的放大倍數(shù)；輸入和輸出信號(hào)相位相反；輸入電阻不高；輸出電阻取決于Rc的數(shù)值。若要減小輸出電阻，需要減小Rc的阻值，這將影響電路的放大倍數(shù)。 共集電極電路電壓放大倍數(shù)不不小于1；輸入和輸出信號(hào)同相；輸入電阻較高，信號(hào)源內(nèi)阻不很低時(shí)仍可獲取較大輸入信號(hào)；輸出電阻較小，因此帶負(fù)載能力較強(qiáng)。因此，它多用于輸入級(jí)或輸出級(jí)。對(duì)由于襯底耦合產(chǎn)生的輸入共模噪聲有著克制作用11、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）11、畫差放的兩個(gè)輸入管。（凹凸）12、畫出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原

6、理圖。并畫出一種晶體管級(jí)的運(yùn)放電路。（仕蘭微電子）13、用運(yùn)算放大器構(gòu)成一種10倍的放大器。（未知）14、給出一種簡(jiǎn)樸電路，讓你分析輸出電壓的特性（就是個(gè)積分電路），并求輸出端某點(diǎn)的 rise/fall時(shí)間。(Infineon筆試試題)15、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電壓，規(guī)定繪制這兩種電路輸入電壓的頻譜，判斷這兩種電路8、給出一種差分運(yùn)放，如何相位補(bǔ)償，并畫補(bǔ)為高通濾波器，何為低通濾波器。當(dāng)RC16、有源濾波器和無(wú)源濾波器的原理及區(qū)別?（新太硬件）17、有一時(shí)域信號(hào)S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pi

7、f3t+90),當(dāng)其通過(guò)低通、帶通、高通濾波器后的信號(hào)表達(dá)方式。（未知）18、選擇電阻時(shí)要考慮什么？（東信筆試題）19、在CMOS電路中，要有一種單管作為開(kāi)關(guān)管精確傳遞模擬低電平，這個(gè)單管你會(huì)用P管還是N管，為什么？（仕蘭微電子）20、給出多種mos管構(gòu)成的電路求5個(gè)點(diǎn)的電壓。(Infineon筆試試題)21、電壓源、電流源是集成電路中常常用到的模塊，請(qǐng)畫出你懂得的線路構(gòu)造，簡(jiǎn)樸描述其優(yōu)缺陷。（仕蘭微電子）22、畫電流偏置的產(chǎn)生電路，并解釋。（凹凸）23、史密斯特電路,求回差電壓。（華為面試題）24、晶體振蕩器,仿佛是給出振蕩頻率讓你求周期(應(yīng)當(dāng)是單片機(jī)的,12分之一周期.) （華為面試題）2

8、5、LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫出其原理圖。（仕蘭微電子）26、VCO是什么,什么參數(shù)(壓控振蕩器?) （華為面試題）27、鎖相環(huán)有哪幾部分構(gòu)成？（仕蘭微電子）28、鎖相環(huán)電路構(gòu)成，振蕩器（例如用D觸發(fā)器如何搭）。（未知）29、求鎖相環(huán)的輸出頻率，給了一種鎖相環(huán)的構(gòu)造圖。（未知）30、如果公司做高頻電子的，也許還要RF知識(shí)，調(diào)頻，鑒頻鑒相之類，不一一列舉。（未知）31、一電源和一段傳播線相連（長(zhǎng)度為L(zhǎng),傳播時(shí)間為T），畫出終端處波形，考慮傳播線無(wú)損耗。給出電源電壓波形圖，規(guī)定繪制終端波形圖。（未知）32、微波電路的匹配電阻。（未知）33、DAC和ADC的實(shí)現(xiàn)各有哪些措施？（仕

9、蘭微電子）34、A/D電路構(gòu)成、工作原理。（未知）35、實(shí)際工作所需要的某些技術(shù)知識(shí)(面試容易問(wèn)到)。如電路的低功耗，穩(wěn)定，高速如何做到，調(diào)運(yùn)放，布幅員注意的地方等等,一般會(huì)針對(duì)簡(jiǎn)歷上你所寫做過(guò)的東西具體問(wèn)，肯定會(huì)問(wèn)得很細(xì)（因此別把什么都寫上，精通之類的詞也別用太多了），這個(gè)東西各個(gè)人就不同樣了，不好說(shuō)什么了。（未知）數(shù)字電路1、同步電路和異步電路的區(qū)別是什么？（仕蘭微電子）2、什么是同步邏輯和異步邏輯？（漢王筆試）同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。3、什么是線與邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體規(guī)定？（漢王筆試）線與邏輯是兩個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)

10、與的功能。在硬件上，要用oc門來(lái)實(shí)現(xiàn)，由于不用oc門也許使灌電流過(guò)大，而燒壞邏輯門。 同步在輸出端口應(yīng)加一種上拉電阻。4、什么是Setup 和Holdup時(shí)間？（漢王筆試）5、setup和holdup時(shí)間,區(qū)別.（南山之橋）6、解釋setup time和hold time的定義和在時(shí)鐘信號(hào)延遲時(shí)的變化。（未知）7、解釋setup和hold time violation，畫圖闡明，并闡明解決措施。（威盛VIA.11.06 上海筆試試題） Setup/hold time 是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間規(guī)定。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)此前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘

11、上升沿（如上升沿有效）T時(shí)間達(dá)到芯片，這個(gè)T就是建立時(shí)間-Setup time.如不滿足setup time,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一種時(shí)鐘上升沿，數(shù)據(jù)才干被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)后來(lái)，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果hold time不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。建立時(shí)間(Setup Time)和保持時(shí)間（Hold time）。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。如果不滿足建立和保持時(shí)間的話，那么DFF將不能對(duì)的地采樣到數(shù)據(jù)，將會(huì)浮現(xiàn)metastability的狀況。如果數(shù)據(jù)信

12、號(hào)在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均超過(guò)建立和保持時(shí)間，那么超過(guò)量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。8、說(shuō)說(shuō)對(duì)數(shù)字邏輯中的競(jìng)爭(zhēng)和冒險(xiǎn)的理解，并舉例闡明競(jìng)爭(zhēng)和冒險(xiǎn)如何消除。（仕蘭微電子）9、什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？如何判斷？如何消除？（漢王筆試） 在組合邏輯中，由于門的輸入信號(hào)通路中通過(guò)了不同的延時(shí)，導(dǎo)致達(dá)到該門的時(shí)間不一致叫競(jìng)爭(zhēng)。產(chǎn)生毛刺叫冒險(xiǎn)。如果布爾式中有相反的信號(hào)則也許產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決措施：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。10、你懂得那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？（漢王筆試） 常用邏輯電平：12V，5V，3.3V；TTL和CMOS不可以直接互連

13、，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接CMOS需要在輸出端口加一上拉電阻接到5V或者12V。11、如何解決亞穩(wěn)態(tài)。（飛利浦大唐筆試） 亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定期間段內(nèi)達(dá)到一種可確認(rèn)的狀態(tài)。當(dāng)一種觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無(wú)法預(yù)測(cè)該單元的輸出電平，也無(wú)法預(yù)測(cè)何時(shí)輸出才干穩(wěn)定在某個(gè)對(duì)的的電平上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出某些中間級(jí)電平，或者也許處在振蕩狀態(tài)，并且這種無(wú)用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。12、IC設(shè)計(jì)中同步復(fù)位與 異步復(fù)位的區(qū)別。（南山之橋）13、MOORE 與 MEELEY狀

14、態(tài)機(jī)的特性。（南山之橋）14、多時(shí)域設(shè)計(jì)中,如何解決信號(hào)跨時(shí)域。（南山之橋）15、給了reg的setup,hold時(shí)間，求中間組合邏輯的delay范疇。（飛利浦大唐筆試）Delay q,尚有 clock的delay,寫出決定最大時(shí)鐘的因素，同步給出體現(xiàn)式。（威盛VIA .11.06 上海筆試試題）18、說(shuō)說(shuō)靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺陷。（威盛VIA .11.06 上海筆試試題）19、一種四級(jí)的Mux,其中第二級(jí)信號(hào)為核心信號(hào) 如何改善timing。（威盛VIA .11.06 上海筆試試題）20、給出一種門級(jí)的圖，又給了各個(gè)門的傳播延時(shí)，問(wèn)核心途徑是什么，還問(wèn)給出輸入，使得輸出依賴于核心途徑。（未

15、知）21、邏輯方面數(shù)字電路的卡諾圖化簡(jiǎn)，時(shí)序（同步異步差別），觸發(fā)器有幾種（區(qū)別，優(yōu)點(diǎn)），全加器等等。（未知）22、卡諾圖寫出邏輯體現(xiàn)使。（威盛VIA .11.06 上海筆試試題）23、化簡(jiǎn)F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain the operation re

16、gion of PMOS and NMOS for each segment of the transfer curve? （威盛筆試題circuit design-beijing-03.11.09）25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?26、為什么一種原則的倒相器中P管的寬長(zhǎng)比要比N管的寬長(zhǎng)比大？（仕蘭微電子）unCoxW/L?27、用mos管搭出一種二輸入與非門。（揚(yáng)

17、智電子筆試）28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。（威盛筆試題circuit design-beijing-03.11.09）29、畫出NOT,NAND,NOR的符號(hào)，真值表，尚有transistor level的電路。（Infineon筆試） 30、畫出CMOS的圖，畫出tow-to-one mux gate。（威盛V

18、IA .11.06 上海筆試試題）31、用一種二選一mux和一種inv實(shí)現(xiàn)異或。（飛利浦大唐筆試）32、畫出Y=A*B+C的cmos電路圖。（科廣試題）33、用邏輯們和cmos電路實(shí)現(xiàn)ab+cd。（飛利浦大唐筆試）34、畫出CMOS電路的晶體管級(jí)電路圖，實(shí)現(xiàn)Y=A*B+C(D+E)。（仕蘭微電子）35、運(yùn)用4選1實(shí)現(xiàn)F(x,y,z)=xz+yz。（未知）36、給一種體現(xiàn)式f=xxxx+xxxx+xxxxx+xxxx用至少數(shù)量的與非門實(shí)現(xiàn)（事實(shí)上就是化簡(jiǎn)）。37、給出一種簡(jiǎn)樸的由多種NOT,NAND,NOR構(gòu)成的原理圖，根據(jù)輸入波形畫出各點(diǎn)波形。（Infineon筆試）38、為了實(shí)現(xiàn)邏輯（A X

19、OR B）OR （C AND D），請(qǐng)選用如下邏輯中的一種，并闡明為什么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知）39、用與非門等設(shè)計(jì)全加法器。（華為）40、給出兩個(gè)門電路讓你分析異同。（華為）41、用簡(jiǎn)樸電路實(shí)現(xiàn)，當(dāng)A為輸入時(shí)，輸出B波形為（仕蘭微電子）42、A,B,C,D,E進(jìn)行投票，多數(shù)服從少數(shù)，輸出是F（也就是如果A,B,C,D,E中1的個(gè)數(shù)比0多，那么F輸出為1，否則F為0），用與非門實(shí)現(xiàn)，輸入數(shù)目沒(méi)有限制。（未知）43、用波形表達(dá)D觸發(fā)器的功能。（揚(yáng)智電子筆試）44、用傳播門和倒向器搭一種邊沿觸發(fā)器。（揚(yáng)智電子筆試）45、用邏輯

20、們畫出D觸發(fā)器。（威盛VIA .11.06 上海筆試試題）46、畫出DFF的構(gòu)造圖,用verilog實(shí)現(xiàn)之。（威盛）47、畫出一種CMOS的D鎖存器的電路圖和幅員。（未知）48、D觸發(fā)器和D鎖存器的區(qū)別。（新太硬件面試）49、簡(jiǎn)述latch和filp-flop的異同。（未知）50、LATCH和DFF的概念和區(qū)別。（未知）51、latch與register的區(qū)別,為什么目前多用register.行為級(jí)描述中l(wèi)atch如何產(chǎn)生的。（南山之橋）52、用D觸發(fā)器做個(gè)二分顰的電路.又問(wèn)什么是狀態(tài)圖。（華為）53、請(qǐng)畫出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路？（漢王筆試）54、如何用D觸發(fā)器、與或非門構(gòu)成二分頻

21、電路？（東信筆試）55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分頻？56、用filp-flop和logic-gate設(shè)計(jì)一種1位加法器，輸入carryin和current-stage，輸出carryout和next-stage. （未知）57、用D觸發(fā)器做個(gè)4進(jìn)制的計(jì)數(shù)。（華為）58、實(shí)現(xiàn)N位Johnson Counter,N=5。（南山之橋）59、用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一種可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器，15進(jìn)制的呢？（仕蘭微電子）60、數(shù)字電路設(shè)計(jì)固然必問(wèn)Verilog/VHDL，如設(shè)計(jì)計(jì)數(shù)器。（未

22、知）61、BLOCKING NONBLOCKING 賦值的區(qū)別。（南山之橋）65、請(qǐng)用HDL描述四位的全加法器、5分頻電路。（仕蘭微電子）66、用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn)10進(jìn)制計(jì)數(shù)器。（未知）67、用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn)消除一種glitch。（未知）68、一種狀態(tài)機(jī)的題目用verilog實(shí)現(xiàn)（但是這個(gè)狀態(tài)機(jī)畫的實(shí)在比較差，很容易誤解的）。（威盛VIA .11.06 上海筆試試題）69、描述一種交通信號(hào)燈的設(shè)計(jì)。（仕蘭微電子）70、畫狀態(tài)機(jī)，接受1，2，5分錢的賣報(bào)機(jī)，每份報(bào)紙5分錢。（揚(yáng)智電子筆試）71、設(shè)計(jì)一種自動(dòng)售貨機(jī)系統(tǒng)，賣soda水的，只能投進(jìn)三種

23、硬幣，要對(duì)的的找回錢數(shù)。 （1）畫出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語(yǔ)法要符合fpga設(shè)計(jì)的規(guī)定。（未知）72、設(shè)計(jì)一種自動(dòng)飲料售賣機(jī)，飲料10分錢，硬幣有5分和10分兩種，并考慮找零：（1）畫出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語(yǔ)法要符合fpga設(shè)計(jì)的規(guī)定；（3）設(shè)計(jì)工程中可使用的工具及設(shè)計(jì)大體過(guò)程。（未知）73、畫出可以檢測(cè)10010串的狀態(tài)圖,并verilog實(shí)現(xiàn)之。（威盛）74、用FSM實(shí)現(xiàn)101101的序列檢測(cè)模塊。（南山之橋）a為輸入端，b為輸出端，如果a持續(xù)輸入為1101則b輸出為1，否則為0。例如a： b： 請(qǐng)畫出state machine；請(qǐng)

24、用RTL描述其state machine。（未知）78、sram，falsh memory，及dram的區(qū)別？（新太硬件面試）79、給出單管DRAM的原理圖(西電版數(shù)字電子技術(shù)基本作者楊頌華、馮毛官205頁(yè)圖914b)，問(wèn)你有什么措施提高refresh time，總共有5個(gè)問(wèn)題，記不起來(lái)了。（減少溫度，增大電容存儲(chǔ)容量）（Infineon筆試）81、名詞:sram,ssram,sdram名詞IRQ,BIOS,USB,VHDL,SDRIRQ: Interrupt ReQuestBIOS: Basic Input Output SystemUSB: Universal Serial BusVHDL

25、: VHIC Hardware Description LanguageSDR: Single Data Rate壓控振蕩器的英文縮寫(VCO)。動(dòng)態(tài)隨機(jī)存儲(chǔ)器的英文縮寫(DRAM)。名詞解釋，無(wú)聊的外文縮寫罷了，例如PCI、ECC、DDR、interrupt、pipeline、IRQ,BIOS,USB,VHDL,VLSI VCO(壓控振蕩器) RAM (動(dòng)態(tài)隨機(jī)存儲(chǔ)器)，F(xiàn)IR IIR DFT(離散傅立葉變換)或者是中文的，例如：a.量化誤差 b.直方圖 c.白平衡 3、什么叫做OTP片(OTP（一次性可編程）)、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目）OTP與掩膜 OTP是一次性寫入的單

26、片機(jī)。過(guò)去覺(jué)得一種單片機(jī)產(chǎn)品的成熟是以投產(chǎn)掩膜型單片機(jī)為標(biāo)志的。由于掩膜需要一定的生產(chǎn)周期，而OTP型單片機(jī)價(jià)格不斷下降，使得近年來(lái)直接使用OTP完畢最后產(chǎn)品制造更為流行。它較之掩膜具有生產(chǎn)周期短、風(fēng)險(xiǎn)小的特點(diǎn)。近年來(lái)，OTP型單片機(jī)需量大幅度上揚(yáng)，為適應(yīng)這種需求許多單片機(jī)都采用了在片編程技術(shù)(In System Programming)。未編程的OTP芯片可采用裸片Bonding技術(shù)或表面貼技術(shù)，先焊在印刷板上，然后通過(guò)單片機(jī)上引出的編程線、串行數(shù)據(jù)、時(shí)鐘線等對(duì)單片機(jī)編程。解決了批量寫OTP 芯片時(shí)容易浮現(xiàn)的芯片與寫入器接觸不好的問(wèn)題。使OTP的裸片得以廣泛使用，減少了產(chǎn)品的成本。編程線與I

27、/O線共用，不增長(zhǎng)單片機(jī)的額外引腳。而某些生產(chǎn)廠商推出的單片機(jī)不再有掩膜型，所有為有ISP功能的OTP。4、你懂得的集成電路設(shè)計(jì)的體現(xiàn)方式有哪幾種？（仕蘭微面試題目）5、描述你對(duì)集成電路設(shè)計(jì)流程的結(jié)識(shí)。（仕蘭微面試題目）一般來(lái)說(shuō)asic和fpga/cpld沒(méi)有關(guān)系！fpga是我們?cè)谛∨炕蛘邔?shí)驗(yàn)中采用的，生活中的電子器件上很少見(jiàn)到的。而asic是通過(guò)掩膜得到的，它是不可被修改的。至于流程，應(yīng)當(dāng)是前端、綜合、仿真、后端、檢查、加工、測(cè)試、封裝。 6、簡(jiǎn)述FPGA等可編程邏輯器件設(shè)計(jì)流程。（仕蘭微面試題目）一般可將FPGA/CPLD設(shè)計(jì)流程歸納為如下7個(gè)環(huán)節(jié)，這與ASIC設(shè)計(jì)有相似之處。 1.設(shè)計(jì)

28、輸入。在老式設(shè)計(jì)中，設(shè)計(jì)人員是應(yīng)用老式的原理圖輸入措施來(lái)開(kāi)始設(shè)計(jì)的。自90年代初， Verilog、VHDL、AHDL等硬件描述語(yǔ)言的輸入措施在大規(guī)模設(shè)計(jì)中得到了廣泛應(yīng)用。2.前仿真（功能仿真）。設(shè)計(jì)的電路必須在布局布線前驗(yàn)證電路功能與否有效。（ASCI設(shè)計(jì)中，這一環(huán)節(jié)稱為第一次Sign-off）PLD設(shè)計(jì)中，有時(shí)跳過(guò)這一步。 3.設(shè)計(jì)編譯。設(shè)計(jì)輸入之后就有一種從高層次系統(tǒng)行為設(shè)計(jì)向門級(jí)邏輯電路設(shè)轉(zhuǎn)化翻譯過(guò)程，即把設(shè)計(jì)輸入的某種或某幾種數(shù)據(jù)格式(網(wǎng)表)轉(zhuǎn)化為軟件可辨認(rèn)的某種數(shù)據(jù)格式(網(wǎng)表)。 4.優(yōu)化。對(duì)于上述綜合生成的網(wǎng)表，根據(jù)布爾方程功能等效的原則，用更小更快的綜合成果替代某些復(fù)雜的單元，

29、并與指定的庫(kù)映射生成新的網(wǎng)表，這是減小電路規(guī)模的一條必由之路。 5.布局布線。在PLD設(shè)計(jì)中，3-5步可以用PLD廠家提供的開(kāi)發(fā)軟件（如 Maxplus2）自動(dòng)一次完畢。 6.后仿真（時(shí)序仿真）需要運(yùn)用在布局布線中獲得的精確參數(shù)再次驗(yàn)證電路的時(shí)序。（ASCI設(shè)計(jì)中，這一環(huán)節(jié)稱為第二次Signoff）。 7.生產(chǎn)。布線和后仿真完畢之后，就可以開(kāi)始ASCI或PLD芯片的投產(chǎn) 7、IC設(shè)計(jì)前端到后端的流程和eda工具。（未知）邏輯設(shè)計(jì)-子功能分解-具體時(shí)序框圖-分塊邏輯仿真-電路設(shè)計(jì)(RTL級(jí)描述)-功能仿真-綜合(加時(shí)序約束和設(shè)計(jì)庫(kù))-電路網(wǎng)表-網(wǎng)表仿真)-預(yù)布局布線(SDF文獻(xiàn))-網(wǎng)表仿真(帶延

30、時(shí)文獻(xiàn))-靜態(tài)時(shí)序分析-布局布線-參數(shù)提取-SDF文獻(xiàn)-后仿真-靜態(tài)時(shí)序分析-測(cè)試向量生成-工藝設(shè)計(jì)與生產(chǎn)-芯片測(cè)試-芯片應(yīng)用，在驗(yàn)證過(guò)程中浮現(xiàn)的時(shí)序收斂，功耗，面積問(wèn)題，應(yīng)返回前端的代碼輸入進(jìn)行重新修改，再仿真，再綜合，再驗(yàn)證，一般都要反復(fù)好幾次才干最后送去foundry廠流片。 9、Asic的design flow（設(shè)計(jì)流程）。（威盛VIA .11.06 上海筆試試題）()11、集成電路前段設(shè)計(jì)流程，寫出有關(guān)的工具。（揚(yáng)智電子筆試）先簡(jiǎn)介下IC開(kāi)發(fā)流程：1.）代碼輸入（design input)用vhdl或者是verilog語(yǔ)言來(lái)完畢器件的功能描述，生成hdl代碼語(yǔ)言輸入工具：SUMMIT

31、 VISUALHDL MENTOR RENIOR圖形輸入: composer(cadence); viewlogic (viewdraw)2.）電路仿真（circuit simulation)將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述與否對(duì)的數(shù)字電路仿真工具： Verolog： CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim模擬電路仿真工具： *ANTI HSpice pspice，spectre micro microwave: eeso

32、ft : hp3.）邏輯綜合（synthesis tools) 邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成相應(yīng)一定工藝手段的門級(jí)電路；將初級(jí)仿真中所沒(méi)有考慮的門沿（gates delay）反標(biāo)到生成的門級(jí)網(wǎng)表中,返回電路仿真階段進(jìn)行再仿真。最后仿真成果生成的網(wǎng)表稱為物理網(wǎng)表。12、請(qǐng)簡(jiǎn)述一下設(shè)計(jì)后端的整個(gè)流程？（仕蘭微面試題目）13、與否接觸過(guò)自動(dòng)布局布線？請(qǐng)說(shuō)出一兩種工具軟件。自動(dòng)布局布線需要哪些基本元素？（仕蘭微面試題目）Protel Protel99是基于Win95/Win NT/Win98/Win的純32位電路設(shè)計(jì)制版系統(tǒng)。Protel99提供了一種集成的設(shè)計(jì)環(huán)境，涉及了原理圖設(shè)計(jì)和P

33、CB布線工具，集成的設(shè)計(jì)文檔管理，支持通過(guò)網(wǎng)絡(luò)進(jìn)行工作組協(xié)同設(shè)計(jì)功能。14、描述你對(duì)集成電路工藝的結(jié)識(shí)。（仕蘭微面試題目）集成電路是采用半導(dǎo)體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的措施將元器件組合成完整的電子電路。它在電路中用字母“IC”（也有用文字符號(hào)“N”等）表達(dá)。（一）按功能構(gòu)造分類集成電路按其功能、構(gòu)造的不同，可以分為模擬集成電路和數(shù)字集成電路兩大類。模擬集成電路用來(lái)產(chǎn)生、放大和解決多種模擬信號(hào)（指幅度隨時(shí)間邊疆變化的信號(hào)。例如半導(dǎo)體收音機(jī)的音頻信號(hào)、錄放機(jī)的磁帶信號(hào)等），而數(shù)字集成電路用來(lái)產(chǎn)生、放大和解決多種數(shù)字信號(hào)（指在

34、時(shí)間上和幅度上離散取值的信號(hào)。例如VCD、DVD重放的音頻信號(hào)和視頻信號(hào)）。 （二）按制作工藝分類 集成電路按制作工藝可分為半導(dǎo)體集成電路和薄膜集成電路。膜集成電路又分類厚膜集成電路和薄膜集成電路。 （三）按集成度高下分類 集成電路按集成度高下的不同可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路和超大規(guī)模集成電路。（四）按導(dǎo)電類型不同分類 集成電路按導(dǎo)電類型可分為雙極型集成電路和單極型集成電路。 雙極型集成電路的制作工藝復(fù)雜，功耗較大，代表集成電路有TTL、ECL、HTL、LST-TL、STTL等類型。單極型集成電路的制作工藝簡(jiǎn)樸，功耗也較低，易于制成大規(guī)模集成電路，代表集成電路有CMO

35、S、NMOS、PMOS等類型。 （五）按用途分類 集成電路按用途可分為電視機(jī)用集成電路。音響用集成電路、影碟機(jī)用集成電路、錄像機(jī)用集成電路、電腦（微機(jī)）用集成電路、電子琴用集成電路、通信用集成電路、照相機(jī)用集成電路、遙控集成電路、語(yǔ)言集成電路、報(bào)警器用集成電路及多種專用集成電路。 電視機(jī)用集成電路涉及行、場(chǎng)掃描集成電路、中放集成電路、伴音集成電路、彩色解碼集成電路、AV/TV轉(zhuǎn)換集成電路、開(kāi)關(guān)電源集成電路、遙控集成電路、麗音解碼集成電路、畫中畫解決集成電路、微解決器（CPU）集成電路、存儲(chǔ)器集成電路等。音響用集成電路涉及AM/FM高中頻電路、立體聲解碼電路、音頻前置放大電路、音頻運(yùn)算放大集成電

36、路、音頻功率放大集成電路、環(huán)繞聲解決集成電路、電平驅(qū)動(dòng)集成電路、電子音量控制集成電路、延時(shí)混響集成電路、電子開(kāi)關(guān)集成電路等。 影碟機(jī)用集成電路有系統(tǒng)控制集成電路、視頻編碼集成電路、MPEG解碼集成電路、音頻信號(hào)解決集成電路、音響效果集成電路、RF信號(hào)解決集成電路、數(shù)字信號(hào)解決集成電路、伺服集成電路、電動(dòng)機(jī)驅(qū)動(dòng)集成電路等。 錄像機(jī)用集成電路有系統(tǒng)控制集成電路、伺服集成電路、驅(qū)動(dòng)集成電路、音頻解決集成電路、視頻解決集成電路。15、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么？（仕蘭微面試題目）制造工藝：我們常常說(shuō)的0.18微米、0.13微米制程，就是指制造工藝了。制造工藝直接

37、關(guān)系到cpu的電氣性能。而0.18微米、0.13微米這個(gè)尺度就是指的是cpu核心中線路的寬度。線寬越小，cpu的功耗和發(fā)熱量就越低，并可以工作在更高的頻率上了。因此此前0.18微米的cpu最高的頻率比較低，用0.13微米制造工藝的cpu會(huì)比0.18微米的制造工藝的發(fā)熱量低都是這個(gè)道理了。16、請(qǐng)描述一下國(guó)內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目） 根據(jù)摻入的雜質(zhì)不同，雜質(zhì)半導(dǎo)體可以分為N型和P型兩大類。 N型半導(dǎo)體中摻入的雜質(zhì)為磷等五價(jià)元素，磷原子在取代原晶體構(gòu)造中的原子并構(gòu)成共價(jià)鍵時(shí)，多余的第五個(gè)價(jià)電子很容易掙脫磷原子核的束縛而成為自由電子，于是

38、半導(dǎo)體中的自由電子數(shù)目大量增長(zhǎng)，自由電子成為多數(shù)載流子，空穴則成為少數(shù)載流子。P型半導(dǎo)體中摻入的雜質(zhì)為硼或其她三價(jià)元素，硼原子在取代原晶體構(gòu)造中的原子并構(gòu)成共價(jià)鍵時(shí)，將因缺少一種價(jià)電子而形成一種空穴，于是半導(dǎo)體中的空穴數(shù)目大量增長(zhǎng)，空穴成為多數(shù)載流子，而自由電子則成為少數(shù)載流子。18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過(guò)程及最后的成果？（仕蘭微面試題目）Latch-up 閂鎖效應(yīng)，又稱寄生PNPN效應(yīng)或可控硅整流器( SCR, Silicon Controlled Rectifier )效應(yīng)。在整體硅的CMOS管下，不同極性攙雜的區(qū)域間都會(huì)構(gòu)成P-N結(jié)，而兩個(gè)接近的反方向的P-N結(jié)就構(gòu)成了一種雙

39、極型的晶體三極管。因此CMOS管的下面會(huì)構(gòu)成多種三極管，這些三極管自身就也許構(gòu)成一種電路。這就是MOS管的寄生三極管效應(yīng)。如果電路偶爾中浮現(xiàn)了可以使三極管開(kāi)通的條件，這個(gè)寄生的電路就會(huì)極大的影響正常電路的運(yùn)作，會(huì)使原本的MOS電路承受比正常工作大得多的電流，也許使電路迅速的燒毀。Latch-up狀態(tài)下器件在電源與地之間形成短路，導(dǎo)致大電流、EOS（電過(guò)載）和器件損壞。19、解釋latch-up現(xiàn)象和Antenna effect和其避免措施.（科廣試題）20、什么叫Latchup? 閂鎖效應(yīng)，又稱寄生PNPN效應(yīng)或可控硅整流器( SCR, Silicon Controlled Rectifier

40、 )效應(yīng)。 21、什么叫短窄溝效應(yīng)? （科廣試題） 當(dāng)JFET或MESFET溝道較短，1um的狀況下，這樣的器件溝道內(nèi)電場(chǎng)很高，載流子民飽合速度通過(guò)溝道，因而器件的工作速度得以提高，載流子漂移速度，一般用分段來(lái)描述，覺(jué)得電場(chǎng)不不小于某一臨界電場(chǎng)時(shí)，漂移速度與近似與電場(chǎng)強(qiáng)成正比，遷移率是常數(shù)，當(dāng)電場(chǎng)高于臨界時(shí)，速度飽和是常數(shù)。因此在短溝道中，速度是飽和的，漏極電流方程也發(fā)生了變化，這種由有況下飽和電流不是由于溝道夾斷引起的而是由于速度飽和。窄溝道效應(yīng)是由于溝道寬度方向邊沿上表面耗盡區(qū)的側(cè)向擴(kuò)散，柵電極上的正電荷發(fā)出的電場(chǎng)線除大部分終結(jié)于耗盡區(qū)外還終結(jié)于側(cè)向擴(kuò)散區(qū)，是閾值電壓上升。22、什么是NM

41、OS、PMOS、CMOS？什么是增強(qiáng)型、耗盡型？什么是PNP、NPN？她們有什么差別？（仕蘭微面試題目）23、硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么規(guī)定？（仕蘭微面試題目） 24、畫出CMOS晶體管的CROSS-OVER圖（應(yīng)當(dāng)是縱剖面圖），給出所有也許的傳播特性和轉(zhuǎn)移特性。（Infineon筆試試題）25、以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖。（科廣試題）26、Please explain how we describe the resistance in semiconductor. Compare the resista

42、nce of a metal,poly and diffusion in tranditional CMOS process.（威盛筆試題circuit design-beijing-03.11.09）27、闡明mos一半工作在什么區(qū)。（凹凸的題目和面試）28、畫p-bulk 的nmos截面圖。（凹凸的題目和面試）29、寫schematic note（？）， 越多越好。（凹凸的題目和面試）30、寄生效應(yīng)在ic設(shè)計(jì)中如何加以克服和運(yùn)用。（未知）31、太底層的MOS管物理特性感覺(jué)一般不大會(huì)作為筆試面試題，由于全是微電子物理，公式推導(dǎo)太羅索，除非面試出題的是個(gè)老學(xué)究。IC設(shè)計(jì)的話需要熟悉的軟件: C

43、adence, Synopsys, Avant，UNIX固然也要大概會(huì)操作。32、unix 命令cp -r, rm,uname。（揚(yáng)智電子筆試）_ 單片機(jī)、MCU、計(jì)算機(jī)原理1、簡(jiǎn)樸描述一種單片機(jī)系統(tǒng)的重要構(gòu)成模塊，并闡明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡(jiǎn)述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。（仕蘭微面試題目）2、畫出8031與2716（2K*8ROM）的連線圖，規(guī)定采用三-八譯碼器，8031的P2.5,P2.4和P2.3參與譯碼，基本地址范疇為3000H-3FFFH。該2716有無(wú)重疊地址？根據(jù)是什么？若有，則寫出每片2716的重疊地址范疇。（仕蘭微面試題目）3、用8051設(shè)計(jì)一種帶一種8*16鍵

44、盤加驅(qū)動(dòng)八個(gè)數(shù)碼管（共陽(yáng)）的原理圖。（仕蘭微面試題目）4、PCI總線的含義是什么？PCI總線的重要特點(diǎn)是什么？ （仕蘭微面試題目）5、中斷的概念？簡(jiǎn)述中斷的過(guò)程。（仕蘭微面試題目）6、如單片機(jī)中斷幾種/類型，編中斷程序注意什么問(wèn)題；（未知）7、要用一種開(kāi)環(huán)脈沖調(diào)速系統(tǒng)來(lái)控制直流電動(dòng)機(jī)的轉(zhuǎn)速，程序由8051完畢。簡(jiǎn)樸原理如下：由P3.4輸出脈沖的占空比來(lái)控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0八個(gè)開(kāi)關(guān)來(lái)設(shè)立，直接與P1口相連（開(kāi)關(guān)撥到下方時(shí)為0，撥到上方時(shí)為1，構(gòu)成一種八位二進(jìn)制數(shù)N），規(guī)定占空比為N/256。 （仕蘭微面試題目） 下面程序用計(jì)數(shù)法來(lái)實(shí)現(xiàn)這一功能，請(qǐng)將空余部分添完整。

45、 MOV P1，#0FFH LOOP1 ：MOV R4，#0FFH - MOV R3，#00H LOOP2 ：MOV A，P1 - SUBB A，R3 JNZ SKP1 - SKP1：MOV C，70H MOV P3.4，C ACALL DELAY ：此延時(shí)子程序略 - - AJMP LOOP1 8、單片機(jī)上電后沒(méi)有運(yùn)轉(zhuǎn)，一方面要檢查什么？（東信筆試題）9、What is PC Chipset? （揚(yáng)智電子筆試） 芯片組（Chipset）是主板的核心構(gòu)成部分，按照在主板上的排列位置的不同，一般分為北橋芯片和南橋芯片。北橋芯片提供對(duì)CPU的類型和主頻、內(nèi)存的類型和最大容量、ISA/PCI/AGP

46、插槽、ECC糾錯(cuò)等支持。南橋芯片則提供對(duì)KBC（鍵盤控制器）、RTC（實(shí)時(shí)時(shí)鐘控制器）、USB（通用串行總線）、Ultra DMA/33(66)EIDE數(shù)據(jù)傳播方式和ACPI（高檔能源管理）等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋（Host Bridge）。 除了最通用的南北橋構(gòu)造外，目前芯片組正向更高檔的加速集線架構(gòu)發(fā)展，Intel的8xx系列芯片組就是此類芯片組的代表，它將某些子系統(tǒng)如IDE接口、音效、MODEM和USB直接接入主芯片，可以提供比PCI總線寬一倍的帶寬，達(dá)到了266MB/s。10、如果簡(jiǎn)歷上還說(shuō)做過(guò)cpu之類，就會(huì)問(wèn)到諸如cpu如何工作，流水線之類的問(wèn)題。（未知）

47、11、計(jì)算機(jī)的基本構(gòu)成部分及其各自的作用。（東信筆試題）12、請(qǐng)畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器/緩沖器）。 （漢王筆試）13、cache的重要部分什么的。（威盛VIA .11.06 上海筆試試題）14、同步異步傳播的差別（未知）15、串行通信與同步通信異同,特點(diǎn),比較。（華為面試題）16、RS232c高電平脈沖相應(yīng)的TTL邏輯是?(負(fù)邏輯?) （華為面試題）_ 信號(hào)與系統(tǒng)1、的話音頻率一般為3003400HZ，若對(duì)其采樣且使信號(hào)不失真，其最小的采樣頻率應(yīng)為多大？若采用8KHZ的采樣頻率，并采用8bit的PCM編碼，則存儲(chǔ)一秒鐘的信號(hào)數(shù)據(jù)量有多

48、大？（仕蘭微面試題目）2、什么耐奎斯特定律,怎么由模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)。（華為面試題）3、如果模擬信號(hào)的帶寬為 5khz,要用8K的采樣率，怎么辦？ (lucent) 兩路？4、信號(hào)與系統(tǒng):在時(shí)域與頻域關(guān)系。（華為面試題）5、給出時(shí)域信號(hào)，求其直流分量。（未知）6、給出一時(shí)域信號(hào)，規(guī)定（1）寫出頻率分量，（2）寫出其傅立葉變換級(jí)數(shù)；（3）當(dāng)波形通過(guò)低通濾波器濾掉高次諧波而只保存一次諧波時(shí)，畫出濾波后的輸出波形。（未知）7、sketch 持續(xù)正弦信號(hào)和持續(xù)矩形波(均有圖)的傅立葉變換 。（Infineon筆試試題）8、拉氏變換和傅立葉變換的體現(xiàn)式及聯(lián)系。（新太硬件面題）_ DSP、嵌入式、軟件等

49、1、請(qǐng)用方框圖描述一種你熟悉的實(shí)用數(shù)字信號(hào)解決系統(tǒng)，并做簡(jiǎn)要的分析；如果沒(méi)有，也可以自己設(shè)計(jì)一種簡(jiǎn)樸的數(shù)字信號(hào)解決系統(tǒng)，并描述其功能及用途。（仕蘭微面試題目）2、數(shù)字濾波器的分類和構(gòu)造特點(diǎn)。（仕蘭微面試題目）3、IIR，F(xiàn)IR濾波器的異同。（新太硬件面題）4、拉氏變換與Z變換公式等類似東西，隨便翻翻書把如.h(n)=-a*h(n-1)+b*(n) a.求h(n)的z變換；b.問(wèn)該系統(tǒng)與否為穩(wěn)定系統(tǒng)；c.寫出FIR數(shù)字濾波器的差分方程；（未知）5、DSP和通用解決器在構(gòu)造上有什么不同，請(qǐng)簡(jiǎn)要畫出你熟悉的一種DSP構(gòu)造圖。（信威dsp軟件面試題）6、說(shuō)說(shuō)定點(diǎn)DSP和浮點(diǎn)DSP的定義（或者說(shuō)出她們的

50、區(qū)別）（信威dsp軟件面試題）7、說(shuō)說(shuō)你對(duì)循環(huán)尋址和位反序?qū)ぶ返睦斫?（信威dsp軟件面試題）8、請(qǐng)寫出【8，7】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。用Q15表達(dá)出0.5和0.5.（信威dsp軟件面試題）9、DSP的構(gòu)造（哈佛構(gòu)造）；（未知）10、嵌入式解決器類型(如ARM)，操作系統(tǒng)種類（Vxworks,ucos,winCE,linux），操作系統(tǒng)方面偏CS方向了，在CS篇里面講了；（未知）11、有一種LDO芯片將用于對(duì)手機(jī)供電，需要你對(duì)她進(jìn)行評(píng)估，你將如何設(shè)計(jì)你的測(cè)試項(xiàng)目？12、某程序在一種嵌入式系統(tǒng)（200M CPU，50M SDRAM）中已經(jīng)最優(yōu)化了，換到零一種系統(tǒng)（300M CPU，50M

51、 SDRAM）中與否還需要優(yōu)化？ （Intel） 13、請(qǐng)簡(jiǎn)要描述HUFFMAN編碼的基本原理及其基本的實(shí)現(xiàn)措施。（仕蘭微面試題目）14、說(shuō)出OSI七層網(wǎng)絡(luò)合同中的四層（任意四層）。（仕蘭微面試題目）15、A） （仕蘭微面試題目）i nclude void testf(int*p) *p+=1; main() int *n,m2; n=m; m0=1; m1=8; testf(n); printf(Data value is %d ,*n); - B) i nclude void testf(int*p) *p+=1; main() int *n,m2; n=m; m0=1; m1=8; te

52、stf(&n); printf(Data value is %d,*n); 下面的成果是程序A還是程序B的？ Data value is 8 那么另一段程序的成果是什么？ 16、那種排序措施最快? （華為面試題）17、寫出兩個(gè)排序算法,問(wèn)哪個(gè)好？（威盛）18、編一種簡(jiǎn)樸的求n!的程序 。（Infineon筆試試題）19、用一種編程語(yǔ)言寫n!的算法。（威盛VIA .11.06 上海筆試試題）20、用C語(yǔ)言寫一種遞歸算法求N?。唬ㄈA為面試題） 21、給一種C的函數(shù)，有關(guān)字符串和數(shù)組，找出錯(cuò)誤；（華為面試題） 22、防火墻是怎么實(shí)現(xiàn)的？ （華為面試題）23、你對(duì)哪方面編程熟悉？（華為面試題）24、冒

53、泡排序的原理。（新太硬件面題）25、操作系統(tǒng)的功能。（新太硬件面題）26、學(xué)過(guò)的計(jì)算機(jī)語(yǔ)言及開(kāi)發(fā)的系統(tǒng)。（新太硬件面題）27、一種農(nóng)夫發(fā)現(xiàn)圍成正方形的圍欄比長(zhǎng)方形的節(jié)省4個(gè)木樁但是面積同樣.羊的數(shù)目和正方形圍欄的樁子的個(gè)數(shù)同樣但是不不小于36，問(wèn)有多少羊？（威盛）28、C語(yǔ)言實(shí)現(xiàn)記錄某個(gè)cell在某.v文獻(xiàn)調(diào)用的次數(shù)(這個(gè)題目真bt) （威盛VIA .11.06 上海筆試試題）29、用C語(yǔ)言寫一段控制手機(jī)中馬達(dá)振子的驅(qū)動(dòng)程序。(威勝)30、用perl或TCL/Tk實(shí)現(xiàn)一段字符串辨認(rèn)和比較的程序。（未知）31、給出一種堆棧的構(gòu)造，求中斷后顯示成果，重要是考堆棧壓入返回地址寄存在低端地址還是高品位

54、。（未知）32、某些DOS命令，如顯示文獻(xiàn)，拷貝，刪除。（未知）33、設(shè)計(jì)一種類，使得該類任何形式的派生類無(wú)論怎么定義和實(shí)現(xiàn)，都無(wú)法產(chǎn)生任何對(duì)象實(shí)例。（IBM）34、What is pre-emption? (Intel)35、What is the state of a process if a resource is not available? (Intel)36、三個(gè) float a,b,c;問(wèn)值（a+b）+c=(b+a)+c， (a+b)+c=(a+c)+b。(Intel) 37、把一種鏈表反向填空。 (lucent)38、x4+a*x3+x2+c*x+d 至少需要做幾次乘法？ (D

55、ephi)_ 主觀題1、你覺(jué)得你從事研發(fā)工作有哪些特點(diǎn)？（仕蘭微面試題目）2、說(shuō)出你的最大弱點(diǎn)及改善措施。（威盛VIA .11.06 上海筆試試題）3、說(shuō)出你的抱負(fù)。說(shuō)出你想達(dá)到的目的。 題目是英文出的，要用英文回答。（威盛VIA .11.06 上海筆試試題）4、我們將研發(fā)人員分為若干研究方向，對(duì)合同和算法理解（重要應(yīng)用在網(wǎng)絡(luò)通信、圖象語(yǔ)音壓縮方面）、電子系統(tǒng)方案的研究、用MCU、DSP編程實(shí)現(xiàn)電路功能、用ASIC設(shè)計(jì)技術(shù)設(shè)計(jì)電路（涉及MCU、DSP自身）、電路功能模塊設(shè)計(jì)（涉及模擬電路和數(shù)字電路）、集成電路后端設(shè)計(jì)（重要是指綜合及自動(dòng)布局布線技術(shù)）、集成電路設(shè)計(jì)與工藝接口的研究。你但愿從事哪

56、方面的研究？（可以選擇多種方向。此外，已經(jīng)從事過(guò)有關(guān)研發(fā)的人員可以具體描述你的研發(fā)經(jīng)歷）。（仕蘭微面試題目）5、請(qǐng)談?wù)剬?duì)一種系統(tǒng)設(shè)計(jì)的總體思路。針對(duì)這個(gè)思路，你覺(jué)得應(yīng)當(dāng)具有哪些方面的知識(shí)？（仕蘭微面試題目）6、設(shè)想你將設(shè)計(jì)完畢一種電子電路方案。請(qǐng)簡(jiǎn)述用EDA軟件（如PROTEL）進(jìn)行設(shè)計(jì)（涉及原理圖和PCB圖）到調(diào)試出樣機(jī)的整個(gè)過(guò)程。在各環(huán)節(jié)應(yīng)注意哪些問(wèn)題？電源的穩(wěn)定，電容的選用，以及布局的大小。（漢王筆試）共同的注意點(diǎn)1.一般狀況下，面試官重要根據(jù)你的簡(jiǎn)歷提問(wèn)，因此一定要對(duì)自己負(fù)責(zé)，把簡(jiǎn)歷上的東西搞明白；2.個(gè)別招聘針對(duì)性特別強(qiáng)，就招目前她們確的方向的人，這種狀況下，就要投其所好，盡量簡(jiǎn)介其

57、所關(guān)懷的東西。3.其實(shí)技術(shù)面試并不難，但是由于諸多東西都忘掉了，才覺(jué)得有些難。因此最佳在面試前把該看的書看看。4.雖然說(shuō)技術(shù)面試是實(shí)力的較勁與體現(xiàn)，但是不可否認(rèn)，由于不用面試官/公司所專領(lǐng)域及愛(ài)好不同，也有面試也有很大的偶爾性，需要冷靜看待。不能由于被拒，就否認(rèn)自己或責(zé)罵公司。5.面試時(shí)要take it easy，對(duì)越是自己鐘情的公司越要這樣。硬件工程師基本知識(shí)目的：基于實(shí)際經(jīng)驗(yàn)與實(shí)際項(xiàng)目具體理解并掌握成為合格的硬件工程師的最基本知識(shí)。1） ；基本設(shè)計(jì)規(guī)范2） ；CPU基本知識(shí)、架構(gòu)、性能及選型指引3） ；MOTOROLA公司的PowerPC系列基本知識(shí)、性能詳解及選型指引4） ；網(wǎng)絡(luò)解決器(

58、INTEL、MOTOROLA、IBM)的基本知識(shí)、架構(gòu)、性能及選型5） ；常用總線的基本知識(shí)、性能詳解6） ；多種存儲(chǔ)器的具體性能簡(jiǎn)介、設(shè)計(jì)要點(diǎn)及選型7） ；Datacom、Telecom領(lǐng)域常用物理層接口芯片基本知識(shí)，性能、設(shè)計(jì)要點(diǎn)及選型8） ；常用器件選型要點(diǎn)與精髓9） ；FPGA、CPLD、EPLD的具體性能簡(jiǎn)介、設(shè)計(jì)要點(diǎn)及選型指引10） ；VHDL和Verilog ；HDL簡(jiǎn)介11） ；網(wǎng)絡(luò)基本12） ；國(guó)內(nèi)大型通信設(shè)備公司硬件研究開(kāi)發(fā)流程；二最流行的EDA工具指引純熟掌握并使用業(yè)界最新、最流行的專業(yè)設(shè)計(jì)工具1） ；Innoveda公司的ViewDraw，PowerPCB，Cam350

59、2） ；CADENCE公司的OrCad， ；Allegro，Spectra3） ；Altera公司的MAX+PLUS ；II4） ；學(xué)習(xí)純熟使用VIEWDRAW、ORCAD、POWERPCB、SPECCTRA、ALLEGRO、CAM350、MAX+PLUS ；II、ISE、FOUNDATION等工具；5） ；XILINX公司的FOUNDATION、ISE一 ；硬件總體設(shè)計(jì)掌握硬件總體設(shè)計(jì)所必須具有的硬件設(shè)計(jì)經(jīng)驗(yàn)與設(shè)計(jì)思路1） ；產(chǎn)品需求分析2） ；開(kāi)發(fā)可行性分析3） ；系統(tǒng)方案調(diào)研4） ；總體架構(gòu)，CPU選型，總線類型5） ；數(shù)據(jù)通信與電信領(lǐng)域主流CPU：M68k系列，PowerPC860，P

60、owerPC8240，8260體系構(gòu)造，性能及對(duì)比；6） ；總體硬件構(gòu)造設(shè)計(jì)及應(yīng)注意的問(wèn)題；7） ；通信接口類型選擇8） ；任務(wù)分解9） ；最小系統(tǒng)設(shè)計(jì)；10） ；PCI總線知識(shí)與規(guī)范；11） ；如何在總體設(shè)計(jì)階段避免浮現(xiàn)致命性錯(cuò)誤；12） ；如何合理地進(jìn)行任務(wù)分解以達(dá)到事半功倍的效果?13） ；項(xiàng)目案例：中、低端路由器等二 ；硬件原理圖設(shè)計(jì)技術(shù) ；目的：通過(guò)具體的項(xiàng)目案例，具體進(jìn)行原理圖設(shè)計(jì)所有經(jīng)驗(yàn)，設(shè)計(jì)要點(diǎn)與精髓揭密。1） ；電信與數(shù)據(jù)通信領(lǐng)域主流CPU（M68k，PowerPC860，8240，8260等）的原理設(shè)計(jì)經(jīng)驗(yàn)與精髓；2） ；Intel公司PC主板的原理圖設(shè)計(jì)精髓3） ；網(wǎng)絡(luò)解