存儲(chǔ)器復(fù)雜可編程邏輯器和現(xiàn)場(chǎng)可編程門(mén)陣列課件

1、7.1 只讀存儲(chǔ)器7.2 隨機(jī)存取存儲(chǔ)器7.3 復(fù)雜可編程邏輯器件*7.4 現(xiàn)場(chǎng)可編程門(mén)陣列*7.5 用EDA技術(shù)和可編程器件的設(shè)計(jì)例題7 存儲(chǔ)器、復(fù)雜可編程邏輯器和現(xiàn)場(chǎng)可編程門(mén)陣列掌握半導(dǎo)體存儲(chǔ)器字、位、存儲(chǔ)容量、地址、等基本概念。掌握RAM、ROM的工作原理及典型應(yīng)用。了解存儲(chǔ)器的存儲(chǔ)單元的組成及工作原理。了解CPLD、FPGA的結(jié)構(gòu)及實(shí)現(xiàn)邏輯功能的編程原理。教學(xué)基本要求存儲(chǔ)器的定義 半導(dǎo)體存儲(chǔ)器能存放大量二值信息的半導(dǎo)體器件。 存儲(chǔ)器的主要性能指標(biāo)：取快速度存儲(chǔ)時(shí)間短存儲(chǔ)數(shù)據(jù)量大存儲(chǔ)容量大 存儲(chǔ)容量（M)：存儲(chǔ)二值信息的總量。 字?jǐn)?shù)：字的總量。字?jǐn)?shù)=2n，（n為存儲(chǔ)器外部地址線的線數(shù)。）

2、 字長(zhǎng)（位數(shù)）：表示一個(gè)多位二進(jìn)制碼信息稱(chēng)為一個(gè)字，字的位數(shù)稱(chēng)為字長(zhǎng)。M字?jǐn)?shù)位數(shù) 地址：為了區(qū)別各個(gè)不同的字，給每個(gè)字賦予一個(gè)編 號(hào)，稱(chēng)為地址。 訪問(wèn)速度：Mbp存儲(chǔ)器 RAM (Random-Access Memory) ROM(Read-Only Memory)RAM(隨機(jī)存取存儲(chǔ)器): 在運(yùn)行狀態(tài)可以隨時(shí)進(jìn)行讀或?qū)懖僮鳌?存儲(chǔ)的數(shù)據(jù)必須有電源供應(yīng)才能保存, 一旦掉電, 數(shù)據(jù)全部丟失。ROM(只讀存儲(chǔ)器)：在正常工作狀態(tài)只能讀出信息。 斷電后信息不會(huì)丟失，常用于存放固定信息（如程序、常數(shù)等）。固定ROM可編程ROMPROMEPROME2PROMSRAM(Static RAM)：靜態(tài)RAMD

3、RAM(Dynamic RAM)：動(dòng)態(tài)RAM存儲(chǔ)器的分類(lèi)7.1 只讀存儲(chǔ)器7.1.1 ROM的 定義與基本結(jié)構(gòu)7.1.2 兩維譯碼7.1.3 可編程ROM7.1.4 集成電路ROM7.1.5 ROM的讀操作與時(shí)序圖7.1.6 ROM的應(yīng)用舉例 只讀存儲(chǔ)器，正常工作時(shí)內(nèi)容只能讀出，不能隨時(shí)寫(xiě)入，所以稱(chēng)為只讀存儲(chǔ)器。(Read-Only Memory)ROM的分類(lèi)按寫(xiě)入情況劃分 固定ROM可編程ROMPROMEPROME2PROM按存儲(chǔ)單元中器件劃分 二極管ROM三極管ROMMOS管ROM7.1 .1 ROM的 定義與基本結(jié)構(gòu)存儲(chǔ)矩陣 地址譯碼器地址輸入7.1.1 ROM的定義與基本結(jié)構(gòu)數(shù)據(jù)輸出控

4、制信號(hào)輸入輸出控制電路地址譯碼器存儲(chǔ)矩陣輸出控制電路 ROM主要由地址譯碼器、存儲(chǔ)矩陣和輸出控制電路三部分組成。1）ROM結(jié)構(gòu)示意圖存儲(chǔ)矩陣位線字線輸出控制電路M=44地址譯碼器字線與位線的交點(diǎn)都是一個(gè)存儲(chǔ)單元。交點(diǎn)處有二極管相當(dāng)存1，無(wú)二極管相當(dāng)存0當(dāng)OE=1時(shí)輸出為高阻狀態(tài)000101111101111010001101地 址A1A0D3D2D1D0內(nèi) 容當(dāng)OE=0時(shí)字線存儲(chǔ)矩陣位線字線與位線的交點(diǎn)都是一個(gè)存儲(chǔ)單元。交點(diǎn)處有MOS管相當(dāng)存0，無(wú)MOS管相當(dāng)存1。7.1.2 二維譯碼該存儲(chǔ)器的容量=?由MOS 管組成的ROM17.1.3 可編程ROM PROM：由帶金屬熔絲的二極管組成 若將

5、熔絲燒斷，該單元?jiǎng)t變成“0”。顯然，一旦燒斷后不能再恢復(fù)。 故PROM 中的內(nèi)容只能寫(xiě)一次。 出廠時(shí)，內(nèi)容全為1，利用專(zhuān)用編程工具，將某些熔絲燒斷來(lái)改寫(xiě)存儲(chǔ)內(nèi)容。字線位線熔斷絲 E2PROM：由隧道MOS管組成的，可用電擦出7.1.3 可編程ROM EPROM：由疊柵SIMOS管組成的，芯片外有透明的石英板蓋，利用紫外線照射可以擦出全部的內(nèi)容。 快閃存儲(chǔ)器（Flash Memory ）：讀出操作與普通ROM相同，但寫(xiě)操作是按照Block進(jìn)行，先擦出再寫(xiě)入。 閃速存儲(chǔ)單元不像E2PROM那樣一次只能擦除一個(gè)字，而是可以用一個(gè)信號(hào)，在幾毫秒內(nèi)擦除一大區(qū)段。7.1.4 集成電路EPROMAT27C0

6、10， 128K8位ROM Vpp：是數(shù)據(jù)寫(xiě)入時(shí)的編程電壓（編程寫(xiě)入時(shí)，Vpp=13V）Vcc：是讀操作時(shí)的工作電壓 工作模式A16 A0VPPD7 D0讀00XAiX數(shù)據(jù)輸出輸出無(wú)效X1XXX高阻等待1XXAiX高阻快速編程010AiVPP數(shù)據(jù)輸入編程校驗(yàn)001AiVPP數(shù)據(jù)輸出工 作 模 式7.1.5 ROM的讀操作與時(shí)序圖（2）加入有效的片選信號(hào)（3）使輸出使能信號(hào) 有效，經(jīng)過(guò)一定延時(shí)后，有效數(shù)據(jù)出現(xiàn)在數(shù)據(jù)線上；（4）讓片選信號(hào) 或輸出使能信號(hào) 無(wú)效，經(jīng)過(guò)一定延時(shí)后數(shù)據(jù)線呈高阻態(tài)，本次讀出結(jié)束。（1）欲讀取單元的地址加到存儲(chǔ)器的地址輸入端；（1） 用于存儲(chǔ)固定的專(zhuān)用程序：如計(jì)算機(jī)的BIO

7、S程序 （基本的輸入輸出系統(tǒng)，現(xiàn)在計(jì)算機(jī)的BIOS程序一般都是用的E2PROM）（2） 利用ROM可實(shí)現(xiàn)查表或碼制變換等功能 查表功能 查某個(gè)角度的三角函數(shù) （sin、cos等） 把角度作為地址輸入，其對(duì)應(yīng)的函數(shù)值作為存放在該地址內(nèi)的數(shù)據(jù)，這稱(chēng)為 “造表”。使用時(shí)，根據(jù)輸入的地址(角度)，就可在輸出端得到所需的函數(shù)值，這就稱(chēng)為“查表”。 碼制變換 把欲變換的編碼作為地址，把最終的目的編碼作為相應(yīng)存儲(chǔ)單元中的內(nèi)容即可。7.1.6 ROM的應(yīng)用舉例CI3 I2 I1 I0二進(jìn)制碼O3O2O1O0格雷碼CI3 I2 I1 I0格雷碼O3O2O1O0二進(jìn)制碼00 0 0 00 0 0 010 0 0

8、00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1 0 010 1 1 10 1 0 101 0 0 01 1 0 011 0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1

9、01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0用ROM實(shí)現(xiàn)二進(jìn)制碼與格雷碼相互轉(zhuǎn)換的電路 C(A4)I3 I2 I1 I0(A3A2A1A0)二進(jìn)制碼O3O2O1O0(D3D2D1D0)格雷碼C(A4)I3 I2 I1 I0(A3A2A1A0) 格雷碼O3O2O1O0(D3D2D1D0)二進(jìn)制碼00 0 0 00 0 0 010

10、 0 0 00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1 0 010 1 1 10 1 0 101 0 0 01 1 0 011 0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111

11、 0 1 01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0C=A4I3 I2 I1 I0=A3A2A1A0O3O2O1O0=D3D2D1D0用ROM實(shí)現(xiàn)二進(jìn)制碼與格雷碼相互轉(zhuǎn)換的電路 （3） ROM 在波形發(fā)生器中的應(yīng)用ROMD/A計(jì)數(shù)器CP計(jì)數(shù)脈沖送示波器34A1A2A0D3D2D1D0D/A010000000000011111

12、11111100000000000000000000001111111111124812963A1A2A0D3D2D1D0D/A01000000000001111111111100000000000000000000001111111111124812963tuo07.2 隨機(jī)存取存儲(chǔ)器（RAM）7.2.1 靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)7.2.2 同步靜態(tài)隨機(jī)存取存儲(chǔ)器（SSRAM）7.2.4 存儲(chǔ)器容量的擴(kuò)展7.2.3 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器7.2 隨機(jī)存取存儲(chǔ)器（RAM）7.2.1 靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)1 SRAM 的基本結(jié)構(gòu)CE OE WE =100高阻CE OE WE =00X

13、輸入CE OE WE =010輸出CE OE WE =011輸出呈高阻狀態(tài)SRAM 的工作模式 工作模式 CE WE OE I /O0 I /Om-1 保持(微功耗) 1 X X 高阻 讀 0 1 0 數(shù)據(jù)輸出 寫(xiě) 0 0 X 數(shù)據(jù)輸入 輸出無(wú)效 0 1 1 高阻 2. RAM存儲(chǔ)單元 靜態(tài)SRAM(Static RAM)雙穩(wěn)態(tài)存儲(chǔ)單元電路列存儲(chǔ)單元公用的門(mén)控制管，與讀寫(xiě)控制電路相接Yi 1時(shí)導(dǎo)通本單元門(mén)控制管:控制觸發(fā)器與位線的接通。Xi =1時(shí)導(dǎo)通來(lái)自列地址譯碼器的輸出來(lái)自行地址譯碼器的輸出2. RAM存儲(chǔ)單元 靜態(tài)SRAM(Static RAM)T5、T6導(dǎo)通T7 、T8均導(dǎo)通Xi =1

14、Yj =1觸發(fā)器的輸出與數(shù)據(jù)線接通，該單元通過(guò)數(shù)據(jù)線讀取數(shù)據(jù)。觸發(fā)器與位線接通靜態(tài)RAM特點(diǎn)是：只要不斷電，數(shù)據(jù)就永久保存3. SRAM的讀寫(xiě)操作及時(shí)序圖讀操作時(shí)序圖3. SRAM的寫(xiě)操作及時(shí)序圖寫(xiě)操作時(shí)序圖7.2.2 同步靜態(tài)隨機(jī)存取存儲(chǔ)器（SSRAM）SSRAM是一種高速RAM。與SRAM不同, SSRAM的讀寫(xiě)操作是在時(shí)鐘脈沖節(jié)拍控制下完成的。寄存地址線上的地址寄存要寫(xiě)入的數(shù)據(jù)ADV=0:普通模式讀寫(xiě)ADV=1:叢發(fā)模式讀寫(xiě) =0:寫(xiě)操作 =1:讀操作 寄存各種使能控制信號(hào)，生成最終的內(nèi)部讀寫(xiě)控制信號(hào)；2位二進(jìn)制計(jì)數(shù)器, 處理A1A0ADV=0:普通模式讀寫(xiě)片選無(wú)效=0:寫(xiě)操作WE=1:

15、讀操作WE普通模式讀寫(xiě)模式:在每個(gè)時(shí)鐘有效沿鎖存輸入信號(hào),在一個(gè)時(shí)鐘周期內(nèi),由內(nèi)部電路完成數(shù)據(jù)的讀(寫(xiě))操作。讀A1地址單元數(shù)據(jù)I/O輸出A1數(shù)據(jù);開(kāi)始讀A2數(shù)據(jù)I/O輸出A2數(shù)據(jù);開(kāi)始讀A3 數(shù)據(jù)I/O輸出A6數(shù)據(jù);開(kāi)始讀A7數(shù)據(jù)開(kāi)始讀A4地址單元數(shù)據(jù)I/O輸入A5數(shù)據(jù);開(kāi)始寫(xiě)A6數(shù)據(jù)I/O輸出A4數(shù)據(jù);開(kāi)始寫(xiě)A5數(shù)據(jù),讀A2地址單元數(shù)據(jù)叢發(fā)模式讀A2+1中的數(shù)據(jù)叢發(fā)模式讀A2+2中的數(shù)據(jù)叢發(fā)模式讀A2+3中的數(shù)據(jù)叢發(fā)模式重新讀A2中的數(shù)據(jù) ADV=1:叢發(fā)模式讀寫(xiě)叢發(fā)模式讀寫(xiě)模式：在有新地址輸入后,自動(dòng)產(chǎn)生后續(xù)地址進(jìn)行讀寫(xiě)操作,地址總線讓出讀A1地址單元數(shù)據(jù)叢發(fā)模式讀A1+1中的數(shù)據(jù)叢發(fā)模

16、式讀A1+2中的數(shù)據(jù)在由SSRAM構(gòu)成的計(jì)算機(jī)系統(tǒng)中，由于在時(shí)鐘有效沿到來(lái)時(shí)，地址、數(shù)據(jù)、控制等信號(hào)被鎖存到SSRAM內(nèi)部的寄存器中，因此讀寫(xiě)過(guò)程的延時(shí)等待均在時(shí)鐘作用下，由SSRAM內(nèi)部控制完成。此時(shí)，系統(tǒng)中的微處理器在讀寫(xiě)SSRAM的同時(shí)，可以處理其他任務(wù)，從而提高了整個(gè)系統(tǒng)的工作速度。 SSRAM的使用特點(diǎn)：兩種特殊類(lèi)型的SRAM 1、動(dòng)態(tài)存儲(chǔ)單元及基本操作原理 T 存儲(chǔ)單元寫(xiě)操作:X=1 =0T導(dǎo)通，電容器C與位線B連通 輸入緩沖器被選通，數(shù)據(jù)DI經(jīng)緩沖器和位線寫(xiě)入存儲(chǔ)單元 如果DI為1，則向電容器充電，C存1;反之電容器放電,C存0 。 - 刷新R行選線X讀/寫(xiě)輸出緩沖器/靈敏放大器

17、刷新緩沖器輸入緩沖器位線B7.2.3 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器讀操作:X=1 =1T導(dǎo)通，電容器C與位線B連通 輸出緩沖器/靈敏放大器被選通，C中存儲(chǔ)的數(shù)據(jù)通過(guò)位線和緩沖器輸出 T / 刷新R行選線X輸出緩沖器/靈敏放大器刷新緩沖器輸入緩沖器位線B每次讀出后，必須及時(shí)對(duì)讀出單元刷新，即此時(shí)刷新控制R也為高電平，則讀出的數(shù)據(jù)又經(jīng)刷新緩沖器和位線對(duì)電容器C進(jìn)行刷新。2、DRAM的操作時(shí)序7.2.4 存儲(chǔ)器容量的擴(kuò)展 位擴(kuò)展可以利用芯片的并聯(lián)方式實(shí)現(xiàn)。CEA11A0WED0 D1 D2 D3WECEA0A114K4位I/O0 I/O1 I/O2 I/O3D12 D13 D14 D15CEA0A114K4位

18、I/O0 I/O1 I/O2 I/O3WE1. 字長(zhǎng)（位數(shù)）的擴(kuò)展-用4K4位的芯片組成4K16位的存儲(chǔ)系統(tǒng)。7.2.4 RAM存儲(chǔ)容量的擴(kuò)展2. 字?jǐn)?shù)的擴(kuò)展用用8K8位的芯片組成32K8位的存儲(chǔ)系統(tǒng)。RAM1D0D7A0A12CE1芯片數(shù)=4RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1系統(tǒng)地址線數(shù)=15系統(tǒng):A0 A14 A13 A14?2000H2001H2002H3FFFH 4000H400H4002H5FFFH 6000H6001H6002H7FFFH 0000H0001H0002H1FFFH芯片:A0 A12 32K8位存儲(chǔ)器系統(tǒng)的

19、地址分配表各RAM芯片譯碼器有效輸出端擴(kuò)展的地址輸入端A14 A138K8位RAM芯片地址輸入端A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0對(duì)應(yīng)的十六進(jìn)制地址碼0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 10000H0001H0002H1FFFH0 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1

20、 01 1 1 1 1 1 1 1 1 1 1 1 12000H2001H2002H3FFFH 1 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 14000H400H4002H5FFFH Y0Y1Y2Y31 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 16000H6001H6002H7

21、FFFH 字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器控制存儲(chǔ)器芯片的片選輸入端來(lái)實(shí)現(xiàn)。 7.3 復(fù)雜可編程邏輯器件(CPLD)7.3.1 CPLD的結(jié)構(gòu)7.3.2 CPLD編程簡(jiǎn)介PLD的結(jié)構(gòu)、表示方法及分類(lèi)與門(mén)陣列或門(mén)陣列乘積項(xiàng)和項(xiàng)PLD主體輸入電路輸入信號(hào)互補(bǔ)輸入輸出電路輸出函數(shù)反饋輸入信號(hào) 可由或陣列直接輸出，構(gòu)成組合輸出； 通過(guò)寄存器輸出，構(gòu)成時(shí)序方式輸出。1、PLD的基本結(jié)構(gòu)與門(mén)陣列或門(mén)陣列乘積項(xiàng)和項(xiàng)互補(bǔ)輸入2、PLD的邏輯符號(hào)表示方法(1) 連接的方式(2)基本門(mén)電路的表示方式F1=ABC與門(mén)或門(mén)ABCDF1 AB C& L AB C1L DF1=A+B+C+D三態(tài)輸出緩沖器輸出恒等于0的與門(mén)輸

22、出為1的與門(mén)輸入緩沖器(2)基本門(mén)電路的表示方式3、PLD的分類(lèi)PROMPLAPALGAL低密度可編程邏輯器件（LDPLD）EPLDCPLDFPGA高密度可編程邏輯器件（HDPLD）可編程邏輯器件（PLD） 按集成密度劃分為 按結(jié)構(gòu)特點(diǎn)劃分 基于與或陣列結(jié)構(gòu)的器件陣列型 PROM,EEPROM PAL,GAL(簡(jiǎn)單PLD) CPLD復(fù)雜可編程器件 基于門(mén)陣列結(jié)構(gòu)的器件單元型 FPGA現(xiàn)場(chǎng)可編程門(mén)陣列PLD中的三種與、或陣列與陣列、或陣列均可編程(PLA)與陣列固定，或陣列可編程(PROM)與陣列可編程，或陣列固定(PAL和GAL等)按陣列型中的與、或陣列是否編程分將其細(xì)分為三種按編程工藝分類(lèi)

23、熔絲或反熔絲編程器件Actel公司的FPGA器件體積小、集成度高、速度高、易加密、抗干擾、耐高溫只能一次編程，在設(shè)計(jì)初期階段不靈活 Actel推出用Flash編程保存數(shù)據(jù)的FPGA SRAM大多數(shù)公司的FPGA可反復(fù)編程，實(shí)現(xiàn)系統(tǒng)功能的動(dòng)態(tài)重構(gòu)每次上電需重新下載，實(shí)際應(yīng)用時(shí)需外掛EEPROM用于保存程序 EEPROM大多數(shù)CPLD器件可反復(fù)編程不用每次上電重新下載，但相對(duì)速度慢，功耗大大的PLD生產(chǎn)廠家復(fù)雜可編程邏輯器件(CPLD) 與PAL、GAL相比，CPLD的集成度更高，有更多的輸入端、乘積項(xiàng)和更多的宏單元；每個(gè)塊之間可以使用可編程內(nèi)部連線(或者稱(chēng)為可編程的開(kāi)關(guān)矩陣)實(shí)現(xiàn)相互連接。CPLD器件內(nèi)部含有多個(gè)邏輯塊，每個(gè)邏輯塊都相當(dāng)于一個(gè)GAL器件;7.3.1 CPLD的結(jié)構(gòu)更多乘積項(xiàng)、更多宏單元、更多的輸入信號(hào)。7.3.1 CPLD的結(jié)構(gòu)通用的CPLD器件邏輯塊的結(jié)構(gòu) 內(nèi)部可編程連線區(qū) n 宏單元1 宏單元2 宏單元3 可編程乘積項(xiàng)陣列 乘積項(xiàng)分配 宏單元m 內(nèi)部可編