山大數(shù)字電子技術(shù)基礎(chǔ)課件第7章半導(dǎo)體存儲(chǔ)器第2節(jié) 隨機(jī)存儲(chǔ)器

1、第二節(jié) 隨機(jī)存儲(chǔ)器 靜態(tài)隨機(jī)存儲(chǔ)器 動(dòng)態(tài)隨機(jī)存儲(chǔ)器下頁總目錄推出1返回下頁上頁一、靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）1. SRAM的結(jié)構(gòu)片選輸入端讀/寫控制端行地址譯碼器存儲(chǔ)矩陣讀寫控制電路A0列地址譯碼器AiAi+1An-12下頁返回上頁行地址譯碼器從存儲(chǔ)矩陣中選中一行存儲(chǔ)單元；列地址譯碼器從字線選中的一行存儲(chǔ)單元中再選1位（或幾位），使這些被選中的單元經(jīng)讀/寫控制電路，與輸入/輸出端接通，以便對這些單元進(jìn)行讀/寫操作。各部分功能3下頁返回上頁用于對電路的工作狀態(tài)進(jìn)行控制。當(dāng)讀/寫控制信號(hào)為1時(shí)，執(zhí)行讀操作，將存儲(chǔ)單元里的數(shù)據(jù)送到輸入/輸出端上。當(dāng)讀/寫控制信號(hào)為0時(shí)，執(zhí)行寫操作，加到輸入/輸出端上

2、的數(shù)據(jù)被寫到存儲(chǔ)單元中。 讀/寫控制電路：片選輸入端：片選輸入信號(hào)為0時(shí)，RAM為正常工作狀態(tài)。片選輸入信號(hào)為1時(shí)，不能對RAM進(jìn)行讀/寫操作。4下頁返回上頁2. SRAM的靜態(tài)存儲(chǔ)單元靜態(tài)存儲(chǔ)單元是在靜態(tài)觸發(fā)器的基礎(chǔ)上附加門控管而構(gòu)成的存儲(chǔ)單元位線字線VDDYjXiB jB jT1T2T4T3T6T5T8T7A2 A3 六管NMOS靜態(tài)存儲(chǔ)單元5下頁返回上頁VDDYjXiB jB jT1T2T4T3T6T5T8T7A2A3 基本RS觸發(fā)器T5和T6是門控管，作模擬開關(guān)（Xi決定開關(guān)狀態(tài)），用以控制觸發(fā)器的輸出和位線之間的關(guān)系。Xi = 1時(shí)T5、T6導(dǎo)通，觸發(fā)器與位線接通。Xi = 0時(shí)T5

3、、T6截止，觸發(fā)器與位線斷開。位線6下頁返回上頁T7、T8是每一列存儲(chǔ)單元公用的門控管，用于和讀/寫緩沖放大器之間的連接。Yj = 1時(shí)T7、T8導(dǎo)通，Yj = 0時(shí)T7、T8截止。列地址譯碼器輸出VDDYjXiB jB jT1T2T4T3T6T5T8T7A3 A2 7下頁返回上頁結(jié)構(gòu)形式和工作原理，與六管NMOS存儲(chǔ)單元相仿，T2、T4是P溝道MOS管，VDDYjXiB jT1T2T4T3T6T5T8T7D D 六管CMOS靜態(tài)存儲(chǔ)單元采用CMOS工藝的SRAM正常工作時(shí)功耗很低，能在降低電源電壓的狀態(tài)下保存數(shù)據(jù)。8下頁返回上頁二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM） RAM的動(dòng)態(tài)存儲(chǔ)單元是利用MOS

4、管柵極電容可以存儲(chǔ)電荷的原理制成的。 存儲(chǔ)單元的結(jié)構(gòu)能做得非常簡單，普遍應(yīng)用于大容量、高集成度的RAM中。由于柵極電容的容量很?。ㄍǔH為幾皮法），而漏電流又不可能絕對等于零，所以電荷保存的時(shí)間有限。 為了及時(shí)補(bǔ)充漏掉的電荷以避免存儲(chǔ)的信號(hào)丟失，必須定時(shí)給柵極電容補(bǔ)充電荷，通常將這種操作稱為刷新或再生。因此，DRAM工作時(shí)必須輔以必要的刷新控制電路，同時(shí)也使操作復(fù)雜化了。1. DRAM的動(dòng)態(tài)存儲(chǔ)單元9下頁返回上頁 早期采用的動(dòng)態(tài)存儲(chǔ)單元為四管電路或三管電路。這兩種電路的優(yōu)點(diǎn)是外圍控制電路比較簡單，讀出信號(hào)也比較大。缺點(diǎn)是電路結(jié)構(gòu)仍不夠簡單，不利于提高集成度。單管動(dòng)態(tài)存儲(chǔ)單元是所有存儲(chǔ)單元中電路

5、結(jié)構(gòu)最簡單的一種。是目前所有大容量DRAM首選的存儲(chǔ)單元。字 線位線單管動(dòng)態(tài)MOS存儲(chǔ)單元在進(jìn)行寫操作時(shí)，字線給出高電平，使T導(dǎo)通，位線上的數(shù)據(jù)便通過T被存入CS中。在進(jìn)行讀操作時(shí)，字線同樣給出高電平，使T導(dǎo)通， CS經(jīng)T向位線上的電容CB提供電荷，使位線獲得讀出的信號(hào)電平。10下頁返回上頁DRAM中的單管動(dòng)態(tài)存儲(chǔ)單元也是按行、列排成矩陣式結(jié)構(gòu)，并且在每根位線上接有靈敏度恢復(fù)/讀出放大器。DRAM中的靈敏度恢復(fù)/讀出放大器2. 靈敏度恢復(fù)/讀出放大器11下頁返回上頁靈敏度恢復(fù)/讀出放大器的讀出過程（a）讀出0的情況 （b）讀出1的情況（a）（b）使用了靈敏度恢復(fù)/讀出放大器之后，在每次讀出數(shù)據(jù)的同時(shí)也完成了對存儲(chǔ)單元原來所存數(shù)據(jù)的刷新。因此，DRAM中的刷新操作是通過按行依次執(zhí)行一次操作來實(shí)現(xiàn)的。刷新時(shí)輸出被置成高阻態(tài)。12返回