數(shù)字電子技術(shù)實(shí)驗(yàn)指導(dǎo)書(DOC)

1、 數(shù)字電子技術(shù)實(shí)驗(yàn)指導(dǎo)書韶關(guān)學(xué)院自動(dòng)化專業(yè)用）自動(dòng)化系2014年1月10日實(shí)驗(yàn)室：信工405數(shù)字電子技術(shù)實(shí)驗(yàn)必讀本實(shí)驗(yàn)指導(dǎo)書是根據(jù)本科教學(xué)大綱安排的，共計(jì)14學(xué)時(shí)。第一個(gè)實(shí)驗(yàn)為基礎(chǔ)性實(shí)驗(yàn)，第二和第七個(gè)實(shí)驗(yàn)為設(shè)計(jì)性實(shí)驗(yàn)，其余為綜合性實(shí)驗(yàn)。本實(shí)驗(yàn)采取一人一組，實(shí)驗(yàn)以班級為單位統(tǒng)一安排。1學(xué)生在每次實(shí)驗(yàn)前應(yīng)認(rèn)真預(yù)習(xí)，用自己的語言簡要的寫明實(shí)驗(yàn)?zāi)康摹?shí)驗(yàn)原理，編寫預(yù)習(xí)報(bào)告，了解實(shí)驗(yàn)內(nèi)容、儀器性能、使用方法以及注意事項(xiàng)等，同時(shí)畫好必要的記錄表格，以備實(shí)驗(yàn)時(shí)作原始記錄。教師要檢查學(xué)生的預(yù)習(xí)情況，未預(yù)習(xí)者不得進(jìn)行實(shí)驗(yàn)。2學(xué)生上實(shí)驗(yàn)課不得遲到，對遲到者，教師可酌情停止其實(shí)驗(yàn)。3非本次實(shí)驗(yàn)用的儀器設(shè)備，未經(jīng)老師

2、許可不得任意動(dòng)用。4實(shí)驗(yàn)時(shí)應(yīng)聽從教師指導(dǎo)。實(shí)驗(yàn)線路應(yīng)簡潔合理，線路接好后應(yīng)反復(fù)檢查，確認(rèn)無誤時(shí)才接通電源。5數(shù)據(jù)記錄記錄實(shí)驗(yàn)的原始數(shù)據(jù)，實(shí)驗(yàn)期間當(dāng)場提交。拒絕抄襲。6實(shí)驗(yàn)結(jié)束時(shí)，不要立即拆線，應(yīng)先對實(shí)驗(yàn)記錄進(jìn)行仔細(xì)查閱，看看有無遺漏和錯(cuò)誤，再提請指導(dǎo)教師查閱同意，然后才能拆線。7實(shí)驗(yàn)結(jié)束后，須將導(dǎo)線、儀器設(shè)備等整理好，恢復(fù)原位，并將原始數(shù)據(jù)填入正式表格中，經(jīng)指導(dǎo)教師簽名后，才能離開實(shí)驗(yàn)室。實(shí)驗(yàn)1實(shí)驗(yàn)2實(shí)驗(yàn)3實(shí)驗(yàn)4實(shí)驗(yàn)5實(shí)驗(yàn)6實(shí)驗(yàn)7目錄TTL基本邏輯門功能測試組合邏輯電路的設(shè)計(jì)譯碼器及其應(yīng)用數(shù)碼管顯示電路及應(yīng)用數(shù)據(jù)選擇器及其應(yīng)用同步時(shí)序邏輯電路分析計(jì)數(shù)器及其應(yīng)用實(shí)驗(yàn)1TTL基本邏輯門功能測試一、

3、實(shí)驗(yàn)?zāi)康?、熟悉數(shù)字電路試驗(yàn)箱各部分電路的基本功能和使用方法2、熟悉TTL集成邏輯門電路實(shí)驗(yàn)芯片的外形和引腳排列3、掌握實(shí)驗(yàn)芯片門電路的邏輯功能二、實(shí)驗(yàn)設(shè)備及材料數(shù)字邏輯電路實(shí)驗(yàn)箱，集成芯片74LS00（四2輸入與非門）、74LS04（六反相器）、74LS08（四2輸入與門）、74LS10（三3輸入與非門）、74LS20（二4輸入與非門）和導(dǎo)線若干。三、實(shí)驗(yàn)原理1、數(shù)字電路基本邏輯單元的工作原理數(shù)字電路工作過程是數(shù)字信號，而數(shù)字信號是一種在時(shí)間和數(shù)量上不連續(xù)的信號。（1）反映事物邏輯關(guān)系的變量稱為邏輯變量，通常用“0”和“1”兩個(gè)基本符號表示兩個(gè)對立的離散狀態(tài)，反映電路上的高電平和低電平，稱為

4、二值信息。（2）數(shù)字電路中的二極管有導(dǎo)通和截止兩種對立工作狀態(tài)。三極管有飽和、截止兩種對立的工作狀態(tài)。它們都工作在開、關(guān)狀態(tài)，分別用“1”和“0”來表示導(dǎo)通和斷開的情況。（3）在數(shù)字電路中，以邏輯代數(shù)作為數(shù)學(xué)工具，采用邏輯分析和設(shè)計(jì)的方法來研究電路輸入狀態(tài)和輸出狀態(tài)之間的邏輯關(guān)系，而不必關(guān)心具體的大小。2、TTL集成與非門電路的邏輯功能的測試TTL集成與非門是數(shù)字電路中廣泛使用的一種邏輯門。實(shí)驗(yàn)采用二4輸入與非門74LS20芯片，其內(nèi)部有2個(gè)互相獨(dú)立的與非門，每個(gè)與非門有4個(gè)輸入端和1個(gè)輸出端。74LS20芯片引腳排列和邏輯符號如圖2-1所示。4321011111981234567圖2-174

5、LS20芯片引腳排列和邏輯符號與非門的邏輯功能是：“輸入信號只要有低電平，輸出信號為高電平；輸入信號全為高電平，輸出則為低電平”（即有0得1,全1得0）。在測試與非門的邏輯功能時(shí)，輸入端接至邏輯撥位開關(guān)，開關(guān)向上為邏輯“1”，相應(yīng)燈亮；開關(guān)向下為邏輯“0”，相應(yīng)燈不亮。輸出端接發(fā)光二極管顯示,亮為邏輯“1”，不亮則為邏輯“0”。四、實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)邏輯門集成芯片插在擴(kuò)展板上。芯片Vcc電源為+5V,“GND”為地74LS20芯片按圖21所示連接，二進(jìn)制的輸入端A、B、C、D接邏輯撥位開關(guān)，燈亮為高電平邏輯“1”，燈滅為低電平邏輯“0”，輸出端Y接發(fā)光二極管顯示。按照真值表逐項(xiàng)測試。但是，對于74L

6、S20芯片有4個(gè)輸入端的與非門，有16個(gè)最小項(xiàng),根據(jù)與非門的邏輯功能，只要按表21所示的5項(xiàng)進(jìn)行測試，便能判斷與非門的邏輯功能是否正常。表2-1雙4輸入與非門74LS20功能測試輸入端輸出端ABCDY11110111101111011110同理，測試集成邏輯門芯片74LS00、74LS04、74LS08、74LS10，分別自擬真值表，記錄實(shí)驗(yàn)狀態(tài)，總結(jié)各邏輯門的邏輯功能。五、預(yù)習(xí)要求復(fù)習(xí)TTL集成邏輯門的有關(guān)內(nèi)容，認(rèn)真閱讀使用TTL門的注意事項(xiàng)。了解數(shù)字電路實(shí)驗(yàn)箱的結(jié)構(gòu)、功能及使用方法。寫出集成芯片74LS00(四2輸入與非門)、74LS04(六反相器)、74LS08(四2輸入與門)、74LS

7、10(三3輸入與非門)、74LS20(二4輸入與非門)的真值表。六、實(shí)驗(yàn)報(bào)告與思考題列表記錄74LS00、74LS04、74LS08、74LS10、74LS20實(shí)驗(yàn)結(jié)果，寫出各芯片的邏輯功能。怎樣判斷門電路邏輯功能是否正常？與非門一個(gè)輸入端接連續(xù)脈沖，其余端什么狀態(tài)時(shí)允許脈沖通過？什么狀態(tài)時(shí)禁止脈沖通過？1Vcc-142-1B4B133-4A-124-2A1Y-115-2B3B1074LS0062Y3A9A1GND3Y-8Ai?B附：實(shí)驗(yàn)TTL集成芯片引腳排列和邏輯符號12345671A1B1Y2A2B2YGNDVcc144B卜134Ak124Yh113B卜103A3Yk8AB74LS0812

8、34561AB盤C74LSI01234567VC2D2CNC2B2A2Y432101111198ABCD實(shí)驗(yàn)2組合邏輯電路的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、加深理解組合邏輯電路的特點(diǎn)和一般分析方法。2、掌握組合邏輯電路的分析方法和設(shè)計(jì)方法。二、實(shí)驗(yàn)設(shè)備及材料數(shù)字邏輯電路實(shí)驗(yàn)箱，集成芯片74LS00（四2輸入與非門）、74LS04（六反相器）、74LS10（三3輸入與非門）、74LS20（二4輸入與非門）和導(dǎo)線若干。三、實(shí)驗(yàn)原理組合邏輯電路的設(shè)計(jì)是指根據(jù)已知條件和所需實(shí)現(xiàn)的邏輯功能，設(shè)計(jì)出最簡單的邏輯電路圖。設(shè)計(jì)思想如圖2-1所示，用門電路設(shè)計(jì)組合邏輯電路的步驟為1、根據(jù)題目邏輯問題的要求，確定輸入變量和輸

9、出變量“0”和“1”的含義，列出真值表。2、由于真值表寫出邏輯函數(shù)表達(dá)式，或者直接畫出函數(shù)的卡諾圖。3、對邏輯函數(shù)化簡或變換，得到所需的最簡表達(dá)式。4、由最簡表達(dá)式用給定的或相應(yīng)的邏輯門構(gòu)成電路，畫出邏輯電路圖。5、驗(yàn)證設(shè)計(jì)的正確性。圖2-1組合邏輯電路的設(shè)計(jì)思路與步驟四、實(shí)驗(yàn)內(nèi)容組合邏輯電路的設(shè)計(jì)：4位代碼數(shù)字鎖設(shè)計(jì)電路。使用最少的與非門、非門設(shè)計(jì)一把四位輸入數(shù)字鎖，如圖所示，A,B,C,D為輸入的四個(gè)代碼。每把鎖有四位數(shù)字代碼（如0101,1001等）。不開鎖時(shí)，既沒有輸入（A,B,C,D均為零），信號輸出為0（Z1=0，Z2=0）。如果輸入代碼符合該鎖的代碼時(shí)，鎖才能被打開(Z1=1,Z

10、2=0)；如果不符，開鎖時(shí)，電路發(fā)出報(bào)警信號(Z1=O,Z2=l)。Z1Z2五、預(yù)習(xí)要求1、復(fù)習(xí)各種基本門電路的功能。2、設(shè)計(jì)4位代碼數(shù)字鎖設(shè)計(jì)電路，要求寫出步驟(真值表、卡諾圖、邏輯表達(dá)式)，用實(shí)驗(yàn)給定的集成芯片實(shí)現(xiàn)邏輯電路。3、把所設(shè)計(jì)的邏輯電路利用multisim軟件實(shí)現(xiàn)仿真并驗(yàn)證電路的正確性。實(shí)驗(yàn)3譯碼器及其應(yīng)用實(shí)驗(yàn)?zāi)康?、掌握3線-8線譯碼器的邏輯功能。2、掌握3線-8線譯碼器的應(yīng)用。3、掌握用中規(guī)模集成芯片74LS138實(shí)現(xiàn)邏輯函數(shù)和數(shù)據(jù)分配器的方法。二、實(shí)驗(yàn)設(shè)備及材料數(shù)字邏輯電路實(shí)驗(yàn)箱，集成芯片74LS20、74LS138三、實(shí)驗(yàn)原理譯碼器是編碼的逆過程，將二進(jìn)制代碼所表示的信息

11、翻譯出來，稱為譯碼。實(shí)現(xiàn)譯碼功能的電路稱為譯碼器。譯碼器在數(shù)字電路中應(yīng)用廣泛，不僅用于代碼轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)據(jù)分配、存儲器尋址和組合控制信號等。常用的譯碼器有二進(jìn)制譯碼器，二一十進(jìn)制譯碼器和七段譯碼器。不同的功能可選用不同種類的譯碼器。二進(jìn)制譯碼器是將n位二進(jìn)制代碼譯成電路的2n種輸出狀態(tài)。一般原理如圖3-1所示。匚L:進(jìn)制1=1制碼輸入譯碼霧丄卽個(gè)輸出快能輸入圖3-1譯碼器原理圖中規(guī)模3線一8線譯碼器集成芯片74HC138含有輸入使能端，n個(gè)輸入端，2n個(gè)輸出端。當(dāng)使能輸入端滿足要求時(shí)，輸入一組代碼，輸出對應(yīng)十進(jìn)制的只有一個(gè)低電平為有效電平，其余的輸出為無效狀態(tài)高電平。每一組輸出

12、所代表的函數(shù)對應(yīng)于n個(gè)輸入變量的最小項(xiàng)。二進(jìn)制譯碼器實(shí)際上也是負(fù)脈沖輸出的脈沖分配器，若利用使能端中的一個(gè)輸入端輸入數(shù)據(jù)信息，器件就稱為一個(gè)數(shù)據(jù)分配器（又稱為多路數(shù)據(jù)分配器）。中規(guī)模集成譯碼器74LS138：74LS138是集成3線一8線譯碼器，在數(shù)字系統(tǒng)中應(yīng)用比較廣泛。5TjT1；f,kKA,屯EE:.1-CD圖3-274LS138譯碼器引腳排列圖圖32是其引腳排列。其中A、A、A為地址輸入端，兀為譯碼輸出210端，養(yǎng)、匚為使能端。四、實(shí)驗(yàn)內(nèi)容1、74LS138譯碼器邏輯功能測試（驗(yàn)證性實(shí)驗(yàn)）集成芯片74LS138的8腳接地，16腳接電源（+5V），使能端E接高電平，3使能端呂、二為低電平，

13、輸出端廠二分別接到8個(gè)發(fā)光二極管顯示，以低電平滅燈顯示十進(jìn)制數(shù)，輸入端接邏輯撥位開關(guān)，輸入二進(jìn)制數(shù)據(jù)。實(shí)驗(yàn)結(jié)果記入表3-1中。表3-1測試譯碼器74LS138邏輯功能表使能端輸入端輸出E3E2EiA2A1A0Y0YiY2Y3Y4Y567X1XXXXXX1XXX1000001000011000101000111001001001011001101001112、集成芯片74LS138譯碼器的應(yīng)用（設(shè)計(jì)性實(shí)驗(yàn)）利用74LS138譯碼器和74LS20實(shí)現(xiàn)邏輯函數(shù)：利用3線8線譯碼器能夠產(chǎn)生3變量函數(shù)的全部最小項(xiàng)，實(shí)現(xiàn)3變量的邏輯函數(shù)。用74LS138實(shí)現(xiàn)邏輯函數(shù)F=ABC+ABC+ABC+ABC。畫出

14、實(shí)現(xiàn)電路原理圖，并利用multisim軟件實(shí)現(xiàn)仿真，通過實(shí)驗(yàn)進(jìn)行驗(yàn)證。自擬表格記錄實(shí)驗(yàn)數(shù)據(jù)（表格必須有使能端、輸入端、輸出端的數(shù)據(jù)）五、預(yù)習(xí)要求1、復(fù)習(xí)有關(guān)譯碼器的原理2、根據(jù)實(shí)驗(yàn)任務(wù)，畫出所需的實(shí)驗(yàn)線路及記錄表格，實(shí)驗(yàn)前并利用multisim軟件實(shí)現(xiàn)仿真六、實(shí)驗(yàn)報(bào)告與思考題1、畫出實(shí)驗(yàn)的原理圖，記錄實(shí)驗(yàn)結(jié)果，進(jìn)行分析和小結(jié)。2、掌握用3線-8線譯碼器實(shí)現(xiàn)邏輯函數(shù)的方法。實(shí)驗(yàn)4數(shù)碼管顯示電路及應(yīng)用實(shí)驗(yàn)?zāi)康?、熟悉七段共陰、共陽LED數(shù)碼管的結(jié)構(gòu)及其使用方法。2、熟悉共陰譯碼驅(qū)動(dòng)電路的原理及使用方法。3、掌握數(shù)碼顯示電路的應(yīng)用。二、實(shí)驗(yàn)設(shè)備及材料數(shù)字邏輯電路實(shí)驗(yàn)箱共陰數(shù)碼管，4線一七段譯碼/驅(qū)動(dòng)

15、器74LS48。三、實(shí)驗(yàn)原理4線一七段譯碼/驅(qū)動(dòng)器是對給定的代碼進(jìn)行翻譯，直觀地用七段顯示數(shù)字。顯示與譯碼是配套使用的。在數(shù)字測量儀表和各種數(shù)字系統(tǒng)中，將數(shù)字量直觀地顯示出來。人們一方面可直接讀取測量和運(yùn)算的結(jié)果；另一方面可用于監(jiān)視數(shù)字系統(tǒng)的工作情況。因此，數(shù)字顯示電路是許多數(shù)字設(shè)備不可缺少的部分。數(shù)字顯示電路通常由譯碼器、驅(qū)動(dòng)器和顯示器等部分組成的。如圖4-1所示。輸入信號*計(jì)數(shù)器-驅(qū)動(dòng)器示器圖4-1數(shù)字顯示電路組成方框圖1、LED數(shù)碼管數(shù)碼的顯示方式一般有三種：字型重疊顯示式；分段顯示式；點(diǎn)陣顯示式。以分段顯示式應(yīng)用最為普遍。主要器件是七段發(fā)光二極管(LED)顯示器。它可分為兩種形式：一種

16、是共陽極顯示器，另一種是共陰極顯示器。如圖4-2,4-3所示。(a)七段共陰發(fā)光二極管101|hie|IAI(b)共陰引腳圖圖4-2七段共陰數(shù)碼管(a)七段共陽發(fā)光二極管八|BfVcc；aibf|.Pel_lLJedVccgh3Iu寸(b)共陽引腳圖圖4-3七段共陽數(shù)碼管一個(gè)數(shù)碼管可以顯示一位09十進(jìn)制數(shù)和一個(gè)小數(shù)點(diǎn)。小型數(shù)碼管(0.5英寸和0.36英寸)每段發(fā)光二極管的正向壓降，隨著顯示光(通常為紅、綠、黃、橙色)的顏色不同而略有差別，通常約為22.5V，每個(gè)發(fā)光二極管的點(diǎn)亮電流在510mA。LED數(shù)碼管要顯示BCD碼所表示的十進(jìn)制數(shù)字需要有一個(gè)專門的譯碼器，該譯碼器不但要有譯碼功能，還要有

17、相當(dāng)?shù)尿?qū)動(dòng)能力。2、譯碼驅(qū)動(dòng)器(1)4線一七段顯示共陰極譯碼驅(qū)動(dòng)器74LS48半導(dǎo)體數(shù)碼管可以用TTL或CMOS集成電路直接驅(qū)動(dòng)，為此就需要用顯示譯碼器將BCD代碼譯成數(shù)碼管所需的驅(qū)動(dòng)信號，以便使數(shù)碼管用二進(jìn)制數(shù)字顯示出BCD代碼所表示的數(shù)值。74LS48是BCD輸入，有上拉電阻能夠配合七段發(fā)光二極管工作的4線一七段譯碼/驅(qū)動(dòng)器，它的邏輯符號如圖4-4(b)所示。D、C、B、A是BCD碼的輸入端，Ya,Yb,Yc,Yg,是譯碼輸出，用“1”表示數(shù)碼管中筆段的點(diǎn)亮狀態(tài)，用“0”表示數(shù)碼管中筆段的熄滅狀態(tài)，譯碼/驅(qū)動(dòng)器集成芯片引腳排列如圖4-4(a)所示。為試燈端、為滅零輸入端，它們都是低電平有效

18、。當(dāng)為低電平、為高電平時(shí)，數(shù)碼管輸出全為1,顯示筆段“”字。當(dāng)W為低電平且DCBA為0000時(shí)，數(shù)碼管不顯示，處于滅零狀態(tài)。二應(yīng)為滅燈輸入/滅零輸出。為滅燈輸入端，當(dāng)是輸出全為零；為滅零輸出端，該器件處于滅零狀態(tài)時(shí),，否則，。匚主要是用來控制相鄰的滅零功能。、aVccCfLTBl/RBORBIDAYjGNDslfi15141312111091ai(b)邏輯符號(a)引腳排列圖4-44線一七段譯碼/驅(qū)動(dòng)器74LS48的引腳排列和邏輯符號輸A端82200圖4-574LS48數(shù)碼管譯碼/驅(qū)動(dòng)電路圖四、實(shí)驗(yàn)內(nèi)容74LS48數(shù)碼管譯碼/驅(qū)動(dòng)器與數(shù)碼管連接功能測試：將74LS48集成芯片的輸入端DCBA(

19、按左高右低)分別接邏輯撥位開關(guān)，輸出端分別接共陰數(shù)碼管對應(yīng)的字符。74LS48的3腳亍、4腳：】、5腳無T接邏輯撥位開關(guān)，16腳接電源+5V,8腳接地。數(shù)碼管與74LS48譯碼/驅(qū)動(dòng)器連接使用時(shí)，數(shù)碼管的3腳引線必須接一個(gè)100200Q小電阻再連接到電路的地端，以限制數(shù)碼管工作電流，否則可能會燒壞數(shù)碼管。當(dāng)芯片74LS48的3腳為低電平，4腳和5腳為高電平時(shí)，七段數(shù)碼管全亮，用此方法可以檢查譯碼器及數(shù)碼管的好壞。譯碼器輸入二進(jìn)制代碼(00001111)時(shí)，3、4、5腳應(yīng)全為高電平。記錄數(shù)碼管中的七段顯示高、低電平和顯示的數(shù)字，將結(jié)果填入表4-1中。表4-1譯碼/驅(qū)動(dòng)器74LS48與共陰數(shù)碼管連

20、接功能測試表十進(jìn)制或功能輸入輸出數(shù)碼管顯示記錄試燈LTRBIDCBABl/RBOYaYbYcYdYeYfYg01100001111111011100011011000021113456789101112131415滅燈XXXXXX0滅測燈01XXXX1“E滅零1000000滅五、預(yù)習(xí)要求1、復(fù)習(xí)譯碼器和七段發(fā)光二極管的原理2、熟悉實(shí)驗(yàn)內(nèi)容，繪出譯碼器與數(shù)碼管連接電路3、將實(shí)驗(yàn)電路利用multisim軟件進(jìn)行仿真。六、實(shí)驗(yàn)報(bào)告與思考題1、整理實(shí)驗(yàn)電路和實(shí)驗(yàn)數(shù)據(jù)，分析實(shí)驗(yàn)結(jié)果，驗(yàn)證數(shù)碼顯示電路的功能。2、譯碼器輸出與數(shù)碼管顯示引腳之間為什么要接100200Q的小電阻？實(shí)驗(yàn)5數(shù)據(jù)選擇器及其應(yīng)用一、實(shí)

21、驗(yàn)?zāi)康?、熟悉數(shù)據(jù)選擇器集成芯片的邏輯功能2、掌握數(shù)據(jù)選擇器的工作原理3、掌握用數(shù)據(jù)選擇器構(gòu)成組合邏輯電路、實(shí)現(xiàn)邏輯函數(shù)的方法二、實(shí)驗(yàn)設(shè)備及材料數(shù)字邏輯電路實(shí)驗(yàn)箱，集成芯片74LS151、74LS10三、實(shí)驗(yàn)原理數(shù)據(jù)選擇是指通過選擇，把多個(gè)通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上去。實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。數(shù)據(jù)選擇器的特點(diǎn)是僅有1個(gè)輸出端，而輸入部分有地址輸入端和數(shù)據(jù)輸入端兩部分。它相當(dāng)于一個(gè)多輸入的單刀多擲開關(guān)，如圖5-1所示。圖中有4路數(shù)據(jù)輸入DD,通過選擇控制信03號A、A（地址碼），從四路數(shù)據(jù)中選中一路數(shù)據(jù)送至數(shù)據(jù)輸出端。12laxDDDD-數(shù)據(jù)榆出/址空圖5-14選1數(shù)

22、據(jù)選擇器示意圖8選1數(shù)據(jù)選擇器集成芯片74LS151:74LS151是一種典型的集成數(shù)據(jù)選擇器。它有3個(gè)地址輸入端S、S、S和E210選通端，有8位數(shù)據(jù)輸入端DD,有兩個(gè)互補(bǔ)輸出端，分別是同相輸出端Y和07反相輸出端Y。芯片引腳排列如圖5-2所示。毗6D5D:ASil麗場I)込B.CTYYE罰圖5-274LS151芯片引腳排列四、實(shí)驗(yàn)內(nèi)容1、測試8選1集成芯片74LS151的邏輯功能（驗(yàn)證性實(shí)驗(yàn)）在數(shù)字邏輯電路實(shí)驗(yàn)箱的擴(kuò)展板插上芯片74LS151,芯片8腳接地，芯片16腳接電源+5V。輸出端Y接發(fā)光二極管。記錄實(shí)驗(yàn)結(jié)果，將結(jié)果記入表5-1中。表5-174LS151邏輯功能測試輸入輸出ES2S1

23、S0Y1XXX000000010010001101000101011001112、用芯片74LS151與74LS10實(shí)現(xiàn)邏輯函數(shù)（設(shè)計(jì)性實(shí)驗(yàn)）要求實(shí)現(xiàn)Y=ABC+ABC+BcD+ABD，寫出化簡步驟的邏輯表達(dá)式，畫出接線圖，列出測試表格，記錄實(shí)驗(yàn)結(jié)果。五、實(shí)驗(yàn)要求1、復(fù)習(xí)數(shù)據(jù)選擇器理論知識。2、完成實(shí)驗(yàn)內(nèi)容中用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)的電路設(shè)計(jì)，畫出接線圖。并利用multisim軟件實(shí)現(xiàn)電路的仿真驗(yàn)證。六、實(shí)驗(yàn)報(bào)告與思考題1、分析實(shí)驗(yàn)內(nèi)容，總結(jié)74LS151的邏輯功能，寫出設(shè)計(jì)過程，畫出接線圖。2、能否用數(shù)據(jù)選擇器實(shí)現(xiàn)全加器功能？畫出74LS153實(shí)現(xiàn)全加器的接線圖。3、論證自己設(shè)計(jì)各邏輯電路的

24、正確性。實(shí)驗(yàn)6時(shí)序邏輯電路的分析一、實(shí)驗(yàn)?zāi)康?、掌握J(rèn)K觸發(fā)器的邏輯功能、觸發(fā)方式和測試方法2、熟悉集成觸發(fā)器的應(yīng)用。3、掌握同步時(shí)序電路的分析方法和功能測試。二、實(shí)驗(yàn)設(shè)備及材料數(shù)字邏輯電路實(shí)驗(yàn)箱，雙JK觸發(fā)器74LS76,74LS08三、實(shí)驗(yàn)原理1、觸發(fā)器是能夠存儲一位二進(jìn)制碼的邏輯電路。它有兩個(gè)互補(bǔ)輸出端，其輸出狀態(tài)不僅與輸入狀態(tài)有關(guān)，而且還與原先的輸出狀態(tài)有關(guān)。觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。它是一個(gè)具有記憶功能的二進(jìn)制信息存儲器件，是構(gòu)成各種時(shí)序電路的最基本邏輯單元。2、JK觸發(fā)器在輸入信號為雙端的情

25、況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強(qiáng)的一種觸發(fā)器。實(shí)驗(yàn)采用74LS76雙JK觸發(fā)器，為下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳排列和邏輯符號如圖6-1所示。JK觸發(fā)器的狀態(tài)方程為：Qn+i=JQn+KQnJK觸發(fā)器常被用作緩沖存儲器、移位寄存器和計(jì)數(shù)器。圖6-174LS76JK觸發(fā)器的引腳排列和邏輯符號3、在同步時(shí)序邏輯電路中，所有觸發(fā)器都是在同一時(shí)鐘信號操作下工作，各個(gè)觸發(fā)器的變化都是在同一時(shí)刻發(fā)生的。同步時(shí)序邏輯電路的分析步驟:時(shí)鐘方程、激勵(lì)方程電路圖和輸出方程狀態(tài)方程判斷電路狀態(tài)表、狀態(tài)圖邏輯功能或時(shí)序圖計(jì)算四、實(shí)驗(yàn)內(nèi)容1、JK觸發(fā)器的邏輯功能測試集成芯片74LS76是雙JK下降沿觸發(fā)

26、器，芯片5腳接電源+5V,13腳接地。(1)測試JK觸發(fā)器的復(fù)位、置位功能。在集成芯片74LS76中，任取一個(gè)JK觸發(fā)器，廠,R,J,K端接邏輯電平撥位DD開關(guān)，CP接單次脈沖，輸出端Q和Q接發(fā)光二極管顯示。要求改變置位端的狀態(tài)，觀察輸出端Qn的狀態(tài)，記入表6-1中。(2)JK觸發(fā)器的邏輯功能測試。首先，確定Qn復(fù)位或置位S,R的狀態(tài)；其次讓S,R端均置高電平，輸DDDD出一個(gè)單脈沖CP，原來的輸出發(fā)光管顯示Qn狀態(tài)即轉(zhuǎn)變?yōu)镼n+1新態(tài)。J,K按表6-2中輸入數(shù)據(jù)，測試Qn+1的狀態(tài)，記入表中，說明邏輯功能。JKQnQn+1邏輯功能0001010110011101表6-2JK觸發(fā)器的邏輯功能測

27、試2、同步時(shí)序邏輯電路功能測試如圖6-2的電路為一般的同步時(shí)序電路。F、F采用74LS76雙下降沿觸發(fā)12器和與門芯片74LS08構(gòu)成電路。完成電路接線，用點(diǎn)動(dòng)脈沖作為時(shí)鐘CP,自擬表格，記錄輸出結(jié)果。寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程（各觸發(fā)器的初始狀態(tài)均為“0”。根據(jù)狀態(tài)方程列出狀態(tài)表，畫出時(shí)序波形圖。說明電路的邏輯功能。圖6-2同步時(shí)序邏輯功能測試電路五、預(yù)習(xí)要求1、復(fù)習(xí)有關(guān)觸發(fā)器的內(nèi)容，熟悉有關(guān)器件的管腳分配。2、列出JK觸發(fā)器實(shí)驗(yàn)數(shù)據(jù)表格，說明其功能。3、參考有關(guān)資料，查閱74LS76的引腳排列及邏輯功能。4、復(fù)習(xí)同步時(shí)序邏輯電路的分析過程。5、熟悉實(shí)驗(yàn)內(nèi)容，自擬表格記錄實(shí)驗(yàn)數(shù)據(jù)，完成同步時(shí)序邏輯電路的分析并利用multisim軟件實(shí)現(xiàn)電路的仿真。六、實(shí)驗(yàn)報(bào)告與思考題1、列表整理JK觸發(fā)器實(shí)驗(yàn)結(jié)果，用JK觸發(fā)器特性方程驗(yàn)證分析。2、集成觸發(fā)器主要有哪幾種？分別采用何種觸發(fā)方式？請列舉說明。3、記錄整理同步時(shí)序邏輯電路測試的實(shí)驗(yàn)數(shù)據(jù)，并對實(shí)驗(yàn)結(jié)果進(jìn)行分析。實(shí)驗(yàn)7計(jì)數(shù)器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、熟悉中規(guī)模集成計(jì)數(shù)器的功能及使用方法2、掌握時(shí)序邏輯部件功能的測試方法3、能熟練地用中規(guī)模集成計(jì)數(shù)器設(shè)計(jì)時(shí)序電路二、實(shí)驗(yàn)儀器及材料數(shù)字邏輯電路實(shí)驗(yàn)箱，74LS00,74LS161三