微機(jī)原理與接口技術(shù)周鳴爭(zhēng)版

1、8086微處理器第 2 章掌握 8086微處理器的內(nèi)部結(jié)構(gòu)掌握 8086CPU的外部引腳掌握 8086的工作模式、8086系統(tǒng)的存儲(chǔ)器、系統(tǒng)配置理解 8086CPU的操作時(shí)序了解 80386微處理器了解80486微處理器了解 Pentium微處理器學(xué)習(xí)目標(biāo)18086微處理器第 2 章2.1 8086微處理器的內(nèi)部結(jié)構(gòu)2.2 8086CPU的外部引腳2.3 8086的工作模式、8086系統(tǒng)的存儲(chǔ)器、系統(tǒng)配置2.4 8086CPU的操作時(shí)序2.5 80386微處理器2.6 80486微處理器2.7 Pentium微處理器2執(zhí)行部件（EU）總線接口部件（BIU） 2.1.1 8086 CPU 的內(nèi)部

2、結(jié)構(gòu)8086微處理器2.1總線接口單元BIU：由指令隊(duì)列、指令指針I(yè)P 、段寄存器、地址加法器和總線控制邏輯等組成，負(fù)責(zé)CPU對(duì)存儲(chǔ)器和外設(shè)進(jìn)行訪問(wèn)。執(zhí)行單元EU：由ALU、數(shù)據(jù)寄存器、地址寄存器、標(biāo)志寄存器和指令譯碼邏輯等組成，負(fù)責(zé)指令的譯碼、執(zhí)行和數(shù)據(jù)的運(yùn)算。32.1.1執(zhí)行部件EU運(yùn)算器（1）ALU : 算術(shù)運(yùn)算/邏輯運(yùn)算 按指令尋找方式計(jì)算尋找單元的16為的EA，EA送 到BIU形成20位的PA. (2)標(biāo)志寄存器：存放反映ALU運(yùn)算結(jié)果的特征狀態(tài)及一些控制標(biāo)志。通用寄存器組四個(gè)通用數(shù)據(jù)寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8 為寄存器。用作8 位寄存器分別記作：AH

3、、AL、BH、BL、CH、CL、DH、DL。指針寄存器（SP/BP)變址寄存器 (SI/DI)控制單元 對(duì)指令譯碼，形成指令執(zhí)行時(shí)所需的控制信號(hào)，控制EU的各部件在規(guī)定時(shí)間完成指定操作 45. I/O控制邏輯- 是CPU外部三總線（AB、DB、CB）的控制電路，它控制CPU與其他部件交換數(shù)據(jù)、地址、狀態(tài)及控制信息。4. 指令隊(duì)列緩沖器- 是一個(gè)與CPU速度相匹配的高速緩沖寄存器。3. 指令指針寄存器(IP)- 又稱程序計(jì)數(shù)器，是16位寄存器。2.地址加法器- 用于產(chǎn)生20 位物理地址。1.段地址寄存器(CS、DS、SS、ES)- 用于存放段地址的寄存器稱為段寄存器，根據(jù)其主要用途，有代碼段寄存

4、器CS、數(shù)據(jù)段寄存器DS、堆棧段寄器SS、附加段寄存器ES。2.1.2總線接口部件52.1.3內(nèi)部寄存器 四個(gè)通用數(shù)據(jù)寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8 為寄存器。用作8 位寄存器分別記作：AH、AL、BH、BL、CH、CL、DH、DL。BX可用作間接尋址的地址寄存器和基地址寄存器，BH、BL可用作8位通用數(shù)據(jù)寄存器。有些指令約定以AX(或AL)為源或目的寄存器。AX(AH,AL)累加器BX(BH,BL)基址寄存器通用寄存器組 8086共有13個(gè)16位的內(nèi)部寄存器，1個(gè)16位的標(biāo)志寄存器分為兩組：通用寄存器組專用寄存器組6除用作通用寄存器外；在I/O指令中可用作端口地址

5、寄存器；乘除指令中用作輔助累加器。CX(CH,CL)計(jì)數(shù)寄存器DX(DH,DL)數(shù)據(jù)寄存器CX在循環(huán)和串操作中操作中充當(dāng)計(jì)數(shù)器，指令執(zhí)行后CX內(nèi)容自動(dòng)修改。指針和變址寄存器 BP( Basic Pointer Register)基址指針寄存器 SP(Stack Pointer Register)堆棧指針寄存器 SI(Source Index Register)源變址寄存器 DI(Destination Index Register)目的變址寄存器71.指針寄存器SP/BP指針寄存器用于尋址內(nèi)存堆棧中的數(shù)據(jù)。SP為堆棧指針寄存器，指示棧頂?shù)钠频刂?。SP不能再用于其他目的，具有專用性。BP為基址

6、指針寄存器，表示數(shù)據(jù)在堆棧段中的基地址。SP/BP寄存器與SS堆棧段寄存器聯(lián)合使用以確定堆棧段中的存儲(chǔ)單元地址。82.變址寄存器SI/DI變址寄存器常用于存儲(chǔ)器尋址時(shí)提供地址。SI是源變址寄存器。DI是目的變址寄存器。在串操作類指令中，SI和DI具有特別的功能。9標(biāo)志寄存器（Flag Register）共有16位，其中7位未用。標(biāo)志寄存器內(nèi)容如圖：1.條件標(biāo)志（狀態(tài)標(biāo)志）-共6位，用于存放程序運(yùn)行的狀態(tài)信息，這些標(biāo)志往往用作后續(xù)指令判斷的依據(jù)。2.控制標(biāo)志-共3位，用于控制機(jī)器或程序的某些運(yùn)行過(guò)程。87 6 5 4 3 2 1 015 14 13 12 11 10 9專用寄存器組10條件標(biāo)志（

7、狀態(tài)標(biāo)志） CF(Carry Flag)進(jìn)位標(biāo)志-反映在運(yùn)行結(jié)果的最高位有無(wú)進(jìn)位或錯(cuò)位。 PF(Parity Flag)奇偶標(biāo)志-反映運(yùn)算結(jié)果中“1”的個(gè)數(shù)的奇偶性，主要用于判斷數(shù)據(jù)傳送過(guò)程中是否出錯(cuò)。 AF(Auxiliary Flag)輔助進(jìn)位標(biāo)志-加減運(yùn)算時(shí)，若D3向D4產(chǎn)生了進(jìn)位或錯(cuò)位則AF=1。否則AF=0。在BCD碼運(yùn)算時(shí)，該標(biāo)識(shí)用于十進(jìn)制調(diào)整。11-反映計(jì)算結(jié)果是否為0。若結(jié)果為零則ZF=1，否則ZF=0。 SF(Sign Flag)符號(hào)標(biāo)志-反映計(jì)算結(jié)果最高位及符號(hào)位的狀態(tài)。如果運(yùn)算結(jié)果的最高位為1則SF=1（對(duì)帶符號(hào)數(shù)即為負(fù)數(shù)），否則SF=0（對(duì)帶符號(hào)數(shù)即為正數(shù)）。 OF(O

8、verflow Flag)溢出標(biāo)志-反映運(yùn)算結(jié)果是否超出了帶符號(hào)數(shù)的表數(shù)范圍。ZF(Zero Flag)零進(jìn)位12控制標(biāo)志共3位，用于控制機(jī)器或程序的某些運(yùn)行過(guò)程。 DF(Direction Flag)方向標(biāo)志- 用于串處理指令中控制串處理的方向。 IF(Interrupt Flag)中斷允許標(biāo)志- 用于控制CPU是否允許相應(yīng)可屏蔽中斷請(qǐng)求。 TF(trap flag)陷阱標(biāo)志- 用于單步操作。內(nèi)部控制邏輯電路段寄存器組(CS、DS、SS、ES)- 用于存放段地址的寄存器稱為段寄存器，根據(jù)其主要用途，計(jì)有代碼段寄存器CS、數(shù)據(jù)段寄存器DS、堆棧段寄器SS、附加段寄存器ES。138086CPU引

9、腳的功能 8086總線周期8086CPU的兩種工作方式 8086CPU的引腳及功能2.28086總線周期T1T2T3TwT4T1T1圖 2-3 典型的8086總線周期時(shí)序14最小模式最大模式：如果系統(tǒng)中包括兩個(gè)以上處理器，其一個(gè)為8086/8088作為主 處理器，其它處理器作為協(xié)處理器，這樣的系統(tǒng)成為最大模式系統(tǒng)。 ：如果系統(tǒng)中只有一個(gè)微處理器8086（或8088），所有由它產(chǎn)生，則系統(tǒng)中總線控制邏輯信號(hào)可先減少到最小，因此稱這種系統(tǒng)為最小模式系統(tǒng)。15- CPU向多路復(fù)用總線上發(fā)送地址信息，指出要尋址的內(nèi)存單元地址或I/O端口地址。T2狀態(tài) ：- CPU從總線上撤消地址，使總線低16位呈現(xiàn)高

10、阻狀態(tài)，為數(shù)據(jù)傳輸作準(zhǔn)備。T3狀態(tài) ：- A19A16上狀態(tài)信息不變，總線低16位上出現(xiàn)CPU要寫出的數(shù)據(jù)或準(zhǔn)備讀入的數(shù)據(jù)。T4狀態(tài) ：- 總線周期結(jié)束，若為總線周期則在T4前沿將數(shù)據(jù)讀入CPU。T1狀態(tài)：161. GND(地)和Vcc電源。Vcc引腳接+5V電源， GND引腳接地。2. AD15AD0(Address Data Bus)地址/數(shù)據(jù)復(fù)用引腳，雙向、三態(tài)。3. A19/S6A16/S3(Address/Status)地址/狀態(tài)復(fù)用引腳，輸出、三態(tài)。4. BHE/S7(Bus High Enable/Status)高8位數(shù)據(jù)線允許/狀態(tài)復(fù)用引腳，輸出、三態(tài)。8086CPU的引腳及功

11、能1、在最小模式和最大模式下的通用引腳：17表2-1 S3、 S4代碼組合的意義S4 S3意義0 0正在使用ES0 1正在使用SS1 0正在使用CS1 1正在使用DS188086系統(tǒng)的存儲(chǔ)器及I/O組織2.2.1 8086系統(tǒng)的存儲(chǔ)器的結(jié)構(gòu) 8086系統(tǒng)的存儲(chǔ)器結(jié)構(gòu) 8086系統(tǒng)的存儲(chǔ)器的地址 8086系統(tǒng)內(nèi)存地址的一些專用區(qū)域2.219INTR(Interrupt Request)可屏蔽中斷請(qǐng)求引腳，輸入、高電平有效。RD(Read)讀信號(hào)，輸出、三態(tài)、低電平有效。CLK(Clock)時(shí)鐘輸入引腳。RESET(Reset)復(fù)位引腳，輸入、高電平有效。READY(Ready)準(zhǔn)備好引腳，輸入、

12、高電平有效。11. TEST(Test)測(cè)試引腳，輸入、低電平有效。12. MN/MX(Minimum/Maximum Mode Control)最小/最大模式控制引腳，輸入。5.NMI(Non-Maskable Interrupt)非屏蔽終端請(qǐng)求引腳，輸入。20最小方式下的引腳及功能（1） M/IO(Memory/Input & Output)及WR信號(hào)，輸出、三態(tài)。這兩個(gè)信號(hào)與RD信號(hào)盒起來(lái)決定系統(tǒng)中數(shù)據(jù)傳出的方向，其組合集對(duì)應(yīng)功能表2-42、M/IORDWR功 能001I/O讀010I/O寫101存儲(chǔ)器讀110存儲(chǔ)器寫X00無(wú)效組合X11非讀寫狀態(tài)表2-4 M/IO、 RD 及WR信號(hào)的

13、功能21（3） HLDA(Hold Acknowledge)總線請(qǐng)求響應(yīng)信號(hào)，輸出、高電平有效。（4）INTN(Interrupt Acknowledge)中斷響應(yīng)信號(hào)，輸出、三態(tài)、低電平有效。（5）ALE(Address Latch Enable)地址鎖存允許信號(hào)，輸出、高電平有效。（6）DEN(Data Enable)數(shù)據(jù)允許信號(hào)，輸出、三態(tài)、低電平有效。 （7）DT/R(Data Transmit/Recieve)數(shù)據(jù)收發(fā)控制信號(hào)，輸出、三態(tài)。HOLD(Hold Request)（2）總線保持請(qǐng)求信號(hào)，輸入、高電平有效。223、最大模式下的有關(guān)引腳信號(hào)QS0,QS1(Instructio

14、n Queue Status)指令隊(duì)列狀態(tài)信號(hào)，輸出。QS0 QS1意義0 0無(wú)操作0 1無(wú)指令隊(duì)列的第1個(gè)字節(jié)取走代碼1 0隊(duì)列為空1 1除第1個(gè)字節(jié)外，還取走了后續(xù)字節(jié)中的代碼表2-5 QS1、QS0代碼組合含義23S2、S1、S0( Bus cycle Status)總線狀態(tài)信號(hào)，輸出。3. LOCK(Lock)總線封鎖信號(hào)，輸出，低電平有效。4.RQ/GT1,RQ/GT0總線請(qǐng)求/允許信號(hào)雙向。2.S2 S1 S0對(duì)應(yīng)操作8288發(fā)出的控制命令0 0 00 0 10 1 00 1 10 01 0 11 1 01 1 1發(fā)出中斷響應(yīng)信號(hào)讀I/O端口寫I/O端口暫停取指令讀內(nèi)存寫內(nèi)存無(wú)源狀

15、態(tài)INTAIORCIOWC AIOWCMRDCMRDCMWTC AMWC表2-6 S2、S1、S0 的代碼組合操作242.3 8086對(duì)存儲(chǔ)器的管理000001000003FFFFFFFFFE000002000000圖2-5 存儲(chǔ)體地址空間分配 258086/8088的存儲(chǔ)器結(jié)構(gòu)存儲(chǔ)器以字節(jié)為單位存儲(chǔ)信息。每個(gè)存儲(chǔ)器單元都有一個(gè)地址。8086/8088有20根地址線。最大可尋址的存儲(chǔ)器單元數(shù)為2201MB。其物理地址范圍為00000HFFFFFH。字或雙字信息在存儲(chǔ)器中占據(jù)相鄰的2個(gè)或4個(gè)存儲(chǔ)單元。多字節(jié)數(shù)據(jù)占據(jù)的地址空間用低地址來(lái)表示。低字節(jié)對(duì)低地址、高字節(jié)對(duì)高地址。263. 存儲(chǔ)器的分段管

16、理8086/8088將1MB存儲(chǔ)器空間分成若干個(gè)邏輯段來(lái)管理。每個(gè)段最大限制為64KB。采用邏輯地址(段地址：偏移地址)的形式來(lái)表達(dá)段中每個(gè)存儲(chǔ)器單元的20位物理地址。段地址和偏移地址都是16位二進(jìn)制數(shù)。27段地址段地址說(shuō)明該邏輯段在內(nèi)存中的起始位置，即該段中的第一個(gè)內(nèi)存單元的物理地址。段地址必須是模16地址，即0H的形式，故可采用16位二進(jìn)制數(shù)據(jù)表示，保存在段寄存器(CS,DS,ES,SS)中。偏移地址偏移地址說(shuō)明該段中某個(gè)內(nèi)存單元距離該段起始位置的偏移量。由于每個(gè)段的長(zhǎng)度不超過(guò)64KB，故偏移地址也可采用16位二進(jìn)制數(shù)據(jù)表示。28存儲(chǔ)單元的地址12340H67H1234H:0000H123

17、41H67H1234H:0001H12342H67H1234H:0002H12343H67H1234H:0003H12344H67H1234H:0004H67H2233EH67H1234H:FFFEH2233FH67H1234H:FFFFH29邏輯地址和物理地址物理地址 段地址10H + 偏移地址例如，邏輯地址為B821H：4567H，則其對(duì)應(yīng)的物理地址為BC777H。302-7 a從偶地址讀寫一個(gè)字節(jié)（BHE A0=10) AD15AD8上的數(shù)據(jù)被忽略，字節(jié)內(nèi)容通過(guò)AD7AD0傳送。被讀的字節(jié)忽略的字節(jié)YYX存儲(chǔ)器8086CPU10000H10001Ha) 從偶地址讀一個(gè)字節(jié)312-7 b從

18、奇地址讀寫一個(gè)字節(jié)（BHE A0=01)。在AD15AD8上傳送的數(shù)據(jù)有效， AD7AD0上的數(shù)據(jù)被忽略。被讀的字節(jié)被讀的字節(jié)XYX存儲(chǔ)器8086CPU10008H10009HYb) 從偶地址讀一個(gè)字32從偶地址讀寫一個(gè)字（BHE A0=00)。AD15AD0上傳送的數(shù)據(jù)同時(shí)有效。以上三種讀寫操作都是在一個(gè)總線周期中完成的。2-7 c被讀的字節(jié)忽略的字節(jié)XYX存儲(chǔ)器8086CPU10050H10051Hc) 從奇地址讀一個(gè)字節(jié)332-7 d從奇地址讀寫一個(gè)字。這種操作要占用兩個(gè)總線周期。被讀的第一字節(jié)忽略的字節(jié)YYX存儲(chǔ)器8086CPU10080H10082H忽略的字節(jié)被讀的第二字節(jié)XZW10

19、081H10083Hd) 從奇地址讀一個(gè)字節(jié)348086系統(tǒng)的存儲(chǔ)器的地址 CS=2000H IP=1000H 物理地址=21000H CS=2100H IP=0000H 物理地址=21000H物理地址的計(jì)算公式： 物理地址 = 端地址 16 + 偏移地址段地址的引入，為程序在內(nèi)存中浮動(dòng)創(chuàng)造了條件，一般用戶程序只涉及偏移地址。同一物理地址可以有不同的段地址和偏移地址表示。例如:358086系統(tǒng)內(nèi)存地址的一些專用區(qū)域 0000003FFH 1KB 空間用于存放中斷向量表，可存放256個(gè)中斷服務(wù)程序的入口地址，每個(gè)地址占4字節(jié)。 B0000B0FFFH 4KB 為單色顯示器顯示緩沖區(qū) ，存放屏幕當(dāng)

20、前顯示字符的ASCII碼。 B8000BBFFFH 16KB 為彩色顯示器顯示緩沖區(qū)，存放屏幕當(dāng)前像素代碼。 FFFF0H 啟動(dòng)地址。一般用來(lái)存放一條無(wú)條件轉(zhuǎn)移指令，轉(zhuǎn)到系統(tǒng)初始化程序。368086系統(tǒng)配置2.3.1 最小模式和最大模式的概念 最小模式 最大模式為了適應(yīng)各種場(chǎng)合的要求，8086/8088CPU在設(shè)計(jì)中提供了兩種工作模式，即最小模式和最大模式。實(shí)際機(jī)器中究竟工作在哪一種模式， 根據(jù)需要有硬件連接決定。 2.38086系統(tǒng)的I/O組織 8086系統(tǒng)有專有的輸入（IN）、輸入（OUT）令，用于外設(shè)端口（即外設(shè)接口中的內(nèi)部寄存器）的尋址。2.2.237最小模式最大模式：如果系統(tǒng)中包括兩

21、個(gè)以上處理器，其一個(gè)為8086/8088作為主 處理器，其它處理器作為協(xié)處理器，這樣的系統(tǒng)成為最大模式系統(tǒng)。 ：如果系統(tǒng)中只有一個(gè)微處理器8086（或8088），所有由它產(chǎn)生，則系統(tǒng)中總線控制邏輯信號(hào)可先減少到最小，因此稱這種系統(tǒng)為最小模式系統(tǒng)。38最小模式系統(tǒng)當(dāng)系統(tǒng)只有一個(gè)微處理器8086時(shí)，將MN/MX引腳接向+5V,構(gòu)成最小模式系統(tǒng)，其原理如圖2-81.最小模式系統(tǒng)典型配置2.8284時(shí)鐘發(fā)生器與8086的連接 如圖2-93.地址鎖存器8282與8086的連接 如圖2-104.總線驅(qū)動(dòng)器8286與8086的連接 如圖2-112.3.239最大模式系統(tǒng) 將MN/MX引腳接地就構(gòu)成了8086

22、CPU的最大工作模式。最大模式下的有關(guān)引腳信號(hào)8288總線控制器最大模式的系統(tǒng)配置2.3.3408288 總線控制器 在最大模式系統(tǒng)中要用到總線控制器8288，它根據(jù)CPU提供的S2，S1, S0信號(hào)產(chǎn)生各種總線控制信號(hào)。8288邏輯框圖 2-12S2、S1、S0 來(lái)自8286CPU的狀態(tài)信號(hào)。8288對(duì)這些狀態(tài)進(jìn)行譯碼產(chǎn)生相應(yīng)的總線命令信號(hào)和輸出控制信號(hào)。CLK時(shí)鐘輸入端，通常接8284的CLK端。AEN地址允許信號(hào)，輸入。415. IOB總線方式控制信號(hào)，輸入。8288有兩種工作方式： (1) 當(dāng)IOB為低時(shí)，8288工作于系統(tǒng)總線方式（多處理器系統(tǒng)） (2) IOB為高時(shí)，8288工作于

23、局部總線方式（單處理器系統(tǒng)）CEN命令允許信號(hào)4. ，輸入。6. AIOWC 超前I/O寫命令，輸出。在總線周游該信號(hào)提前一個(gè)時(shí)鐘周期發(fā)出I/O寫命令，以便于I/O設(shè)備早作準(zhǔn)備。7. AMWC 超前存儲(chǔ)器寫命令，輸出。其功能與AIOWC信號(hào)相似。8. IOWC I/O 寫命令，輸出。只是數(shù)據(jù)總線上數(shù)據(jù)有效，可將數(shù)據(jù)寫入被選中的I/O端口。4210. MRDC、MWTC 存儲(chǔ)器讀和存儲(chǔ)器寫命令，輸出。11. MCE/PDEN 輸出，總線總模塊允許/外部數(shù)據(jù)允許雙功能信號(hào)。12. INTA,DT/R,ALE 及 DEN 與8086最小模式的相應(yīng)引腳信號(hào)功能相同，只有DEN信號(hào)的相位與最小模式相應(yīng)引

24、腳的相位相反。， 輸出。通知外設(shè)端口將數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上。IORC I/O 讀命令9.438086CPU的操作時(shí)序2.4.1 8086 CPU的復(fù)位操作時(shí)序2.4圖 2-14 8086 的復(fù)位時(shí)序不作用狀態(tài)浮空三態(tài)們輸出信號(hào)內(nèi)部RESETRESET輸入CLK44最小模式下的總線讀周期2.4.21. T1 狀態(tài):在T1狀態(tài)，地址鎖存允許信號(hào)ALE有效，輸出一個(gè)正脈沖。在其下降時(shí)，將地址鎖入8282地址鎖存器。2. T2狀態(tài)：在T2狀態(tài)，地址信號(hào)消失，地址/數(shù)據(jù)復(fù)用總線進(jìn)入高阻狀態(tài)，為總線讀操作作準(zhǔn)備。3. T3狀態(tài)：在T3狀態(tài)內(nèi)存或I/O端口將數(shù)據(jù)送上數(shù)據(jù)總線。4. T4狀態(tài)： 在T4前沿CP

25、U將數(shù)據(jù)讀入，總線周期完成。45最小模式下的總線寫周期2.4.31. T1 狀態(tài): T1 狀態(tài)的操作與總線讀相同，即M/IO應(yīng)在T1前沿之前有效。2. T2狀態(tài)： A19/S6A16/S3引腳輸出狀態(tài)信息S6S3，AD15AD0復(fù)用總線上輸出要寫出的數(shù)據(jù)，并一直保持到T4中部。 3. T3狀態(tài)及Tw： 在T3狀態(tài)中，T2狀態(tài)有效的信號(hào)繼保持有效，繼續(xù)向外部寫數(shù)據(jù)。4. T4狀態(tài)： 總線寫狀態(tài)結(jié)束，所有控制信號(hào)變?yōu)闊o(wú)效狀態(tài)，所有三態(tài)總線變?yōu)楦咦钁B(tài)。46最大模式下的總線讀周期2.4.41. T1 狀態(tài): CPU經(jīng)過(guò)A19/S6A16/S3、AD15AD0送出20位地址信號(hào)及BHE信號(hào)。2. T2狀

26、態(tài)： CPU送出狀態(tài)信號(hào)S7S3,并將地址數(shù)據(jù)/復(fù)用總線置為高阻狀態(tài)，已準(zhǔn)備數(shù)據(jù)讀入。3. T3狀態(tài)： T3狀態(tài)中，S2S0全部上升為高電平，進(jìn)入無(wú)源狀態(tài)，并一直繼續(xù)到T4。4. T4狀態(tài)： 一個(gè)總線周期結(jié)束。數(shù)據(jù)從總線上撤銷，數(shù)據(jù)/地址總線進(jìn)入高阻狀態(tài)。47最大模式下的總線寫周期2.4.51. T1 狀態(tài)： A19/S6A16/S3及AD15AD0輸出地址信號(hào)。2. T2狀態(tài)： 總線控制器輸出DEN高電平使總線驅(qū)動(dòng)器使能。提前的存儲(chǔ)器寫信號(hào)AMWC或I/O寫信號(hào)AIOWC降為低電平。3. T3狀態(tài)： 總線控制器是普通的寫控制信號(hào)MWTC或IOWC生效。4. T4狀態(tài)： 總線寫周期結(jié)束。A19

27、/S6A19/S3、AD15AD0復(fù)用總線變?yōu)楦咦锠顟B(tài)。4880386 微處理器 80386 共有34個(gè)寄存器，按功能可分為：2.5.1 寄存器組通用寄存器段寄存器段描述符寄存器狀態(tài)和控制寄存器系統(tǒng)地址寄存器調(diào)試寄存器測(cè)試寄存器2.5最小模式下的總線保持(即總線請(qǐng)求/響應(yīng))周期2.4.6最大模式下的總線請(qǐng)求/允許周期2.4.749通用寄存器六個(gè)16位段寄存器如下：段寄存器 8個(gè)通用寄存器和8086通用寄存器相同，只擴(kuò)展到32位，寄存器名字前加一個(gè)字符E，即：EAX、EBX、ECX、EDX、ESI、EBP、ESP，仍然支持8位和16位操作，用法和8086系統(tǒng)相同。CS代碼段寄存器DS數(shù)據(jù)段寄存器

28、SS堆棧段寄存器ES、FS、GS為三個(gè)附加段寄存器50段描述符寄存器 64位的段描述符寄存器對(duì)程序員是不可見的。為了加快對(duì)內(nèi)存中描述符表的查詢速度，在段選擇符內(nèi)容裝入時(shí)，段描述符同時(shí)裝入段描述符寄存器。狀態(tài)和控制寄存器標(biāo)識(shí)寄存器EFLAGS指令指針寄存器EIP四個(gè)控制寄存器CR0CR3它由組成51系統(tǒng)地址寄存器 80386 為調(diào)試提供了硬件支持。芯片內(nèi)設(shè)有DR0DR7八個(gè)調(diào)試寄存器。 80386 有四個(gè)系統(tǒng)地址寄存器GDTR IDTR TR LDTR調(diào)試寄存器測(cè)試寄存器 80386 有 8 個(gè) 32 位的測(cè)試寄存器。5280386的存儲(chǔ)管理與保護(hù)功能1.邏輯地址與段選擇符段描述符指針T2RPL

29、圖2-26 段選擇符的格式 2 1 02.段描述符的格式及保護(hù)功能 3.分頁(yè)存儲(chǔ)管理及保護(hù) 2.5.380386 的地址轉(zhuǎn)換2.5.253圖 2-27 段描述符DPL類型3100+4字節(jié)地址54圖 2-28 頁(yè)目錄描述符和頁(yè)表描述符格式頁(yè)表地址指針AVL00DA00U/SW/RP31 12 11 10 9 8 7 6 5 4 3 2 1 0頁(yè)目錄描述符頁(yè)框地址AVL00DA00U/SW/RP31 12 11 10 9 8 7 6 5 4 3 2 1 0頁(yè) 表描述符55（1）總線接口部件（2）指令預(yù)取部件 - 它負(fù)責(zé)從存儲(chǔ)器取出指令，有一個(gè)能容納16字節(jié)的指令隊(duì)列。（3）指令譯碼部件 - 從預(yù)取

30、部件中取出指令，進(jìn)行譯碼。1.指令流水線2.5.480386 的流水線結(jié)構(gòu)2. 執(zhí)行部件3.地址流水線 執(zhí)行部件由包括控制在內(nèi)的控制部件、寄存器、算術(shù)邏輯運(yùn)算部件和對(duì)存儲(chǔ)保護(hù)功能進(jìn)行測(cè)試的測(cè)試部件組成。 地址流水線由分段部件、分頁(yè)部件和與指令流水線共享的總線接口部件組成。5680486微處理器2.6.1 80486 微處理器的特點(diǎn)兼容性。全32位的整數(shù)處理器。獨(dú)立的32位地址、數(shù)據(jù)總線，可直接尋址4GB的物理地址空間。單時(shí)鐘周期執(zhí)行。片上浮點(diǎn)處理單元支持32位、64位和80位的浮點(diǎn)運(yùn)算，在二進(jìn)制上與8087、80287、80387兼容。片上存儲(chǔ)管理單元。2.67. 帶有高速緩存支持系統(tǒng)的片上高速緩存。8. 外部CACHE控制。指令流水線。成組周期（Burst Cycle）。寫緩沖器。總線背關(guān)（Bus Backoff）。指令重新執(zhí)行。總線寬度動(dòng)態(tài)可變。5780486微處理器的內(nèi)部結(jié)構(gòu)圖2-31 80486的內(nèi)部流水線2.6.2取指1階段譯碼2階段譯碼執(zhí)行寄存器寫回CLK58總線接口單元總線接口單元用于數(shù)據(jù)傳輸、指令預(yù)取和處理其內(nèi)部單元與外部系統(tǒng)的控制功能。地址收發(fā)和驅(qū)動(dòng)。數(shù)據(jù)總線收發(fā)?？偩€寬度控制。寫緩沖。總線周期和總線控制。奇偶性的產(chǎn)生和控制。CACHE 控制。2.3.指令預(yù)取單元4.高速緩沖（CACHE）單元5. 指令譯碼單元6.控制單元7.整數(shù)（數(shù)據(jù)通路）單元8.