隨機(jī)存儲(chǔ)器RAM-PPT課件

1、5.2 隨機(jī)存儲(chǔ)器RAM5.2.1 RAM的分類 隨機(jī)存儲(chǔ)器RAM按制造工藝不同可分為雙極型和MOS型兩大類。 雙極型RAM用晶體管觸發(fā)器作為基本存儲(chǔ)電路，故存取速度高，但功耗大，集成度較低。雙極型 RAM主要用于高速微型計(jì)算機(jī)，也用作高速緩沖存儲(chǔ)器Cache。 MOS型RAM是用MOS管制成的RAM，與雙極型RAM相比，其集成度較高而速度較低。1靜態(tài)RAM（SRAMStatic RAM） SRAM是用MOS管構(gòu)成的R-S觸發(fā)器作為基本存儲(chǔ)電路，觸發(fā)器的兩個(gè)穩(wěn)態(tài)分別表示存儲(chǔ)內(nèi)容為0和1。 SRAM只有在寫入新的數(shù)據(jù)時(shí)觸發(fā)器的狀態(tài)（信息）才變化，讀操作不會(huì)改變其狀態(tài)（信息）。但一旦SRAM芯片失

2、電，其上所存儲(chǔ)的所有信息將全部丟失，所以稱SRAM上的信息是易失性、揮發(fā)性的。 SRAM的特點(diǎn)：速度快，外圍電路簡單，但集成度低（存儲(chǔ)容量?。?，功耗大。 2動(dòng)態(tài)RAM（DRAMDynamic RAM） DRAM是用MOS管柵極襯底間的分布電容來存儲(chǔ)信息的. 由于存在泄漏電流，電容上儲(chǔ)存的電荷（信息）不能長期保存，需要定期進(jìn)行刷新，因而外圍電路比較復(fù)雜。顯然，DRAM上的信息也是易失性的。 DRAM的特點(diǎn)是集成度高（存儲(chǔ)容量大），功耗低，但速度慢，外圍電路復(fù)雜。5.2.2 RAM的基本存儲(chǔ)電路 1SRAM六管靜態(tài)基本存儲(chǔ)電路 六管靜態(tài)基本存儲(chǔ)電路如圖5.2所示。對外有四條引線：X地址譯碼線，也稱

3、X（行）選擇線，T5、T6為行選門控管Y地址譯碼線，也稱Y（列）選擇線，T7、T8為列選門控管，只有當(dāng)外部的地址選通信號(hào)（X線和Y線）有效時(shí)，才選中此存儲(chǔ)電路數(shù)據(jù)輸入輸出線I/O數(shù)據(jù)輸入輸出線 I/O按教材P179簡要說明工作原理2DRAM單管動(dòng)態(tài)基本存儲(chǔ)電路數(shù)據(jù)信息存儲(chǔ)在MOS管柵極與襯底之間的分布電容C1上。若C1上存有電荷，表示信息為1，否則為0。由于漏電流存在，C1上的電荷經(jīng)一段時(shí)間后就會(huì)泄放掉（一般為2mS），故不能長期保存信息。為了維持動(dòng)態(tài)存儲(chǔ)電路所存儲(chǔ)的信息，必須使信息再生（即進(jìn)行刷新）。按教材P179簡要說明工作原理 注意：由于電容C1很小(0.1uuF0.2uuF)，所以讀出

4、的信號(hào)很弱，需要進(jìn)行放大。每次讀出造成C1上電荷的損失，原存儲(chǔ)內(nèi)容受到破壞（改變），因而還必須把原來信號(hào)重新寫入（再生），在讀數(shù)前需要對數(shù)據(jù)線進(jìn)行預(yù)充電。讀出和寫入操作均需按嚴(yán)格的定時(shí)時(shí)序脈沖進(jìn)行，故動(dòng)態(tài)RAM芯片內(nèi)要有時(shí)鐘電路。刷新過程就是讀出信息（不送到數(shù)據(jù)線上，此時(shí)Y選擇線置0）經(jīng)放大后再傳送給位線時(shí)進(jìn)行寫入的。 5.2.3 RAM的內(nèi)部結(jié)構(gòu)RAM的內(nèi)部結(jié)構(gòu)一般可分為存儲(chǔ)體、地址譯碼器、輸入輸出（I/O）和控制電路4部分 1. 存儲(chǔ)體 存儲(chǔ)體是存儲(chǔ)器儲(chǔ)存信息的主體，它由大量的基本存儲(chǔ)電路按一定的規(guī)則組合而成。例如，容量為2K 8位的存儲(chǔ)器芯片，一共有2K個(gè)存儲(chǔ)單元，每個(gè)單元由8個(gè)基本存儲(chǔ)

5、電路組成，可以儲(chǔ)存 8位二進(jìn)制信息，故該芯片的存儲(chǔ)體共包含有 210248個(gè)基本存儲(chǔ)電路。這些基本存儲(chǔ)電路一般成矩陣排列，排列方法與地址譯碼方式有關(guān)。 2地址譯碼 存儲(chǔ)器中的每一個(gè)存儲(chǔ)單元都有一個(gè)對應(yīng)的地址，CPU訪問存儲(chǔ)器的某一單元時(shí)，首先必須將該單元的地址經(jīng)地址總線送到該存儲(chǔ)器，經(jīng)過譯碼后，才能找到該單元。存儲(chǔ)器內(nèi)的地址譯碼有兩種方式： (1) 單譯碼方式 地址譯碼只使用一個(gè)譯碼器，譯碼器的一個(gè)輸出端選擇一個(gè)存儲(chǔ)單元（即一個(gè)字），故此輸出線又稱字線，一根字線選擇某個(gè)字的所有位。 采用單譯碼結(jié)構(gòu)，n根地址輸入線經(jīng)全譯碼有2n個(gè)輸出，用以選擇2n個(gè)字（本例中有4根地址線A3A0，可選擇16個(gè)單

6、元，即24=16）。 隨著存儲(chǔ)字的增加，譯碼輸出線及相應(yīng)的驅(qū)動(dòng)電路會(huì)急劇增加，存儲(chǔ)器的體積和成本也將迅速增加，故單譯碼結(jié)構(gòu)只用于小容量的存儲(chǔ)器中。 (2)雙譯碼方式 在字?jǐn)?shù)較多的存儲(chǔ)器中，為了減少輸出選擇線的數(shù)目，一般采用雙譯碼方式。 在雙譯碼方式中，將存儲(chǔ)單元排列成矩陣形式，地址譯碼器分為兩個(gè)（X譯碼和Y譯碼），即要在存儲(chǔ)矩陣中選擇某一存儲(chǔ)單元是靠X、Y兩個(gè)譯碼器的選擇線的交點(diǎn)來確定的。 例如，有一片10241位的存儲(chǔ)器芯片，需10位地址（210=1024）。若用單譯碼方式，則需1024根選擇線；若用雙譯碼方式，X、Y方面各用5位地址碼，則譯碼后各有32根選擇線（25=32），它們的交點(diǎn)為1

7、024個(gè)（3232=1024），而選擇線總共只有64根（如圖56所示），因而選擇線大大減少。 3. I/O和控制電路 I/O電路處于數(shù)據(jù)總線和存儲(chǔ)體單元之間。由于數(shù)據(jù)總線可掛多種器件，并且數(shù)據(jù)可能寫入RAM，也可能從RAM中讀出，因此，I/O電路通常采用雙向的三態(tài)門電路片選信號(hào)，低電平有效，用途：寫允許信號(hào)5.2.4 典型RAM芯片舉例 1Intel 51256 SRAM Intel 51256芯片是32K8位SRAM，有32768個(gè)存儲(chǔ)單元，每個(gè)單元存儲(chǔ)8位二進(jìn)制信息，用單一的5V電源。 Intel 51256有8根數(shù)據(jù)輸入/輸出線D7D0；有15根（215=32768）地址線A14A0，其

8、中9根用于行地址譯碼輸入，6根用于列地址譯碼輸入；有3根控制線：片選控制、輸出允許和讀寫控制R/W。片選信號(hào)2Intel 21010 DRAM Intel 21010芯片是由單管基本存儲(chǔ)電路組成的1M1位DRAM。它只用18個(gè)引腳的芯片來封裝 Intel 21010芯片內(nèi)部有1M個(gè)存儲(chǔ)單元，每個(gè)單元存儲(chǔ)1位二進(jìn)制信息，因而要對它尋址，必須要有20根地址線（220=1M）。為了減少芯片的引腳數(shù)目，采用了行地址和列地址分時(shí)復(fù)用，對外只引出10根地址線A9A0。利用多路轉(zhuǎn)換開關(guān)，由行選通信號(hào)將先送入的10位地址存入片內(nèi)行地址鎖存器，由列選通信號(hào)將后送入的10位地址存入片內(nèi)列地址鎖存器，20根地址線選中一個(gè)存儲(chǔ)單元。數(shù)據(jù)線Din和Dout分別用于對被選中單元的數(shù)據(jù)位進(jìn)行輸入和輸出傳送。讀