計(jì)算機(jī)原理課程實(shí)驗(yàn)探索

1、 計(jì)算機(jī)原理課程實(shí)驗(yàn)探索 陳微，梁正發(fā)，唐玉華，王志英，肖儂（國防科學(xué)技術(shù)大學(xué) 計(jì)算機(jī)學(xué)院，湖南 長沙 410073）摘 要：分析當(dāng)前計(jì)算機(jī)原理實(shí)踐教學(xué)在實(shí)驗(yàn)手段和實(shí)驗(yàn)內(nèi)容上存在脫節(jié)的現(xiàn)象，提出相應(yīng)的實(shí)踐教學(xué)改革思路,通過實(shí)例詳細(xì)介紹實(shí)驗(yàn)課程的內(nèi)容和實(shí)施方法。Keys：計(jì)算機(jī)原理；實(shí)踐教學(xué)；Logisim；課程實(shí)驗(yàn) 0 引言計(jì)算機(jī)原理是計(jì)算機(jī)學(xué)科各專業(yè)必修的一門重要的專業(yè)基礎(chǔ)課。該課程以計(jì)算機(jī)單機(jī)系統(tǒng)為研究對象，從計(jì)算機(jī)部件及其行為層次角度闡述電子數(shù)字計(jì)算機(jī)的結(jié)構(gòu)組成、邏輯功能、工作原理以及實(shí)現(xiàn)方法1。通過該課程的學(xué)習(xí)，學(xué)生可以完整地了解計(jì)算機(jī)系統(tǒng)的組成結(jié)構(gòu)及原理，建立起計(jì)算機(jī)整機(jī)的清晰概念，

2、進(jìn)一步提高對計(jì)算機(jī)系統(tǒng)的分析能力、應(yīng)用能力、設(shè)計(jì)和開發(fā)能力。計(jì)算機(jī)原理課程因涵蓋的知識(shí)點(diǎn)較多、概念較抽象，是學(xué)生反饋比較難學(xué)的一門專業(yè)課程。國內(nèi)外很多高校都圍繞計(jì)算機(jī)原理及其相關(guān)課程開展了一系列的教學(xué)改革2-7。從教改情況來看，在理論課中加強(qiáng)了實(shí)踐教學(xué)內(nèi)容，認(rèn)為實(shí)踐教學(xué)和理論教學(xué)具有同樣重要的地位。1 計(jì)算機(jī)原理課程設(shè)置及現(xiàn)狀2000年起，筆者所在學(xué)校從理論教學(xué)和實(shí)踐教學(xué)兩個(gè)方面對計(jì)算機(jī)原理相關(guān)課程進(jìn)行了一系列的改革。最初，計(jì)算機(jī)原理的理論教學(xué)分為“中央處理器”篇和“存儲(chǔ)與外設(shè)”篇兩大部分，分別在兩個(gè)學(xué)期講授，沒有相應(yīng)的課內(nèi)配套實(shí)驗(yàn)。相關(guān)的實(shí)踐教學(xué)在另一門課程“計(jì)算機(jī)原理課程設(shè)計(jì)”中展開。課程

3、設(shè)計(jì)的內(nèi)容是利用一個(gè)8位機(jī)實(shí)驗(yàn)板設(shè)計(jì)并實(shí)現(xiàn)一個(gè)8位字長的計(jì)算機(jī)。實(shí)驗(yàn)板上提供了實(shí)現(xiàn)8位計(jì)算機(jī)所需的各種功能部件，如運(yùn)算器、寄存器文件、累加器、RAM和ROM等。學(xué)生根據(jù)設(shè)計(jì)要求，通過少量連線來完成計(jì)算機(jī)系統(tǒng)的連接；采用GAL器件來完成控制器的設(shè)計(jì)，系統(tǒng)指令存放在ROM中；最后用測試數(shù)據(jù)檢查指令連續(xù)執(zhí)行的正確性。在多年的教學(xué)改革中，計(jì)算機(jī)原理理論教學(xué)由“中央處理器”和“存儲(chǔ)與外設(shè)”分篇教學(xué)合并為一門原理課程，并在一個(gè)學(xué)期內(nèi)講授。理論教學(xué)也從沒有課內(nèi)實(shí)驗(yàn)發(fā)展為多個(gè)課內(nèi)實(shí)驗(yàn)配套教學(xué)。計(jì)算機(jī)原理課程設(shè)計(jì)的教學(xué)內(nèi)容也做了很大的調(diào)整。如原理課程設(shè)計(jì)從在實(shí)驗(yàn)板上實(shí)現(xiàn)8位機(jī)調(diào)整為采用硬件描述語言Verilog

4、設(shè)計(jì)一個(gè)8位的多周期處理器，自行設(shè)計(jì)指令集（符合RISC指令集特點(diǎn)），在自主開發(fā)的FPGA教學(xué)平臺(tái)上實(shí)現(xiàn)。在后續(xù)的課程設(shè)計(jì)改革中，實(shí)驗(yàn)內(nèi)容由設(shè)計(jì)多周期處理器擴(kuò)展為設(shè)計(jì)流水線（5級(jí)）處理器，指令集由自行設(shè)計(jì)的簡單的RISC指令擴(kuò)展為MIPS兼容的指令集，數(shù)據(jù)通路由8位擴(kuò)展為32位。在實(shí)現(xiàn)基本功能的基礎(chǔ)上，學(xué)生可以按照興趣進(jìn)行擴(kuò)展實(shí)驗(yàn)，如擴(kuò)展實(shí)現(xiàn)中斷控制器、UART等部件。通過計(jì)算機(jī)原理的理論教學(xué)，學(xué)生可以學(xué)習(xí)和理解計(jì)算機(jī)的基本組成和原理。通過計(jì)算機(jī)原理課程實(shí)踐，學(xué)生可以進(jìn)一步理解計(jì)算機(jī)原理課程中的理論知識(shí)，在實(shí)踐中深入理解計(jì)算機(jī)的組成結(jié)構(gòu)，并且掌握一定的硬件設(shè)計(jì)方法。實(shí)踐教學(xué)是計(jì)算機(jī)原理教學(xué)的重

5、要途徑，在幫助學(xué)生理解理論知識(shí)的同時(shí)提高其動(dòng)手能力，真正達(dá)到學(xué)以致用。從學(xué)生對該課程的反饋來看，每一屆計(jì)算機(jī)專業(yè)的學(xué)生對原理課程設(shè)計(jì)都有很高的評價(jià)，認(rèn)為從實(shí)踐教學(xué)中收獲很多。因此，實(shí)踐教學(xué)是計(jì)算機(jī)原理課程的重要組成部分，也是教學(xué)改革中不斷改進(jìn)的重點(diǎn)。2 計(jì)算機(jī)原理實(shí)踐教學(xué)存在的問題2.1 現(xiàn)有計(jì)算機(jī)原理實(shí)踐教學(xué)體系目前的計(jì)算機(jī)原理實(shí)踐教學(xué)部分主要由原理理論課程（以下簡稱“原理課”）的課內(nèi)實(shí)驗(yàn)部分和原理課程設(shè)計(jì)部分組成。原理課課內(nèi)實(shí)驗(yàn)主要是軟件編程類實(shí)驗(yàn)，例如反匯編實(shí)驗(yàn)、數(shù)據(jù)類型強(qiáng)制轉(zhuǎn)換實(shí)驗(yàn)、浮點(diǎn)數(shù)據(jù)類型運(yùn)算實(shí)驗(yàn)、程序訪問局部性實(shí)驗(yàn)等。通過這些實(shí)驗(yàn)，學(xué)生可以從計(jì)算機(jī)硬件實(shí)現(xiàn)的角度來理解高級(jí)語言程

6、序和實(shí)際機(jī)器代碼以及計(jì)算機(jī)組成結(jié)構(gòu)之間的關(guān)系。例如，數(shù)據(jù)結(jié)構(gòu)的機(jī)器表示、浮點(diǎn)類型數(shù)據(jù)的運(yùn)算、cache特性對程序性能的影響等。通過原理課的課內(nèi)實(shí)驗(yàn)，學(xué)生可以把底層硬件實(shí)現(xiàn)和上層程序相結(jié)合，有助于對計(jì)算機(jī)原理理論知識(shí)的理解、對程序設(shè)計(jì)課程知識(shí)的深化、為后續(xù)專業(yè)課程（如編譯原理、匯編、體系結(jié)構(gòu)、操作系統(tǒng)等）的學(xué)習(xí)打下基礎(chǔ)。原理課程設(shè)計(jì)部分中，學(xué)生通過Verilog硬件描述語言實(shí)現(xiàn)一個(gè)具有5級(jí)流水線的MIPS指令集兼容的CPU，在實(shí)踐中深化和掌握理論課程中的學(xué)習(xí)內(nèi)容。2.2 現(xiàn)有計(jì)算機(jī)原理實(shí)踐教學(xué)存在的問題通過對近幾屆原理設(shè)計(jì)課程的授課情況和學(xué)生的反饋情況進(jìn)行調(diào)研發(fā)來自WwW.lw5U.com現(xiàn)，仍

7、然存在一些問題。雖然學(xué)生都對原理課程設(shè)計(jì)課給予了高度的評價(jià)，普遍認(rèn)為是計(jì)算機(jī)專業(yè)本科實(shí)踐教學(xué)中收獲較大的一門課程，但是不少學(xué)生也反映，在短短的兩周內(nèi)要掌握Verilog語言、設(shè)計(jì)出具有一定指令規(guī)模的流水線CPU并且掌握FPGA平臺(tái)的使用，難度較大，難以快速進(jìn)入設(shè)計(jì)狀態(tài)?；A(chǔ)稍差的學(xué)生甚至覺得很難把計(jì)算機(jī)原理課程中學(xué)習(xí)的知識(shí)和實(shí)際的設(shè)計(jì)實(shí)現(xiàn)相結(jié)合。因此，不少學(xué)生產(chǎn)生畏難情緒，只能在分組實(shí)驗(yàn)中承擔(dān)較為簡單的設(shè)計(jì)任務(wù)，基礎(chǔ)稍差的同學(xué)甚至出現(xiàn)抄襲的現(xiàn)象。真正的教學(xué)目標(biāo)是希望每個(gè)計(jì)算機(jī)專業(yè)的學(xué)生都能深入理解和掌握計(jì)算機(jī)組成原理知識(shí)，具備一定的硬件動(dòng)手能力。實(shí)際操作時(shí)，希望分組粒度越小越好，鼓勵(lì)學(xué)生嘗試獨(dú)

8、立完成實(shí)驗(yàn)內(nèi)容。此外，用Verilog語言進(jìn)行CPU的RTL級(jí)設(shè)計(jì)并在仿真軟件上仿真模擬，雖然最后能在FPGA平臺(tái)上實(shí)現(xiàn)，但學(xué)生總感覺是在做編程類的實(shí)驗(yàn)而不是硬件設(shè)計(jì)。因此，目前原理實(shí)踐教學(xué)結(jié)構(gòu)中存在的問題主要表現(xiàn)在：（1）實(shí)驗(yàn)手段上的脫節(jié)：雖然采用硬件描述語言是當(dāng)前大規(guī)模集成電路設(shè)計(jì)的主流方法，但直接采用Verilog等硬件描述語言進(jìn)行CPU的RTL級(jí)設(shè)計(jì)，學(xué)生在電路知識(shí)中學(xué)習(xí)的數(shù)字電路設(shè)計(jì)方法無法延續(xù)到原理課程的相關(guān)實(shí)驗(yàn)中，硬件設(shè)計(jì)體會(huì)不深。（2）實(shí)驗(yàn)內(nèi)容上的脫節(jié)：雖然原理課中重點(diǎn)講授了關(guān)于單周期處理器和多周期處理器的相關(guān)知識(shí)，但目前原理課的課內(nèi)實(shí)驗(yàn)都是編程類的實(shí)驗(yàn)，沒有硬件類實(shí)驗(yàn)環(huán)節(jié)；而

9、計(jì)算機(jī)原理課程設(shè)計(jì)直接要求學(xué)生設(shè)計(jì)流水線CPU，沒有相關(guān)單周期或多周期處理器的實(shí)驗(yàn)基礎(chǔ)。從教學(xué)和實(shí)驗(yàn)內(nèi)容上來看存在一定的脫節(jié)。3 實(shí)踐教學(xué)探索與成效3.1 實(shí)踐教學(xué)探索思路教改過程中，對2012屆計(jì)算機(jī)專業(yè)本科學(xué)生的計(jì)算機(jī)原理實(shí)踐教學(xué)（課內(nèi)實(shí)驗(yàn)和課程設(shè)計(jì)部分）進(jìn)行了改革和探索，設(shè)計(jì)相應(yīng)的硬件類實(shí)驗(yàn)，從實(shí)驗(yàn)手段和實(shí)驗(yàn)內(nèi)容上加以改進(jìn)。主要思路有：（1）提高學(xué)生硬件設(shè)計(jì)能力，發(fā)揮電路設(shè)計(jì)課程中預(yù)修的電路設(shè)計(jì)方法這一理念，逐步過渡到用硬件描述語言設(shè)計(jì)電路，即將門級(jí)電路設(shè)計(jì)和RTL級(jí)設(shè)計(jì)結(jié)合起來。從門級(jí)電路開始讓學(xué)生動(dòng)手實(shí)驗(yàn)，用原理圖的方式讓學(xué)生重現(xiàn)課程知識(shí)，使學(xué)生獲得更直觀的硬件設(shè)計(jì)體驗(yàn)。（2）增加單

10、周期、多周期處理器的相關(guān)實(shí)驗(yàn)，逐步過渡到設(shè)計(jì)流水線處理器。從而使學(xué)生可以從簡到難，更深入地理解計(jì)算機(jī)組成原理。3.2 實(shí)踐教學(xué)探索方法在對2012級(jí)計(jì)算機(jī)專業(yè)本科計(jì)算機(jī)原理課的課內(nèi)實(shí)驗(yàn)進(jìn)行調(diào)整的過程中，除保留原有的編程類實(shí)驗(yàn)外，還增加了與課程內(nèi)容配套的硬件類實(shí)驗(yàn)，包括運(yùn)算器實(shí)驗(yàn)、控制器/處理器類實(shí)驗(yàn)、存儲(chǔ)器類實(shí)驗(yàn)和I/O類的實(shí)驗(yàn)，分別安排在運(yùn)算器、控制器、存儲(chǔ)器、I/O各章理論知識(shí)講授完畢之后。存儲(chǔ)器類實(shí)驗(yàn)和I/O類實(shí)驗(yàn)實(shí)現(xiàn)的復(fù)雜度較高，例如存儲(chǔ)器實(shí)驗(yàn)中要求設(shè)計(jì)實(shí)現(xiàn)一個(gè)采用LRU替換算法的二路組相連的cache，這兩類實(shí)驗(yàn)作為課內(nèi)實(shí)驗(yàn)環(huán)節(jié)的選做部分。3.2.1 運(yùn)算器實(shí)驗(yàn)在運(yùn)算器實(shí)驗(yàn)中，首先通

11、過基本的門級(jí)電路設(shè)計(jì)1位全加器，在此基礎(chǔ)上實(shí)現(xiàn)多位（如4位、32位）加法器、減法器、乘法器（陣列乘法器或Booth乘法器）、除法器。運(yùn)算器可以有不同的實(shí)現(xiàn)方法。通過運(yùn)算器的實(shí)驗(yàn)，學(xué)生可以將數(shù)字電路中所學(xué)的真值表、卡諾圖等知識(shí)運(yùn)用起來。圖1顯示了用門級(jí)電路設(shè)計(jì)的1位全加器、4位全加器以及利用全加器實(shí)現(xiàn)的乘法器、除法器。所采用的實(shí)驗(yàn)環(huán)境均為Logisim8。Logisim是一款比較適合于教學(xué)的用原理圖設(shè)計(jì)電路的軟件工具，學(xué)生上手快，操作簡單。在運(yùn)算器實(shí)驗(yàn)的基礎(chǔ)上實(shí)現(xiàn)一個(gè)32位的帶加、減功能的運(yùn)算器，并且增加一些簡單的邏輯運(yùn)算功能（如“按位與”“按位或”）、結(jié)果判0功能，就可以得到一個(gè)基本的ALU。

12、3.2.2 控制器和單周期處理器實(shí)驗(yàn)控制器的主要功能是取指令、翻譯指令、產(chǎn)生處理器其他部件的控制信號(hào)?？刂破鲗?shí)驗(yàn)可以設(shè)計(jì)為實(shí)現(xiàn)一個(gè)只負(fù)責(zé)根據(jù)指令產(chǎn)生控制信號(hào)的控制器電路。由于控制器和處理器其他部件結(jié)合緊密，了解控制器的工作過程也就了解了計(jì)算機(jī)全部工作的過程。因此，在實(shí)驗(yàn)環(huán)節(jié)中不單獨(dú)設(shè)置控制器實(shí)驗(yàn)，而是設(shè)計(jì)了一個(gè)單周期處理器實(shí)驗(yàn)，控制器作為該單周期處理器的一部分來實(shí)現(xiàn)。單周期處理器實(shí)驗(yàn)使用Logisim設(shè)計(jì)實(shí)現(xiàn)一個(gè)具有7條基本MIPS指令的單周期處理器。這7條指令分別是add、sub、ori、lw、sw、beq、j。這些指令涵蓋了MIPS指令集中的R（寄存器）類型、I（立即數(shù)）類型、J（jump

13、）類型指令。一個(gè)單周期處理器的組成部分主要包括ALU、控制器、寄存器文件、數(shù)據(jù)存儲(chǔ)器、取指部件（包括指令存儲(chǔ)器、 PC產(chǎn)生部件）以及其他相關(guān)部件,如圖2所示?？刂破魍瓿傻闹饕δ馨ǎ焊鶕?jù)當(dāng)前PC值取指令、翻譯指令、產(chǎn)生控制信號(hào)。如圖2所示，實(shí)現(xiàn)7條基本指令的控制信號(hào)主要包括RegDst、ALUSrc2:0、MemtoReg、RegWrite、MemWrite、Branch、Jump、ExtOp、ALUOp 2:0。控制器分主控制單元和ALU局部控制單元。對于不同的指令，控制器產(chǎn)生不同的控制信號(hào)，主控制單元的信號(hào)由指令中的OP字段決定，而ALU局部控制單元的信號(hào)ALUCtr需要在ALUOp的基

14、礎(chǔ)上結(jié)合指令中的Funct字段才能確定，如圖3中的真值表所示。根據(jù)真值表即可生成對應(yīng)的控制器的組合電路。除控制器外，單周期處理器還包括ALU、寄存器文件、數(shù)據(jù)存儲(chǔ)器、取指部件（包括指令存儲(chǔ)器、PC產(chǎn)生部件）、立即數(shù)擴(kuò)展部件以及其他相關(guān)部件。完成上述部件的設(shè)計(jì)之后，加上必要的連線和多路選擇器等，即可得到一個(gè)完整的單周期處理器，如圖4所示。通過單周期處理器實(shí)驗(yàn)，學(xué)生可以掌握數(shù)據(jù)通路和控制通路的原理和結(jié)構(gòu),深入理解處理器中各個(gè)部件的功能以及相互之間的關(guān)聯(lián)。3.2.3 多周期處理器實(shí)驗(yàn)多周期處理器實(shí)驗(yàn)作為原理課內(nèi)實(shí)驗(yàn)中的選做實(shí)驗(yàn)，供學(xué)有余力來自wWw.lW5u.CoM的學(xué)生進(jìn)行嘗試。首先要實(shí)現(xiàn)多周期處

15、理器的控制器。與單周期不同的是，多周期處理器的每個(gè)指令都有多個(gè)周期，每個(gè)周期控制信號(hào)的取值有所不同。所以控制器需要設(shè)計(jì)成狀態(tài)機(jī)：由時(shí)鐘、當(dāng)前狀態(tài)和操作碼確定下一狀態(tài)，不同狀態(tài)輸出不同控制信號(hào)值。通過多周期處理器實(shí)驗(yàn)，學(xué)生可以更好地掌握時(shí)序電路、狀態(tài)機(jī)設(shè)計(jì)等。在計(jì)算機(jī)原理課程設(shè)計(jì)課中，多周期處理器實(shí)驗(yàn)是必修實(shí)驗(yàn)，使用Verilog語言實(shí)現(xiàn)，學(xué)生在此基礎(chǔ)上可以進(jìn)一步實(shí)現(xiàn)流水線處理器。3.3 實(shí)踐教學(xué)探索成效通過在計(jì)算機(jī)原理課程中配合運(yùn)算器、控制器、單周期處理器、多周期處理器等教學(xué)內(nèi)容，同步開設(shè)運(yùn)算器、控制器、單周期處理器等硬件類實(shí)驗(yàn)，可以幫助學(xué)生深入理解理論知識(shí)，提高硬件動(dòng)手能力。從學(xué)生反饋的情況

16、來看，這次實(shí)驗(yàn)課程的探索收到了很好的效果。首先，實(shí)驗(yàn)手段上承前啟后。學(xué)生在前期學(xué)習(xí)了電路課程，了解通過真值表進(jìn)行基本電路設(shè)計(jì)的方法，因而繼續(xù)采用原理圖的方法進(jìn)行電路設(shè)計(jì)，可以使先前學(xué)過的知識(shí)得到延續(xù)，很大程度地緩解了學(xué)生的畏難情緒，入手較快。其次，實(shí)驗(yàn)內(nèi)容上由易到難。從最基本的1位全加器的設(shè)計(jì)開始逐步增加難度，到最終實(shí)現(xiàn)一個(gè)單周期處理器（或者多周期處理器），學(xué)生可以逐步適應(yīng)任務(wù)難度。大多數(shù)學(xué)生可以獨(dú)立完成。在單周期處理器實(shí)驗(yàn)中，學(xué)生對處理器內(nèi)部的主要組件有更深入的了解，為在后續(xù)計(jì)算機(jī)課程設(shè)計(jì)課中完成流水線處理器的設(shè)計(jì)奠定了基礎(chǔ)。最后，通過采用原理圖設(shè)計(jì)處理器的實(shí)驗(yàn)，學(xué)生深化了課程知識(shí)、了解了處理器底層實(shí)現(xiàn)，使得課程內(nèi)容生動(dòng)而立體，同時(shí)也為后續(xù)學(xué)習(xí)和使用硬件描述語言打下基礎(chǔ)。通過這樣的實(shí)驗(yàn)體系的設(shè)置，與計(jì)算機(jī)原理課程設(shè)計(jì)課實(shí)現(xiàn)了良好的銜接。4結(jié)語計(jì)算機(jī)原理是計(jì)算機(jī)專業(yè)中的一門核心課程，在計(jì)算機(jī)相關(guān)課程中起到承前啟后的作用。通過在原理課程中開設(shè)配套的軟/硬件實(shí)驗(yàn)，可以促進(jìn)學(xué)生對原理知識(shí)的理解和掌握。當(dāng)前，不少學(xué)校開設(shè)了類似計(jì)算機(jī)原理課程設(shè)計(jì)的配套實(shí)踐教學(xué)課程，要求學(xué)生實(shí)現(xiàn)具有一定規(guī)模的流水線處理器。然而，如果沒有原理課內(nèi)實(shí)驗(yàn)的支撐，沒有單周期處理器、多周期處理器的實(shí)現(xiàn)，直接使用Verilog等硬件描述語言實(shí)現(xiàn)流水線處理器，對學(xué)生而言有一定的難度。此外