任務(wù)2全加器設(shè)計(jì)

1、2 全加器設(shè)計(jì)任務(wù)2 1位二進(jìn)制全加器電路設(shè)計(jì)知識(shí)點(diǎn)1.用case語句設(shè)計(jì)全加器2.用混合法設(shè)計(jì)全加器（層次設(shè)計(jì)） 3.用元件例化語句設(shè)計(jì)全加器技能點(diǎn)1.掌握各種輸入法2.掌握QuartusII軟件設(shè)計(jì)流程【任務(wù)分析】即考慮兩個(gè)1位二進(jìn)制數(shù)相加及高位進(jìn)位，又考慮來自低位進(jìn)位數(shù)相加的運(yùn)算電路，稱為1位全加器。全加器真值表輸入端輸出端ABCiSCo0000000110010100110110010101011100111111SABCiCoABCi（A+B）【相關(guān)知識(shí)】 1、利用case語句進(jìn)行設(shè)計(jì) case語句是分支語句的一種，case語句不同于if語句，它是根據(jù)所滿足的條件直接執(zhí)行多項(xiàng)順序語句

2、中的一項(xiàng)，沒有優(yōu)先級(jí)。case語句常用來描述總線、編碼和譯碼的行為。 case語句的結(jié)構(gòu)如下： case 表達(dá)式 is when選擇值=順序語句； when選擇值=順序語句； when others=順序語句； end case； 使用case語句需注意以下幾點(diǎn)： 1)條件句中的選擇值必須在表達(dá)式的取值范圍內(nèi)。 2)除非所有條件句中的選擇值能完整覆蓋case語句中表達(dá)式的取值，否則最末一個(gè)條件句中的選擇必須用“others表示。 3)case-語句中每一條語句的選擇只能出現(xiàn)一次，不能有相同選擇值的條件語句出現(xiàn)。 4)case語句執(zhí)行中必須選中，且只能選中所列條件語句中的一條。這表明case語句

3、中至少要包含一個(gè)條件語句。library ieee;use ieee.std_logic_1164.all;entity fadder isport (Ai : in bit_vector(2 downto 0); Bi : out bit_vector(1 downto 0);end fadder;architecture rt1l of fadder isbegin process(Ai)begin case Ai is when 000 = Bi Bi Bi Bi Bi Bi Bi Bi null; end case; end process; end rt1l;全加器case語句設(shè)計(jì)源

4、程序2、全加器的混合輸入法設(shè)計(jì)從任務(wù)1設(shè)計(jì)半加器可以知道，其邏輯運(yùn)算為：SABCoAB而全加器的邏輯運(yùn)算式為：SABCiCoABCi（A+B）其對(duì)應(yīng)的符號(hào)為： 從全加器的邏輯運(yùn)算式可以看出，在設(shè)計(jì)時(shí)完全可以考慮用兩個(gè)半加器的符號(hào)加一個(gè)或門構(gòu)成全加器。 因此可以這樣設(shè)計(jì)全加器，先建立全加器的項(xiàng)目文件，在其底層設(shè)計(jì)好半加器（這里用文本輸入，也可以采用原理圖輸入），并生成其對(duì)應(yīng)的符號(hào)，以供用原理圖設(shè)計(jì)全加器的頂層文件時(shí)調(diào)用。 設(shè)計(jì)好的全加器原理圖如下圖所示。3、用元件例化語句設(shè)計(jì)全加器 元件例化就是一種連接關(guān)系，將預(yù)先設(shè)計(jì)好的設(shè)計(jì)實(shí)體定義為一個(gè)元件，然后利用特定的語句將此元件與當(dāng)前設(shè)計(jì)實(shí)體中的端口相連接，從而為當(dāng)前設(shè)計(jì)實(shí)體引入一個(gè)新的低層的設(shè)計(jì)單元。 元件例化語句由元件聲明和元件例化兩部分組成。元件聲明是將一個(gè)現(xiàn)成的設(shè)計(jì)實(shí)體定義為元件，即完成元件的封裝；元件例化是對(duì)元件聲明中定義的元件端口與當(dāng)前設(shè)計(jì)實(shí)體端口或信號(hào)連接關(guān)系的說明。其格式如下： 元件聲明 component 元件名 gener