數(shù)字邏輯電路課程課件：第4章 常用組合邏輯功能器件

1、第4章 常用組合邏輯功能器件 本章將介紹幾種常用的中規(guī)模集成電路(MSI),這些中規(guī)模集成電路分別具有特定的邏輯功能,稱(chēng)為功能模塊,用功能模塊設(shè)計(jì)組合邏輯電路,具有許多優(yōu)點(diǎn).4.1 自頂向下的模塊化設(shè)計(jì)方法頂: 指系統(tǒng)功能,即系統(tǒng)總要求,較抽象.向下:指根據(jù)系統(tǒng)總要求,將系統(tǒng)分解為若干個(gè)子系統(tǒng),再將每個(gè)子系統(tǒng)分解為若干個(gè)功能模塊 ,直至分成許多各具特定功能的基本模塊為止.例: 設(shè)計(jì)一個(gè)數(shù)據(jù)檢測(cè)系統(tǒng),功能表如下:S1 S2 輸出功能0 0 A + B0 1 AB 0 Min(A,B)1 1 Max(A,B)數(shù)據(jù)A、B分別來(lái)自?xún)蓚€(gè)傳感器.B: 數(shù)據(jù)檢測(cè)系統(tǒng) B1:輸入傳感器數(shù)據(jù) B2 計(jì)算值 B3

2、 選擇輸出 B11傳感器A B12傳感器B B21 A+B B22 AB B23Min(A,B) B24Max(A,B)* B231 比 較 A和B B232 選 擇 Min* B241 比 較 A和B B242 選 擇 Max*頂層* ： 葉結(jié)點(diǎn)分層設(shè)計(jì)樹(shù)AB B11轉(zhuǎn)換A B12轉(zhuǎn)換B B21二進(jìn)制 加法 B22二進(jìn)制 減法 B231 比 較 B241 比 較 B242 選 擇 B232 選 擇 B3 輸出選擇S1S2B1:輸入B2 :計(jì)算 功能選擇輸出傳感器 分層方框圖minmaxB23B244.2 編碼器將信息(如數(shù)和字符等)轉(zhuǎn)換成符合一定規(guī)則的代碼.4.2.1 二進(jìn)制編碼器用n位二進(jìn)

3、制代碼對(duì)N=2n 個(gè)特定信息進(jìn)行編碼的邏輯電路.設(shè)計(jì)方法: 以例說(shuō)明輸入互相排斥編碼器、優(yōu)先編碼器設(shè)計(jì)一個(gè)具有互相排斥輸入條件的編碼器.輸入: X0 、X1、X2 、X3輸出：A1、A0對(duì)應(yīng)關(guān)系：輸入 A1 A0 X0 0 0 X1 0 1 X2 1 0 X3 1 1X3 X2 X1 X0 A1 A00 0 0 0 0 0 0 1 0 00 0 1 0 0 10 0 1 1 0 1 0 0 1 00 1 0 1 0 1 1 0 0 1 1 1 0 0 0 1 11 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 X3X2X1X00001111

4、0000111101100A1=X2+X300011110000111101001X3X2X1X0A0=X1+X34線(xiàn)2線(xiàn)編碼器電路圖：11X2X3X3X1A1A0編碼器在任何時(shí)候只允許 有一個(gè)輸入信號(hào)有效;(2) 電路無(wú)X0輸入端;(3) 電路無(wú)輸入時(shí),編碼器的 輸出與X0編碼等效. 帶輸出使能(Enable)端的優(yōu)先編碼器:輸出使能端:用于判別電路是否有信號(hào)輸入.優(yōu)先:對(duì)輸入信號(hào)按輕重緩急排序,當(dāng)有多個(gè)信號(hào)同時(shí)輸入時(shí),只對(duì)優(yōu)先權(quán)高的一個(gè)信號(hào)進(jìn)行編碼.下面把上例4線(xiàn)2線(xiàn)編碼器改成帶輸出使能(Enable)端的優(yōu)先編碼器,假設(shè)輸入信號(hào)優(yōu)先級(jí)的次序?yàn)?X3,X2,X1,X0.X3 X2 X1 X

5、0 A1 A0 E00 0 0 0 0 0 10 0 0 1 0 0 00 0 1 0 0 1 00 0 1 1 0 1 00 1 0 0 1 0 00 1 0 1 1 0 00 1 1 0 1 0 00 1 1 1 1 0 01 0 0 0 1 1 01 0 0 1 1 1 01 0 1 0 1 1 01 0 1 1 1 1 01 1 0 0 1 1 01 1 0 1 1 1 01 1 1 0 1 1 01 1 1 1 1 1 0 X3X2X1X000011110000111101100111111111100A1=X2+X3X3X2X1X00001111000011110100100011

6、1111101A0=X3+X2X1EO=X3X2X1X0= X3+X2+X1+X011&1X2X1X3X2X0A0A1EO編碼器電路圖4.2.2 二十進(jìn)制編碼器輸入: I0 ,I1 ,I2 I9,表示十個(gè)要求編碼的信號(hào).輸出: BCD碼.電路有十根輸入線(xiàn),四根輸出線(xiàn),常稱(chēng)為10線(xiàn)4線(xiàn)編碼器4.2.3 通用編碼器集成電路1. 8線(xiàn)3線(xiàn)優(yōu)先編碼器74148邏輯圖引腳圖選通輸出擴(kuò)展輸出輸入使能 輸入低電平有效輸出二進(jìn)制數(shù)的反碼74148功能表例：用兩片74148構(gòu)成16線(xiàn)4線(xiàn)優(yōu)先編碼器。00111XXXXXXXXXXXX11111110000011高位芯片工作情況：0111111111110XXXX

7、01100111101011低位芯片工作情況：?jiǎn)栴}思考：若用四片74148構(gòu)成一個(gè)32線(xiàn)5線(xiàn) 編碼器，電路如何設(shè)計(jì)？ 若用八片74148構(gòu)成一個(gè)64線(xiàn)6線(xiàn) 編碼器，電路又如何設(shè)計(jì)？ 擴(kuò)展電路設(shè)計(jì)提示： 1）觀察上例編碼器低三位輸出電路結(jié)構(gòu)， 并找出規(guī)律； 2）分析高位輸出和各GS之間的關(guān)系，將 GS作為輸入，高位信號(hào)作為輸出，設(shè) 計(jì)一輸出電路。2. 10線(xiàn)4線(xiàn)優(yōu)先編碼器74147邏輯圖引腳圖74147功能表4.2.4 編碼器應(yīng)用舉例4.3 譯碼器/數(shù)據(jù)分配器4.3.1 二進(jìn)制譯碼器X0X1Xn-1Y0Y1二進(jìn)制譯碼器譯碼是編碼的逆過(guò)程，作用是將一組碼轉(zhuǎn)換為確定信息。輸入：二進(jìn)制代碼，有n個(gè)；輸

8、出：2n 個(gè)特定信息。1. 譯碼器電路結(jié)構(gòu) 以2線(xiàn) 4線(xiàn)譯碼器為例說(shuō)明2線(xiàn) 4線(xiàn)譯碼器的真值表為:A B Y0 Y1 Y2 Y30 0 1 0 0 00 1 0 1 0 00 0 0 1 01 1 0 0 0 1 下圖為高電平輸出有效的2線(xiàn) 4線(xiàn)譯碼器電路圖, MSB&11BA LSBY0Y1Y2Y3Y0=AB=m0Y1=AB=m1Y2=AB=m2Y3=AB=m3思考：若輸出為低有效，則表達(dá)式？由真值表容易得出: 高電平輸出有效二進(jìn)制譯碼器,其輸出邏輯表達(dá)式為:Yi=mi (mi為輸入變量所對(duì)應(yīng)的最小項(xiàng)) 低電平輸出有效二進(jìn)制譯碼器,其輸出邏輯表達(dá)式為:Yi=mi (mi為輸入變量所對(duì)應(yīng)的最小

9、項(xiàng)) 用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)原理: 二進(jìn)制譯碼器能產(chǎn)生輸入信號(hào)的全部最小項(xiàng),而 所有組合邏輯函數(shù)均可寫(xiě)成最小項(xiàng)之和的形式.例 試用3線(xiàn) 8線(xiàn)譯碼器和邏輯門(mén)實(shí)現(xiàn)下列函數(shù)F(Q,X,P)=m (0，1，4，6，7） =M（2，3，5）解題的幾種方法： 利用高電平輸出有效的譯碼器和或門(mén)。F(Q,X,P)=m0+m1+m4+m6+m701234567124PXQ高位1F（Q，X，P）01234567124PXQ高位F（Q，X，P）& 利用低電平輸出有效的譯碼器和與非門(mén)。F(Q,X,P)=m0m1m4m6m7 利用高電平輸出有效的譯碼器和或非門(mén)。F(Q,X,P) =m0+m1+m4+m6+m7 =m2

10、+m3+m501234567124PXQ高位1F（Q，X，P）01234567124PXQ高位F（Q，X，P）&F(Q,X,P)=m2m3m5 利用低電平輸出有效的譯碼器和與門(mén)。F(Q,X,P)=m2m3m52. 譯碼器的使能控制輸入端 1）利用使能輸入控制端，既能使電路正常工作，也能 使電路處于禁止工作狀態(tài)；2）利用使能輸入控制端，能實(shí)現(xiàn)譯碼器容量擴(kuò)展。EN為使能控制輸入端，EN=0，輸出均為0；EN=1，輸出譯碼信號(hào)。電路滿(mǎn)足：Yi=mi EN&11X0X1 LSBY0Y1Y2Y3EN MSB邏輯圖Y0Y1Y2Y3ENX0X1邏輯符號(hào)利用使能端實(shí)現(xiàn)擴(kuò)展的例子：Y0Y1Y2Y3ENX0X1Y

11、0Y1Y2Y3ENX0X11I0I1I2Y0Y1Y2Y4Y3Y5Y6Y7（1）（2）當(dāng)I2=0時(shí)，(1)片工作,(2)片禁止.當(dāng)I2=1時(shí), (1)片禁止,(2)片工作.由兩片2線(xiàn)4線(xiàn)譯碼器組成3線(xiàn)8線(xiàn)譯碼器2線(xiàn)4線(xiàn)譯碼器組成4線(xiàn)-16線(xiàn)譯碼器4.3.2 二十進(jìn)制譯碼器輸入: BCD碼.輸出: 十個(gè)高、低電平.(常稱(chēng)4線(xiàn)10線(xiàn)譯碼器)偽碼A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 0 0

12、1 1 1 1 1 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1輸出低電平有效真值表4.3.3 通用譯碼器集成電路74138 帶使能端3線(xiàn)8線(xiàn)譯碼器邏輯圖引腳圖思考題:

13、請(qǐng)用譯碼器集成電路74138設(shè)計(jì)一個(gè)三變量奇校驗(yàn)電路邏輯圖4.3.4 數(shù)據(jù)分配器 數(shù)據(jù)分配是將一個(gè)數(shù)據(jù)源輸入的數(shù)據(jù)根據(jù)需要送到不同的輸出端上去，實(shí)現(xiàn)數(shù)據(jù)分配功能的邏輯電路稱(chēng)為數(shù)據(jù)分配器。分配器又叫多路復(fù)用器。 數(shù)據(jù)分配器一般用帶使能控制端的二進(jìn)制譯碼器實(shí)現(xiàn)。 1. 半導(dǎo)體數(shù)碼管（Light Emitting Diode簡(jiǎn)稱(chēng)LED） 七段數(shù)碼管 顯示器4.3.5顯示譯碼器用于驅(qū)動(dòng)數(shù)碼顯示器，使其顯示有用的 字符或圖形abcdfegabcdfeg七段數(shù)碼管的兩種連接方法： 共陰abcdefg 共陽(yáng)陽(yáng)極加高電平字段亮。陰極加低電平字段亮。abcdefg 1功能：將表示數(shù)字的BCD碼轉(zhuǎn)換成七段顯示碼。

14、七段顯示譯碼器DCBAabcdefg輸入：BCD碼輸出：七段顯示碼3. 顯示譯碼器設(shè)計(jì)abcdfeg真 值 表D C B A a b c d e f g 顯示0 0 0 0 0 0 0 0 0 0 1 00 0 0 1 1 0 0 1 1 1 1 10 0 1 0 0 0 1 0 0 1 0 20 0 1 1 0 0 0 0 1 1 0 30 1 0 0 1 0 0 1 1 0 0 40 1 0 1 0 1 0 0 1 0 0 50 1 1 0 0 1 0 0 0 0 0 60 1 1 1 0 0 0 1 1 1 1 70 0 0 0 0 0 0 0 0 0 81 0 0 1 0 0 0 0

15、1 0 0 9化簡(jiǎn)后表達(dá)式:a=ABCD+ABCb=ABC+ABCc=ABCd=ABC+ABC+ABCDe=A+ABCf=AB+ABCD+ABCg=ABC+BCD化簡(jiǎn)說(shuō)明: 利用了無(wú)關(guān)項(xiàng); 考慮了多輸出邏輯函數(shù)化簡(jiǎn)中的公共項(xiàng).思考題： 根據(jù)上面設(shè)計(jì)，判斷當(dāng)輸入DCBA為1010時(shí)，LED顯示什么字形？4. 通用七段顯示譯碼器集成電路 常用的七段顯示譯碼器集成電路有7446、7447、7448、7449和4511等。下面重點(diǎn)介紹七段顯示譯碼器7448。 七段顯示譯碼器7448輸出高電平有效，用以驅(qū)動(dòng)共陰極顯示器。 7448實(shí)現(xiàn)多位顯示 由于第1片的RBI為0，而DCBA=0000, 所以滿(mǎn)足滅零

16、條件，RBO=0。第2、3片也滿(mǎn)足滅零條件。 第4、5、6片驅(qū)動(dòng)正常顯示。 思考題：如第1片輸入DCBA不等于0000，2、3兩片滅零條件嗎？功能: 從多路輸入數(shù)據(jù)中選擇其中的一路送至輸出端. 數(shù)據(jù)選擇器簡(jiǎn)稱(chēng)MUX,數(shù)據(jù)選擇器的數(shù)據(jù)輸入端數(shù)稱(chēng)為通道數(shù).4.4 數(shù)據(jù)選擇器數(shù)據(jù)選擇器功能示意圖:選擇信號(hào)（地址碼）輸入n數(shù)據(jù)輸入2n數(shù)據(jù)輸出4.4.1 數(shù)據(jù)選擇器的電路結(jié)構(gòu) 以四選一數(shù)據(jù)選擇器為例討論功能表A1 A0 Y0 0 D00 1 D1 0 D21 1 D3 輸出函數(shù)表達(dá)式:Y= (A1A0)D0+ (A1A0)D1 + (A1A0)D2+ (A1A0)D3Y=miDii=03地址數(shù)據(jù)輸出&1

17、1A0A1D0D1D2D3Y1電路圖：四選一數(shù)據(jù)選擇器的邏輯符號(hào)數(shù)據(jù)選擇器通道擴(kuò)展：由四選一數(shù)據(jù)選擇器組成十六選一數(shù)據(jù)選擇器的例子ZYA1A0 D0 D1 D2 D3YA1A0 D0 D1 D2 D3YA1A0 D0 D1 D2 D3YA1A0 D0 D1 D2 D3YA1A0 D0 D1 D2 D3A1A0A3A2 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13I14 I15 4.4.2 通用數(shù)據(jù)選擇器集成電路輸入數(shù) TTL CMOS(數(shù)字) CMOS(模擬) ECL 16 74150 4515 406728 74451 4096 8 74151

18、4512 4051 1016444 7445324 74153 4539 4052 1017482 7460442 74157 4519 10159常用MUX集成電路EN012301G03MUXA0A11ST1D01D11D21D32D02D12D22D32ST1Y2Y74153Y=( (A1A0)D0+ (A1A0)D1 + (A1A0)D2+ (A1A0)D3)ST內(nèi)部結(jié)構(gòu)由與、或、非等門(mén)組成。利用選通控制端實(shí)現(xiàn)通道擴(kuò)展的例子:EN012301G03MUXA0A11ST1D01D11D21D32D02D12D22D32ST1Y2Y1A21YA2=0 時(shí),由A1A0選擇1DiA2=1時(shí),由A

19、1A0選擇2Di4.4.3 數(shù)據(jù)選擇器應(yīng)用舉例 1. 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)基本思想: 由數(shù)據(jù)選擇器的一般表達(dá)式Y(jié)=miDi可知,利用地址變量產(chǎn)生所有最小項(xiàng),通過(guò)數(shù)據(jù)輸入信號(hào)Di的不同取值,來(lái)選取組成邏輯函數(shù)的所需最小項(xiàng).例 試用八選一數(shù)據(jù)選擇器74151實(shí)現(xiàn)邏輯函數(shù) F(A, B, C)=m(0, 2, 3, 5)解: 待實(shí)現(xiàn)的函數(shù)為: F(A, B, C)=m(0, 2, 3, 5) =ABC+ABC+ABC+ABC74151的輸出表達(dá)式為:Y=(A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3 + A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1

20、A0D7)ST比較兩式: 令:ST=0A2=A ; A1=B ; A0=C D0=D2=D3=D5=1 D1=D4=D6=D7=0Y=FY=F0CAB1011010001234567012G07MUX74151EN ST=0A2=A ; A1=B ; A0=C D0=D2=D3=D5=1 D1=D4=D6=D7=0Y=F 例：試用四選一MUX實(shí)現(xiàn)邏輯函數(shù)F=ABC+ABC+ABC+ABC解：當(dāng)MUX被選通時(shí)，其輸出邏輯表達(dá)式為：Y= (A1A0)D0+ (A1A0)D1+ (A1A0)D2+ (A1A0)D3 比較兩式，令A(yù)1=A；A0=B；D0=1，D1=0，D2=C，D3=C則 Y=F注：

21、該題的解法不唯一。將函數(shù)F寫(xiě)成：F=AB1+AB0+ABC+ABCEN012301G03MUXA0A1STD0D1D2D3Y0BA10CCF例：用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)：F(A,B,C,D)=m(1,2,4,9,10,11,12,14,15)解:ABCD00011110000111101111 1 1111AB(C+D)=A1A0D3AB(CD+CD)=A1A0D0AB(CD)=A1A0D1AB(C+D)=A1A0D2令數(shù)據(jù)選擇器的地址A1A0=AB2. 動(dòng)態(tài)顯示電路 七段數(shù)碼管驅(qū)動(dòng)電路可分為兩種，一種稱(chēng)為靜態(tài)顯示，另一種稱(chēng)為動(dòng)態(tài)顯示。 靜態(tài)顯示：每一個(gè)數(shù)碼管由單獨(dú)的七段顯示譯碼器驅(qū)動(dòng)。

22、 動(dòng)態(tài)顯示：使用數(shù)據(jù)選擇器的分時(shí)復(fù)用功能，將任意多個(gè) 數(shù)碼管的顯示驅(qū)動(dòng)，由一個(gè)七段顯示譯碼器來(lái) 完成。 4.5 算術(shù)運(yùn)算電路算術(shù)運(yùn)算電路的核心為加法器.4.5.1 基本加法器1. 半加器(HA) 僅考慮兩個(gè)一位二進(jìn)制數(shù)相加,而不考慮低位的進(jìn)位,稱(chēng)為半加。ABSCCO半加器邏輯符號(hào)設(shè): A、B為兩個(gè)加數(shù)，S 為本位的和，C 為本位向高位的 進(jìn)位。則半加器的真值表、方程式、邏輯圖如下所示A B C S0 0 0 00 1 0 1 0 0 11 1 1 0 真值表S=ABC=AB邏輯方程=1&ABSC 邏輯圖 2. 全加器 在多位數(shù)相加時(shí),除考慮本位的兩個(gè)加數(shù)外,還須考慮低位向本位的進(jìn)位.例:1 1

23、 0 1 加數(shù)1 1 1 1 加數(shù)+) 1 1 1 1 0 低位向高位的進(jìn)位1 1 1 0 0 和實(shí)際參加一位數(shù)相加,必須有三個(gè)量,它們是: 本位加數(shù) Ai 、Bi ； 低位向本位的進(jìn)位 Ci-1 一位全加器的輸出結(jié)果為： 本位和 Si ； 本位向高位的進(jìn)位 Ci 全加器電路設(shè)計(jì)：Ai Bi Ci-1 Ci Si 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1=AiBi Ci-1Si=（AiBi+AiBi）Ci-1 + （AiBi+AiBi）Ci-1=（Ai Bi ）Ci-1+AiB

24、i Ci= （AiBi+AiBi）Ci-1+AiBi由兩個(gè)半加器實(shí)現(xiàn)一個(gè)全加器Ci-1Si（Ai Bi） Ci-1COAiBiCOAi BiAiBi1CiAiBiSiCiCO全加器邏輯符號(hào)Ci-1CI3. 串行進(jìn)位加法器 當(dāng)有多位數(shù)相加時(shí),可模仿筆算,用全加器構(gòu)成串行進(jìn)位加法器.A3B3S3C3COCIA2B2S2C2COCIA1B1S1C1COCIA0B0S0C0COCI四位串行進(jìn)位加法器串行進(jìn)位加法器特點(diǎn): 結(jié)構(gòu)簡(jiǎn)單; 運(yùn)算速度慢.4.5.3 通用加法器集成電路3. 加法器的應(yīng)用舉例將8421BCD碼轉(zhuǎn)換為余3 BCD碼的代碼轉(zhuǎn)換電路. A1A2S1C4COC0CIA3A4S2B1B2B3

25、B4S3S47483ABCD1100Y1Y2Y3Y40問(wèn)題：如何將余3BCD碼轉(zhuǎn)換為 8421BCD碼。 在二進(jìn)制補(bǔ)碼系統(tǒng)中，減法功能由加“減數(shù)”的補(bǔ)碼實(shí)現(xiàn)。思考題：如何將2421BCD碼轉(zhuǎn)換為余3BCD碼。用42選1數(shù)據(jù)選擇器74157和4位全加器7483，構(gòu)成4位二進(jìn)制加/減器。 (2) 四位二進(jìn)制加/減器兩個(gè)運(yùn)算數(shù)分別為: P=P4P3P2P1 Q=Q4Q3Q2Q1控制信號(hào)為: SS 功能0 (P)2+(Q)21 (P)2(Q)2S 功能0 (P)2+(Q)21 (P)2(Q)22. 利用7483(四位二進(jìn)制加法器)構(gòu)成8421BCD碼加法器.二進(jìn)制數(shù)和8421BCD碼對(duì)照表十進(jìn)制數(shù) 二

26、進(jìn)制數(shù)(和) 8421BCD碼(和) C4 S4 S3 S2 S1 K4 B8 B4 B2 B1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 2 0 0 0 1 0 0 0 0 1 0 3 0 0 0 1 1 0 0 0 1 1 4 0 0 1 0 0 0 0 1 0 0 5 0 0 1 0 1 0 0 1 0 1 6 0 0 1 1 0 0 0 1 1 0 7 0 0 1 1 1 0 0 1 1 1 8 0 1 0 0 0 0 1 0 0 0 9 0 1 0 0 1 0 1 0 0 1 10 0 1 0 1 0 1 0 0 0 0 11 0 1 0 1 1 1 0 0 0 1 12 0 1 1 0 0 1 0 0 1 0 1